JPH0983472A - 周波数ホッピング用無線機のシンセサイザ - Google Patents
周波数ホッピング用無線機のシンセサイザInfo
- Publication number
- JPH0983472A JPH0983472A JP7263719A JP26371995A JPH0983472A JP H0983472 A JPH0983472 A JP H0983472A JP 7263719 A JP7263719 A JP 7263719A JP 26371995 A JP26371995 A JP 26371995A JP H0983472 A JPH0983472 A JP H0983472A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- converter
- switching
- synthesizer
- hold circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 4
- 238000004904 shortening Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】周波数ホッピング用無線機の周波数切替を短縮
するシンセサイザを提供するものである。 【解決手段】所定の周波数の切替パターンに基づく切替
タイミングにより動作するＤ／Ａ変換器２と、このＤ／
Ａ変換器２の出力により動作する電圧制御発振器３と、
位相同期ループ回路５とを備え、時分割的に送信周波数
および受信周波数を切替える周波数ホッピング用無線機
のシンセサイザ６において、前記Ｄ／Ａ変換器２と前記
電圧制御発振器３の間にサンプルホールド回路８を設
け、前記Ｄ／Ａ変換器２の切替前の周波数データに基づ
く制御電圧を該サンプルホールド回路８でホールドして
おき、前記Ｄ／Ａ変換器２が前記切替タイミングによる
切替後の周波数データに基づく制御電圧になった時点で
前記サンプルホールド回路８を動作させて、前記シンセ
サイザの周波数を切替えるようにしたものである。
するシンセサイザを提供するものである。 【解決手段】所定の周波数の切替パターンに基づく切替
タイミングにより動作するＤ／Ａ変換器２と、このＤ／
Ａ変換器２の出力により動作する電圧制御発振器３と、
位相同期ループ回路５とを備え、時分割的に送信周波数
および受信周波数を切替える周波数ホッピング用無線機
のシンセサイザ６において、前記Ｄ／Ａ変換器２と前記
電圧制御発振器３の間にサンプルホールド回路８を設
け、前記Ｄ／Ａ変換器２の切替前の周波数データに基づ
く制御電圧を該サンプルホールド回路８でホールドして
おき、前記Ｄ／Ａ変換器２が前記切替タイミングによる
切替後の周波数データに基づく制御電圧になった時点で
前記サンプルホールド回路８を動作させて、前記シンセ
サイザの周波数を切替えるようにしたものである。
Description
【０００１】
【発明の属する技術分野】本発明は、所定の周波数の切
替パターンに基づき、時分割的に送信周波数および受信
周波数を切替える周波数ホッピング用無線機のシンセサ
イザに関するものである。
替パターンに基づき、時分割的に送信周波数および受信
周波数を切替える周波数ホッピング用無線機のシンセサ
イザに関するものである。
【０００２】
【従来の技術】図３は従来の電圧制御発振器を用いた位
相同期ループ回路よりなるシンセサイザを示すもので、
１はＲＯＭ等の記憶装置で所定の周波数の切替パターン
（ホッピングパターン）が記憶されていて、送信機と受
信機との間で同期がとられて動作するものである。２は
Ｄ／Ａ変換器（Ｄ／Ａ）で、記憶装置１の周波数データ
を制御電圧に変換する。３は電圧制御発振器（ＶＣ
Ｏ）、４は低域フィルタ（ＬＰＦ）、５は位相同期ルー
プ回路（ＰＬＬ）、６は電圧制御発振器３，低域フィル
タ４，位相同期ループ回路５などから構成されたシンセ
サイザである。７はシンセサイザ６の出力端子である。
相同期ループ回路よりなるシンセサイザを示すもので、
１はＲＯＭ等の記憶装置で所定の周波数の切替パターン
（ホッピングパターン）が記憶されていて、送信機と受
信機との間で同期がとられて動作するものである。２は
Ｄ／Ａ変換器（Ｄ／Ａ）で、記憶装置１の周波数データ
を制御電圧に変換する。３は電圧制御発振器（ＶＣ
Ｏ）、４は低域フィルタ（ＬＰＦ）、５は位相同期ルー
プ回路（ＰＬＬ）、６は電圧制御発振器３，低域フィル
タ４，位相同期ループ回路５などから構成されたシンセ
サイザである。７はシンセサイザ６の出力端子である。
【０００３】次に図３のシンセサイザの回路動作を、図
４に示した周波数切替えタイミング図と共に説明する。
記憶装置１の周波数データをＤ／Ａ変換器２を用いて電
圧制御発振器３の制御電圧に粗調電圧を与え、残りの周
波数の引き込みを位相同期ループを行うような位相同期
ループにおいて、周波数ホッピング用無線機のような高
速で周波数を変化させていく場合、記憶装置１からの周
波数データｆがその切替タイミング時刻ｔ1 で周波数ｆ
1 からｆ2 に切替えられると、Ｄ／Ａ変換器２の出力が
周波数ｆ1 からｆ2 への切替えが行われ時刻ｔ2 で出力
が切替わるが、その切替にｔx の時間を要する。また、
Ｄ／Ａ変換器２の出力が生じた後に位相同期ループ回路
５の残りの周波数の引き込みによるｆ2 への切替わり完
了時刻ｔ3 までｔy の時間を要する。即ち、シンセサイ
ザ６の切替わり時間は、時刻ｔ1 からｔ3 までのｔx ＋
ｔyの時間を要する。そこで従来は、周波数ｆ1 を高速
でｆ2 に切替えるために、位相同期ループ回路５の低域
フィルタ４の時定数を変え、引き込み時間ｔy を短くす
る方法により行われていた。
４に示した周波数切替えタイミング図と共に説明する。
記憶装置１の周波数データをＤ／Ａ変換器２を用いて電
圧制御発振器３の制御電圧に粗調電圧を与え、残りの周
波数の引き込みを位相同期ループを行うような位相同期
ループにおいて、周波数ホッピング用無線機のような高
速で周波数を変化させていく場合、記憶装置１からの周
波数データｆがその切替タイミング時刻ｔ1 で周波数ｆ
1 からｆ2 に切替えられると、Ｄ／Ａ変換器２の出力が
周波数ｆ1 からｆ2 への切替えが行われ時刻ｔ2 で出力
が切替わるが、その切替にｔx の時間を要する。また、
Ｄ／Ａ変換器２の出力が生じた後に位相同期ループ回路
５の残りの周波数の引き込みによるｆ2 への切替わり完
了時刻ｔ3 までｔy の時間を要する。即ち、シンセサイ
ザ６の切替わり時間は、時刻ｔ1 からｔ3 までのｔx ＋
ｔyの時間を要する。そこで従来は、周波数ｆ1 を高速
でｆ2 に切替えるために、位相同期ループ回路５の低域
フィルタ４の時定数を変え、引き込み時間ｔy を短くす
る方法により行われていた。
【０００４】
【発明が解決しようとする課題】しかし、この方法は、
低域フィルタ４の時定数とシンセサイザ出力は、周波数
比較用のクロック等がスプリアスとして発生するため、
一概にはカットオフ周波数を高くはできない。また、Ｄ
／Ａ変換器２自体にも周波数データｆの周波数ｆ1 を受
けてからｆ2 による制御電圧が変化するまでの遅延時間
があるため、位相同期ループの引き込み時間を短縮くし
ても、切替わりのタイミングから周波数が切替わるまで
の時間は短縮できないという問題があった。本発明は、
この従来技術の問題点であるＤ／Ａ変換器２の動作遅延
時間を実質的に削除し、周波数ホッピング用無線機の周
波数切替を短縮するシンセサイザを提供するものであ
る。
低域フィルタ４の時定数とシンセサイザ出力は、周波数
比較用のクロック等がスプリアスとして発生するため、
一概にはカットオフ周波数を高くはできない。また、Ｄ
／Ａ変換器２自体にも周波数データｆの周波数ｆ1 を受
けてからｆ2 による制御電圧が変化するまでの遅延時間
があるため、位相同期ループの引き込み時間を短縮くし
ても、切替わりのタイミングから周波数が切替わるまで
の時間は短縮できないという問題があった。本発明は、
この従来技術の問題点であるＤ／Ａ変換器２の動作遅延
時間を実質的に削除し、周波数ホッピング用無線機の周
波数切替を短縮するシンセサイザを提供するものであ
る。
【０００５】
【課題を解決するための手段】本発明の周波数ホッピン
グ用無線機のシンセサイザは、所定の周波数の切替パタ
ーンに基づく切替タイミングにより動作するＤ／Ａ変換
器と、このＤ／Ａ変換器の出力により動作する電圧制御
発振器と、位相同期ループ回路とを備え、時分割的に送
信周波数および受信周波数を切替える周波数ホッピング
用無線機のシンセサイザにおいて、前記Ｄ／Ａ変換器と
前記電圧制御発振器の間にサンプルホールド回路を設
け、前記Ｄ／Ａ変換器の切替前の周波数データに基づく
制御電圧を該サンプルホールド回路でホールドしてお
き、前記Ｄ／Ａ変換器が前記切替タイミングによる切替
後の周波数データに基づく制御電圧になった時点で前記
サンプルホールド回路を動作させて、前記シンセサイザ
の周波数を切替えるようにしたものである。
グ用無線機のシンセサイザは、所定の周波数の切替パタ
ーンに基づく切替タイミングにより動作するＤ／Ａ変換
器と、このＤ／Ａ変換器の出力により動作する電圧制御
発振器と、位相同期ループ回路とを備え、時分割的に送
信周波数および受信周波数を切替える周波数ホッピング
用無線機のシンセサイザにおいて、前記Ｄ／Ａ変換器と
前記電圧制御発振器の間にサンプルホールド回路を設
け、前記Ｄ／Ａ変換器の切替前の周波数データに基づく
制御電圧を該サンプルホールド回路でホールドしてお
き、前記Ｄ／Ａ変換器が前記切替タイミングによる切替
後の周波数データに基づく制御電圧になった時点で前記
サンプルホールド回路を動作させて、前記シンセサイザ
の周波数を切替えるようにしたものである。
【０００６】
【発明の実施の形態】図１は本発明の一実施例の電圧制
御発振器を用いた位相同期ループ回路よりなるシンセサ
イザの回路を示すもので、図３に示した従来回路と同一
部分は同一符号で示し、その説明を省略した。この実施
例の回路の動作を図２に示した周波数切替えタイミング
図と共に説明する。本発明が従来例と異なるところは、
Ｄ／Ａ変換器２と電圧制御発振器３との間にサンプルホ
ールド回路８を設けたものである。通常、Ｄ／Ａ変換器
２の切替時間よりもサンプルホールド回路８の動作時間
の方が短いため、図２に示した動作タイミングのような
切替を行い得るものである。
御発振器を用いた位相同期ループ回路よりなるシンセサ
イザの回路を示すもので、図３に示した従来回路と同一
部分は同一符号で示し、その説明を省略した。この実施
例の回路の動作を図２に示した周波数切替えタイミング
図と共に説明する。本発明が従来例と異なるところは、
Ｄ／Ａ変換器２と電圧制御発振器３との間にサンプルホ
ールド回路８を設けたものである。通常、Ｄ／Ａ変換器
２の切替時間よりもサンプルホールド回路８の動作時間
の方が短いため、図２に示した動作タイミングのような
切替を行い得るものである。
【０００７】即ち、所定のホッピングパターンに基づく
周波数データｆの周波数ｆ1 からｆ2 への切替が、図２
（ｂ）に示す切替タイミングの時刻ｔ1 で記憶装置１か
らＤ／Ａ変換器２に与えられると、Ｄ／Ａ変換器２の出
力電圧は同図に示す破線のように制御電圧が変化する
が、サンプルホールド回路８により周波数ｆ1 に対応す
る制御電圧のｖ1 にホールドされて電圧制御発振器３に
与えられている。そしてＤ／Ａ変換器２の出力電圧が、
周波数ｆ2 に対応する電圧ｖ2 に達した時刻ｔ2でサン
プルホールド回路８にタイミングデータを送り、その制
御電圧をｖ2 に切替えて電圧制御発振器３に与えるもの
である。
周波数データｆの周波数ｆ1 からｆ2 への切替が、図２
（ｂ）に示す切替タイミングの時刻ｔ1 で記憶装置１か
らＤ／Ａ変換器２に与えられると、Ｄ／Ａ変換器２の出
力電圧は同図に示す破線のように制御電圧が変化する
が、サンプルホールド回路８により周波数ｆ1 に対応す
る制御電圧のｖ1 にホールドされて電圧制御発振器３に
与えられている。そしてＤ／Ａ変換器２の出力電圧が、
周波数ｆ2 に対応する電圧ｖ2 に達した時刻ｔ2でサン
プルホールド回路８にタイミングデータを送り、その制
御電圧をｖ2 に切替えて電圧制御発振器３に与えるもの
である。
【０００８】従って、無線機自体の周波数切替のタイミ
ングは、およそタイミングデータのサンプルポイントで
ある時刻ｔ2 となり、電圧制御発振器３にはＤ／Ａ変換
器２の遅延時間を生じさせないように、制御電圧をＶ1
からＶ2 に切替え得るものである。このように、本発明
によれば従来例に示されているＤ／Ａ変換器２の切替に
要する時間ｔx が大幅に削減され、総合的な周波数切替
に要する時間は位相同期ループ回路５の周波数の引き込
みによるシンセサイザの切替時間ｔy となり、ホッピン
グ周波数の切替えを短縮することができる。
ングは、およそタイミングデータのサンプルポイントで
ある時刻ｔ2 となり、電圧制御発振器３にはＤ／Ａ変換
器２の遅延時間を生じさせないように、制御電圧をＶ1
からＶ2 に切替え得るものである。このように、本発明
によれば従来例に示されているＤ／Ａ変換器２の切替に
要する時間ｔx が大幅に削減され、総合的な周波数切替
に要する時間は位相同期ループ回路５の周波数の引き込
みによるシンセサイザの切替時間ｔy となり、ホッピン
グ周波数の切替えを短縮することができる。
【０００９】
【発明の効果】以上詳細に説明したように、本発明によ
るシンセサイザは、所定の周波数の切替パターンに基づ
きＤ／Ａ変換器から電圧制御発振器に制御電圧を切替供
給する場合、そのＤ／Ａ変換器の動作遅延時間を実質的
に削除することができるため、高速で周波数の切替を必
要とする周波数ホッピング用無線機に適用して極めて顕
著な効果を奏する。
るシンセサイザは、所定の周波数の切替パターンに基づ
きＤ／Ａ変換器から電圧制御発振器に制御電圧を切替供
給する場合、そのＤ／Ａ変換器の動作遅延時間を実質的
に削除することができるため、高速で周波数の切替を必
要とする周波数ホッピング用無線機に適用して極めて顕
著な効果を奏する。
【図１】本発明の一実施例のブロック回路図である。
【図２】本発明における回路動作のタイミングを説明す
る動作波形図である。
る動作波形図である。
【図３】従来例のブロック回路図である。
【図４】従来例における回路動作のタイミングを説明す
る動作波形図である。
る動作波形図である。
１ 記憶装置 ２ Ｄ／Ａ変換器 ３ 電圧制御発振器 ４ 低域フィルタ ５ 位相同期ループ回路 ６ シンセサイザ ７ シンセサイザ出力端子 ８ サンプルホールド回路
Claims (1)
- 【請求項１】所定の周波数の切替パターンに基づく切替
タイミングにより動作するＤ／Ａ変換器と、このＤ／Ａ
変換器の出力により動作する電圧制御発振器と、位相同
期ループ回路とを備え、時分割的に送信周波数および受
信周波数を切替える周波数ホッピング用無線機のシンセ
サイザにおいて、前記Ｄ／Ａ変換器と前記電圧制御発振
器の間にサンプルホールド回路を設け、前記Ｄ／Ａ変換
器の切替前の周波数データに基づく制御電圧を該サンプ
ルホールド回路でホールドしておき、前記Ｄ／Ａ変換器
が前記切替タイミングによる切替後の周波数データに基
づく制御電圧に達した時点で前記サンプルホールド回路
を動作させて、前記シンセサイザの周波数を切替えるよ
うにしたことを特徴とする周波数ホッピング用無線機の
シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7263719A JPH0983472A (ja) | 1995-09-19 | 1995-09-19 | 周波数ホッピング用無線機のシンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7263719A JPH0983472A (ja) | 1995-09-19 | 1995-09-19 | 周波数ホッピング用無線機のシンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0983472A true JPH0983472A (ja) | 1997-03-28 |
Family
ID=17393367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7263719A Pending JPH0983472A (ja) | 1995-09-19 | 1995-09-19 | 周波数ホッピング用無線機のシンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0983472A (ja) |
-
1995
- 1995-09-19 JP JP7263719A patent/JPH0983472A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0453280B1 (en) | PLL frequency synthesizer | |
| EP0526202A2 (en) | Local oscillating frequency synthesizer for use in a TDMA system | |
| CA2139904C (en) | Pll synthesizer and method of controlling the same | |
| JP2002050963A (ja) | デジタル情報送受信装置の電気消費量を減少させるプロセスおよび装置 | |
| JPS61157028A (ja) | 周波数シンセサイザ | |
| JPH04260219A (ja) | 位相同期ループシンセサイザ | |
| JP2002204162A (ja) | 周波数シンセサイザ、移動通信装置及び発振信号生成方法 | |
| JPH0983472A (ja) | 周波数ホッピング用無線機のシンセサイザ | |
| JPH06291686A (ja) | 周波数制御装置 | |
| KR100382640B1 (ko) | 고속으로동기하는위상동기루프(pll)장치및방법 | |
| JPS63204837A (ja) | 同期装置 | |
| JP3109393B2 (ja) | 可変周波数発生器 | |
| JPH09331253A (ja) | 位相同期時間の改善のための位相同期ループ | |
| JP3278263B2 (ja) | 周波数シンセサイザ | |
| US5406229A (en) | Phase locked loop frequency synthesizer with fast frequency switching | |
| JP3677980B2 (ja) | 受信装置 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JP3473413B2 (ja) | 位相同期回路 | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| JPH06244719A (ja) | 周波数シンセサイザ | |
| JP2004241960A (ja) | 周波数シンセサイザ | |
| JPH07143017A (ja) | ディジタル信号処理システム | |
| JPH05284017A (ja) | Ｐｌｌ回路 | |
| JPH0846549A (ja) | 周波数ホッピングスペクトル拡散通信方式の送受信機 | |
| JP2000349632A (ja) | 周波数信号生成回路 |