JPH098989A - パラレルデータ転送システム及び電子機器 - Google Patents

パラレルデータ転送システム及び電子機器

Info

Publication number
JPH098989A
JPH098989A JP7176671A JP17667195A JPH098989A JP H098989 A JPH098989 A JP H098989A JP 7176671 A JP7176671 A JP 7176671A JP 17667195 A JP17667195 A JP 17667195A JP H098989 A JPH098989 A JP H098989A
Authority
JP
Japan
Prior art keywords
data
transmission buffer
transmission
host computer
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7176671A
Other languages
English (en)
Inventor
Kimiyoshi Kawaura
公義 川浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP7176671A priority Critical patent/JPH098989A/ja
Priority to US08/663,873 priority patent/US5923901A/en
Publication of JPH098989A publication Critical patent/JPH098989A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4269—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a handshaking protocol, e.g. Centronics connection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Image Input (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Facsimiles In General (AREA)
  • Facsimile Transmission Control (AREA)

Abstract

(57)【要約】 【目的】 イメージスキャナに設けた１対の第１及び第
２送信バッファに対するパラレルデータの書込みと読出
しとを交互に連続して行うことで、ホストコンピュータ
へのデータ転送速度を高速化する。 【構成】 最初に、第１送信バッファ５４に８バイト分
の画像データを書込む書込み時間を要するが、その後に
おいては、タイミングＴ１からタイミングＴ２まで、ま
たタイミングＴ２からタイミングＴ３までの各期間は、
８バイト分の画像データ送信時間であり、これら第１送
信バッファ５４と第２送信バッファ５５からの読出し処
理が連続して交互に実行されることになり、書込み処理
時間が含まれないことから、データ送信速度を、読出し
処理時間に応じて高速化することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ホストコンピュータ
と、このホストコンピュータに接続用コードで接続され
た電子機器とを備えたパラレルデータ転送システム及び
電子機器に関し、特にホストコンピュータから送信され
る送信指令信号に応答して、電子機器からホストコンピ
ュータに送信するデータの転送速度を高速化するように
したものに関する。
【０００２】
【従来の技術】従来、電子機器としてのイメージスキャ
ナは、原稿に描かれた画像情報を読取り機構により光学
的に読み込んで画像データを作成し、パーソナルコンピ
ュータなどのホストコンピュータにパラレルの画像デー
タを送信するものであり、通常、ホストコンピュータに
接続用コードを介して送信し得るように、セントロニク
ス用コネクタとセントロニクス通信用ポートとを備えて
いる。一方、ホストコンピュータは、接続用コードを介
してイメージスキャナから送信されたパラレルの画像デ
ータを受信し得るように、セントロニクス用コネクタと
セントロニクス通信用ポートとを備えており、更に作成
した画像データや、イメージスキャナから送信された画
像データを、例えば、レーザプリンタなどに送信可能に
構成されている。
【０００３】最近、アメリカ電気電子学会の通信技術で
ある、ＩＥＥＥ１２８４のパラレルインターフェースを
用いたセントロニクス通信方式が実用化されている。即
ち、例えば、ホストコンピュータとイメージスキャナと
を接続用コードで接続したデータ転送システムにおい
て、イメージスキャナで読取った原稿の画像データを、
そのＩＥＥＥ１２８４のパラレルインターフェースを用
いて、１バイト毎にホストコンピュータに送信する場
合、図９に示すように、タイミングＴ10のときに、ホス
トコンピュータからのホストビジィー信号H.Busyが立下
がると、イメージスキャナは、そのホストビジィー信号
H.Busyの立下がりに応答して、予め読取った１ライン分
の画像データのうちの１バイト分の画像データ（「Ｈ」
レベルの第０ビットのデータＤ０のみを図示）を画像デ
ータメモリから読出して、１バイト分のバッファ容量を
有する送信バッファに一旦書込むと同時に読出してデー
タセットし、タイミングＴ11において送信回路に出力す
ると同時に、プリンタクロック信号P.CLK を立下げる。
【０００４】そして、ホストコンピュータは、そのプリ
ンタクロック信号P.CLK の立下がりに応答して、イメー
ジスキャナから送信されてくるパラレルの１バイトの画
像データを読込むと同時にデータ処理し、データ処理が
完了したタイミングＴ12において、次の１バイトのパラ
レルデータの転送を指令する為に、ホストビジィー信号
H.Busyを立下げる。このように、ホストコンピュータ
は、所謂ハンドシェイク方式により、以下同様にして送
信されてくる１バイト毎の画像データを正確に読込むこ
とができる。
【０００５】
【発明が解決しようとする課題】前述したように、ホス
トコンピュータとイメージスキャナとを接続用コードで
接続したデータ転送システムにおいて、所謂ハンドシェ
イク方式であるＩＥＥＥ１２８４のセントロニクス通信
方式を用いて画像データを送信する場合、図９に示すよ
うに、イメージスキャナ側においては、ホストビジィー
信号H.Busyの立下がりのタイミングＴ10から、データセ
ットが完了してプリンタクロック信号P.CLK を立下げる
タイミングＴ11までに、画像データメモリから読出した
１バイト分の画像データを送信バッファに書込む書込み
処理時間（例えば、約１０μｓ）と、その書込んだデー
タを読出してデータセットする読出し処理時間（例え
ば、約２０μｓ）とを加算したデータセットの為の処理
時間ｔ10（例えば、約３０μｓ）を要する。即ち、１バ
イト分の画像データを送信する毎に、約３０μｓを要す
ることから、数メガバイト（ＭＢ）のデータ量を有する
グレースケールデータやカラーデータを送信する場合、
送信データの信頼性は高くなるが、多大の送信時間を要
するという問題がある。
【０００６】本発明の目的は、電子機器に設けた１対の
第１及び第２送信バッファに対するパラレルデータの書
込みと読出しとを交互に連続して行うことで、ホストコ
ンピュータへのデータ転送速度を高速化し得るようにし
たパラレルデータ転送システム及び電子機器を提供する
ことである。
【０００７】
【課題を解決するための手段】請求項１に係るパラレル
データ転送システムは、送信指令信号を送信し、この信
号に応答して送信されてくるパラレルのデータを受信可
能なホストコンピュータと、このホストコンピュータに
接続され、データメモリに格納されたパラレルの転送対
象のデータを送信指令信号に応答して所定量ずつホスト
コンピュータに送信する電子機器とを備えたパラレルデ
ータ転送システムにおいて、電子機器は、データメモリ
から読出されたデータを交互に受ける第１送信バッファ
及び第２送信バッファと、データメモリのデータを所定
量ずつ読出して、第１送信バッファからの読出し中に第
２送信バッファに書込み、第２送信バッファからの読出
し中に第１送信バッファに書込む書込み手段と、送信指
令信号に応答して、第１送信バッファと第２送信バッフ
ァから交互にデータを読出して、ホストコンピュータに
送信する読出し送信手段とを備えたものである。
【０００８】請求項２に係るパラレルデータ転送システ
ムは、請求項１の発明において、前記電子機器は、原稿
の画像を読取るイメージスキャナであり、送信指令信号
としては、ホストコンピュータから送信されるホストビ
ジィー信号の立下がり及び立上がりのタイミングを使用
する。請求項３に係るパラレルデータ転送システムは、
請求項１又は請求項２の発明において、前記第１送信バ
ッファと第２送信バッファは、少なくとも１バイト以上
の等容量の１対のバッファからなるものである。
【０００９】請求項４に係る電子機器は、送信指令信号
を送信し、その信号に応答して送信されるパラレルデー
タを受信可能なホストコンピュータに接続された電子機
器において、ホストコンピュータへ送信する為のデータ
を記憶するデータメモリと、そのデータメモリから読出
されたデータが交互に書込まれ、ホストコンピュータか
らの送信指令信号に応答してデータが交互に読出される
第１送信バッファ及び第２送信バッファと、データメモ
リのデータを所定量ずつ読出して、第１送信バッファか
らの読出し中に第２送信バッファに書込み、第２送信バ
ッファからの読出し中に第１送信バッファに書込む書込
み手段と、送信指令信号に応答して、第１送信バッファ
と第２送信バッファから交互にデータを読出して、ホス
トコンピュータに送信する読出し送信手段とを備えたも
のである。
【００１０】
【作用】請求項１に係るパラレルデータ転送システムに
おいては、電子機器には、データメモリから読出された
データを交互に受ける第１送信バッファ及び第２送信バ
ッファが設けられ、書込み手段は、データメモリのデー
タを所定量ずつ読出して、第１送信バッファからの読出
し中に第２送信バッファに書込み、第２送信バッファか
らの読出し中に第１送信バッファに書込む。更に、読出
し送信手段は、送信指令信号に応答して、第１送信バッ
ファと第２送信バッファから交互にデータを読出して、
ホストコンピュータに送信する。
【００１１】即ち、最初、第１送信バッファ又は第２送
信バッファの何れかにデータを書込む書込み時間を要す
るが、その後においては、その書込まれたデータを第１
送信バッファと第２送信バッファとの何れか一方からの
読出し中に、他方の第２送信バッファと第１送信バッフ
ァとの何れか一方にデータの書込みを実行することか
ら、読出しが完了した第１送信バッファ又は第２送信バ
ッファへのデータの書込み処理と、書込みが完了した他
方の第２送信バッファ又は第１送信バッファからのデー
タ読出し処理とが同時に実行されることになる。従って
その読出し処理を、例えばＤＭＡコントローラなどを用
いることにより、ハード的に処理可能となるので、制御
プログラムを必要とせず、データ転送速度を高速化する
ことができる。
【００１２】請求項２に係るパラレルデータ転送システ
ムにおいては、請求項１と同様の作用を奏するが、前記
電子機器は、原稿の画像を読取るイメージスキャナであ
り、前記送信指令信号として、ホストコンピュータから
送信されるホストビジィー信号の立下がり及び立上がり
のタイミングを使用するので、通常のセントロニクス通
信方式により原稿の画像データをパラレルデータで送信
する場合に、ホストビジィー信号の立下がりだけでな
く、立上がりのタイミングにおいてもホストコンピュー
タにデータ送信でき、イメージスキャナによる原稿の画
像読取り処理や画像データ転送速度をより高速化するこ
とができる。
【００１３】請求項３に係るパラレルデータ転送システ
ムにおいては、請求項１又は請求項２と同様の作用を奏
するが、前記第１送信バッファと第２送信バッファは、
少なくとも１バイト以上の等容量の１対のバッファから
構成されるので、これら第１送信バッファと第２送信バ
ッファに対する１バイトデータの書込み処理時間と、読
出し処理時間とが略等しいときには、第１送信バッファ
と第２送信バッファとに対する書込み処理と読出し処理
とを交互に夫々連続して略同様の処理時間で行うことが
でき、データ送信速度を、書込み処理時間（読出し処理
時間）に応じて高速化することができる。
【００１４】また、１バイトデータの書込み処理よりも
読出し処理が遅い場合には、これら第１送信バッファと
第２送信バッファからの読出し処理が連続して交互に実
行されることになり、データ送信速度を、読出し処理時
間に応じて高速化することができる。一方、１バイトデ
ータの読出し処理よりも書込み処理が遅い場合には、こ
れら第１送信バッファと第２送信バッファへの書込み処
理が連続して交互に実行されることになり、データ送信
速度を、書込み処理時間に応じて高速化することができ
る。
【００１５】請求項４に係る電子機器においては、ホス
トコンピュータに送信する為のデータはデータメモリに
記憶され、データメモリから読出されたデータが交互に
書込まれ、その書込まれたデータが交互に読出される第
１送信バッファ及び第２送信バッファが設けられ、書込
み手段は、データメモリのデータを所定量ずつ読出し
て、第１送信バッファからの読出し中に第２送信バッフ
ァに書込み、第２送信バッファからの読出し中に第１送
信バッファに書込む。更に、読出し送信手段は、送信指
令信号に応答して、第１送信バッファと第２送信バッフ
ァから交互にデータを読出して、ホストコンピュータに
送信する。
【００１６】即ち、最初、第１送信バッファ又は第２送
信バッファの何れかにデータを書込む書込み時間を要す
るが、その後においては、その書込まれたデータを第１
送信バッファと第２送信バッファとの何れか一方からの
読出し中に、他方の第２送信バッファと第１送信バッフ
ァとの何れか一方にデータの書込みを実行することか
ら、読出しが完了した第１送信バッファ又は第２送信バ
ッファへのデータの書込み処理と、書込みが完了した他
方の第２送信バッファ又は第１送信バッファからのデー
タ読出し処理とが同時に実行されることになる。従って
その読出し処理を、例えばＤＭＡコントローラなどを用
いることにより、ハード的に処理可能となるので、制御
プログラムを必要とせず、データ転送速度を高速化する
ことができる。
【００１７】
【実施例】以下、本発明の実施例について、図面に基づ
いて説明する。本実施例は、図１に示すように、ホスト
コンピュータ１０と、原稿の画像を読取る電子機器とし
てのイメージスキャナ３０とを接続用コード２で接続し
た画像データ転送システム１に本発明を適用した場合の
ものである。
【００１８】先ず、ホストコンピュータ１０の制御系
は、基本的には図３のブロック図に示すように構成され
ている。制御装置１７の入出力インターフェース２２に
は、ＣＲＴ方式のディスプレイ（ＣＲＴＤ）１２に文字
や記号のデータを出力するＣＲＴコントローラ（ＣＲＴ
Ｃ）１３と、フロッピィーディスクドライブ装置（ＦＤ
Ｄ）１４を駆動制御する為のフロッピィーディスクコン
トローラ（ＦＤＣ）１５と、キーボード１６などが接続
されている。
【００１９】制御装置１７は、基本的にＣＰＵ１８と、
このＣＰＵ１８に８bit のデータバスなどの制御バス２
３を介して接続された入出力インターフェース２２と、
各種のデータ処理制御や、ＩＥＥＥ１２８４の通信用イ
ンターフェースに基づいて画像データをパラレル転送方
式で送受信処理する制御プログラムなどが格納されたＲ
ＯＭ１９と、データ処理に必要な各種のメモリを設けた
ＲＡＭ２０と、データ転送をＣＰＵ１８の介在なしに高
速に行う為のＤＭＡ（ダイレクト・メモリ・アクセス）
コントローラ２１とから構成されている。また、その制
御バス２３には、イメージスキャナ３０との相互間にお
いて、ＩＥＥＥ１２８４の通信用インターフェースに基
づいて画像データをパラレル転送方式で送受信可能なセ
ントロニクス通信用ポートを有する送受信回路２４が接
続されている。そして、この送受信回路２４には、セン
トロニクス用コネクタ１１が接続され、このコネクタ１
１には、接続用コード２を介してイメージスキャナ３０
が接続されている。
【００２０】一方、イメージスキャナ３０は、図２に示
すように、複数枚の原稿を積載して載置可能な原稿台３
２が設けられ、本体フレーム３１の内部には、その原稿
台３２に積載された複数枚の原稿のうち、下側の原稿か
ら１枚ずつ取り出して、所定の搬送経路を経て排紙する
為の原稿搬送機構（図示略）が設けられ、その搬送経路
の途中部には、原稿の画像を読取る為に、多数のＣＣＤ
（電荷結合素子）を列設した読取りセンサ４０（図４参
照）が設けられている。更に、本体フレーム３１には、
電源スイッチ３４が設けられ、本体フレーム３１の上面
には、操作パネル３３が設けられ、その操作パネル３３
には、複写指令スイッチやなどの操作スイッチが設けら
れている。
【００２１】次に、イメージスキャナ３０の制御系は、
図４のブロック図に示すように構成されている。制御装
置５０の入出力インターフェース５５には、操作パネル
３３の各スイッチと、読取りセンサ４０から出力され、
２値化回路４１で２値化（デジタルデータ）されたシリ
アルの画像データをパラレルの画像データに変換するＳ
／Ｐ変換器４２、原稿搬送機構を駆動する原稿送りモー
タ４３の為の駆動回路４４、その他には図示しないが、
原稿を読取る為の光源、カバーオープン検出用スイッチ
などが接続されている。
【００２２】制御装置５０は、基本的に、ＣＰＵ５１
と、このＣＰＵ５１にデータバスなどの制御バス５８を
介して接続された入出力インターフェース５７と、ＲＯ
Ｍ５２及びＲＡＭ５３と、その画像データメモリ５３ａ
から読出された画像データを交互に受けて、８バイト分
の等容量の画像データを記憶する１対の第１送信バッフ
ァ５４及び第２送信バッファ５５と、データ転送をＣＰ
Ｕ５１の介在なしに高速に行う為のＤＭＡコントローラ
５６とから構成されている。ここで、これら第１，第２
送信バッファ５４，５５は、夫々８バイトの等容量を有
するＦＩＦＯメモリ（先入れ先出しメモリ）で構成され
ている。
【００２３】ここで、ＤＭＡコントローラ５６には、第
１送信バッファ５４及び第２送信バッファ５５を交互に
切換えて画像データを読出す為の読出しバッファポイン
タ、ホストビジィー信号H.Busyの立下がり及び立上がり
のタイミング毎に、インクリメントされる読出しアドレ
スポインタなどの各種レジスタが設けられるとともに、
コントローラ制御部が設けられている。また、その制御
バス５８には、ホストコンピュータ１０との相互間にお
いて、ＩＥＥＥ１２８４の通信用インターフェースに基
づいて画像データをパラレル転送方式で送受信可能なセ
ントロニクス通信用ポートを有する送受信回路５９が接
続されている。そして、この送受信回路５９には、セン
トロニクス用コネクタ３５が接続され、このコネクタ３
５には、接続用コード２を介してホストコンピュータ１
０が接続されている。
【００２４】前記ＲＯＭ５２には、原稿搬送機構を駆動
する駆動制御プログラムや、ＩＥＥＥ１２８４の通信用
インターフェースに基づいて、画像データをパラレル転
送方式で送信する、本願特有の後述の画像データ送信制
御の制御プログラムなどが格納されている。前記ＲＡＭ
５３には、読取りセンサ４０で読取られた１ライン分の
画像データを記憶する画像データメモリ５３ａなど、画
像データの読取りに必要な各種のメモリが設けられてい
る。
【００２５】ここで、前述したＩＥＥＥ１２８４の通信
用インターフェースに基づいて、パラレルの１バイト毎
の画像データを接続用コード２を介して、イメージスキ
ャナ３０からホストコンピュータ１０に送信するときに
用いられる制御信号について簡単に説明する。ホストコ
ンピュータ１０からイメージスキャナ３０へ出力される
制御信号として、アクティブ信号ACT 、ホストクロック
信号H.CLK 、ホストビジィー信号H.Busyなどが用いら
れ、アクティブ信号ACT は、ＩＥＥＥ１２８４の通信用
インターフェースを作動させ且つデータバスによるデー
タの転送方向を設定し、ホストクロック信号H.CLK は、
コマンドデータ転送のタイミングを指示し、またホスト
ビジィー信号H.Busyは、データ転送のタイミングを指示
するものである。
【００２６】一方、イメージスキャナ３０からホストコ
ンピュータ１０へ出力される制御信号として、プリンタ
クロック信号P.CLK 、プリンタビジィー信号P.Busy、デ
ータアベイル信号DAV 、セレクト（Ｘフラグ）信号XFLG
などが用いられ、プリンタクロック信号P.CLK は、デー
タ転送のタイミングを指示し、プリンタビジィー信号P.
Busyは、イメージスキャナ３０のビジィー状態を指示
し、データアベイル信号DAV は、転送データが存在する
ことを指示するものである。
【００２７】次に、イメージスキャナ３０の制御装置５
０で行われる画像データ送信制御のルーチンについて、
図５〜図６のフローチャートに基づいて説明する。尚、
図中符号Ｓｉ（ｉ＝１０、１１、１２・・・）は各ステ
ップである。イメージスキャナ３０に電源が投入される
と、各種の初期化処理が実行された後、図５に示す画像
データ送信制御が開始され、先ずアイドル状態におい
て、画像データ送信コマンドを受信したか否か（Ｓ10：
No）、が繰り返して判定されている。そして、ホストコ
ンピュータ１０から画像データ送信コマンドを受信した
ときには（Ｓ10：Yes ）、図示しない画像読取り制御に
より、読取りセンサ４０から転送された１ライン分の画
像データにヘッダー情報を加えた画像転送データを作成
する作成処理が実行され、その画像転送データがＲＡＭ
５３の画像データメモリ５３ａに記憶される（Ｓ11）。
【００２８】次に、その画像データメモリ５３ａに記憶
された画像転送データのうち、先頭の１バイトのデータ
が読出されて、先ず第１送信バッファ５４に書込まれる
（Ｓ12）。次に、その第１送信バッファ５４がバッファ
フル状態でないときに（Ｓ13：No）、その書込んだデー
タが１頁分の画像データの終了を指示するページエンド
コードでないときに（Ｓ14：No）、更に画像データメモ
リ５３ａに送信すべき画像転送データが存在するときに
は（Ｓ15：Yes ）、Ｓ12〜Ｓ15が繰り返して実行され
る。
【００２９】ところで、画像データメモリ５３ａの全て
の画像データについて、第１送信バッファ５４への書込
みが完了したときには（Ｓ15：No）、次の１ライン分の
画像転送データが作成される（Ｓ11）。そして、第１送
信バッファ５４に８バイト分の画像データが書込まれ
て、第１送信バッファ５４がバッファフル状態になった
ときには（Ｓ13：Yes ）、データ転送を司るＤＭＡコン
トローラ５６からのターミナルカウントによるＤＭＡ終
了信号に基づいて、第２送信バッファ５５から画像デー
タの読出し、つまりデータ送信が完了しているか否かを
判断し（Ｓ16）、完了していないときには（Ｓ16：N
o）、その送信完了まで待機する。
【００３０】そして、その送信が完了したときには（Ｓ
16：Yes ）、ＤＭＡコントローラ５６のレジスタに、第
１送信バッファ５４に書込まれている送信すべき画像デ
ータの読出し先頭アドレスがセットされるとともに、デ
ータ送信が指令される（Ｓ17）。その結果、ＤＭＡコン
トローラ５６により、第１送信バッファ５４に書込まれ
た８バイト分の画像データは、ホストコンピュータ１０
から送信されるホストビジィー信号H.Busyの立下がり及
び立上がりのタイミング毎に、読出しポインタを１つず
つインクリメントすることで、この読出しポインタで指
示する１バイト毎にホストコンピュータ１０に順次送信
される。一方、この送信処理と同時に、次のＳ18〜Ｓ24
により、他方の第２送信バッファ５５への画像データの
書込みが実行される。
【００３１】即ち、第１送信バッファ５４に書込まれた
最後のデータの次の１バイトのデータが画像データメモ
リ５３ａから読出されて、第２送信バッファ５５に書込
まれる（Ｓ18）。次に、同様にして、その第２送信バッ
ファ５５がバッファフル状態でないときに（Ｓ19：N
o）、その書込んだデータがページエンドコードでない
ときに（Ｓ20：No）、更に画像データメモリ５３ａに送
信すべき画像データが存在するときには（Ｓ21：Yes
）、Ｓ18〜Ｓ21が繰り返して実行される。ところで、
画像データメモリ５３ａの全ての画像データについて、
第２送信バッファ５５への書込みが完了したときには
（Ｓ21：No）、次の１ライン分の画像転送データが作成
され（Ｓ22）、Ｓ18に戻る。
【００３２】そして、第２送信バッファ５５に８バイト
分の画像データが書込まれて、第２送信バッファ５５が
バッファフル状態になったときには（Ｓ19：Yes ）、Ｄ
ＭＡコントローラ５６からのＤＭＡ終了信号に基づい
て、第１送信バッファ５４の画像データの送信が完了し
ているか否かを判断し（Ｓ23）、完了していないときに
は（Ｓ23：No）、その送信完了まで待機する。そして、
送信が完了したときには（Ｓ23：Yes ）、ＤＭＡコント
ローラ５６のレジスタに、第２送信バッファ５５に書込
まれている送信すべき画像データの読出し先頭アドレス
がセットされるとともに、データ送信が指令され（Ｓ2
4）、Ｓ12以降が繰り返して実行される。
【００３３】その結果、ＤＭＡコントローラ５６によ
り、第２送信バッファ５５に書込まれた８バイト分の画
像データは、ホストコンピュータ１０から送信されるホ
ストビジィー信号H.Busyの立下がり及び立上がりのタイ
ミング毎に、読出しポインタを１つずつインクリメント
することで、この読出しポインタで指示する１バイト毎
にホストコンピュータ１０に順次送信される。一方、こ
の送信処理と同時に、前のＳ11〜Ｓ15により、第１送信
バッファ５４への画像データの書込みが繰り返して実行
される。
【００３４】次に、イメージスキャナ３０で読取った原
稿の画像データをホストコンピュータ３０に送信する画
像データ送信制御の作用について、即ち、第１送信バッ
ファ５４及び第２送信バッファ５５への書込み処理と、
ＤＭＡコントローラ５６による読出し処理（送信処理）
との作用について、図７・図８に基づいて説明する。こ
こで、ホストコンピュータ１０からのホストビジィー信
号H.Busyの立下がり及び立上がりが送信指令信号として
認識されるのであり、イメージスキャナ３０から出力さ
れるプリンタクロック信号P.CLK は、画像データが送信
されるタイミングで反転し、またプリンタビジィー信号
P.Busyは、ホストビジィー信号H.Busyで表される送信指
令信号を受けてから画像データの送信タイミングまでの
期間だけ「Ｈ」レベルとなる。
【００３５】先ず、両送信バッファ５４，５５に対する
書込み処理よりも読出し処理（送信処理）が遅い場合、
図７に示すように、最初の「Ｌ」レベルに反転するホス
トビジィー信号H.Busyの送信指令信号を受けたタイミン
グＴ０から、先ず最初に、第１送信バッファ５４に８バ
イト分の画像データの書込み処理が実行され、書込み完
了したタイミングＴ１から、第１送信バッファ５４に書
込まれた画像データの読出し処理が、ＤＭＡコントロー
ラ５６により実行されるとともに、第２送信バッファ５
５への８バイト分の画像データの書込み処理が実行され
る。
【００３６】同様にして、読出し完了したタイミングＴ
２から、第２送信バッファ５５に書込まれた画像データ
の読出し処理が実行されるとともに、第１送信バッファ
５４への８バイト分の画像データの書込み処理が実行さ
れる。即ち、最初に、第１送信バッファ５４に８バイト
分の画像データを書込む書込み時間を要するが、その後
においては、タイミングＴ１からタイミングＴ２まで、
またタイミングＴ２からタイミングＴ３までの各期間
は、８バイト分の画像データ送信時間であり、これら第
１送信バッファ５４と第２送信バッファ５５からの読出
し処理が連続して交互に実行されることになり、書込み
処理時間が含まれないことから、データ送信速度を、読
出し処理時間に応じて高速化することができる。
【００３７】一方、両送信バッファ５４，５５に対する
読出し処理よりも書込み処理が遅い場合、図８に示すよ
うに、「Ｌ」レベルに反転するホストビジィー信号H.Bu
syの送信指令信号を受けたタイミングＴ５から、先ず最
初に、第１送信バッファ５４に８バイト分の画像データ
の書込み処理が実行され、書込み完了したタイミングＴ
６から、第１送信バッファ５４に書込まれた画像データ
の読出し処理が、ＤＭＡコントローラ５６により実行さ
れるとともに、第２送信バッファ５５への８バイト分の
画像データの書込み処理が実行される。
【００３８】同様にして、書込み完了したタイミングＴ
７から、第２送信バッファ５５に書込まれた画像データ
の読出し処理が実行されるとともに、第１送信バッファ
５４への８バイト分の画像データの書込み処理が実行さ
れる。即ち、最初に、第１送信バッファ５４に８バイト
分の画像データを書込む書込み時間を要するが、その後
においては、タイミングＴ６からタイミングＴ７に至る
まで、またタイミングＴ７からタイミングＴ８に至るま
での各期間は、８バイト分の画像データ送信時間であ
り、これら第１送信バッファ５４と第２送信バッファ５
５への書込み処理が連続して交互に実行されることにな
り、読出し処理時間が含まれないことから、データ送信
速度を、書込み処理時間に応じて高速化することができ
る。
【００３９】このように、イメージスキャナ３０に、８
バイト分の等容量を有する１対の第１送信バッファ５４
及び第２送信バッファ５５を設け、最初に、第１送信バ
ッファ５４に８バイト分の画像データを書込む書込み時
間を要するが、その後においては、第１送信バッファ５
４からの画像データの読出し中には、画像データメモリ
５３ａの画像データが第２送信バッファ５５に書込ま
れ、第２送信バッファからの画像データの読出し中に
は、画像データメモリ５３ａの画像データが第１送信バ
ッファ５４に書込まれる。よってＤＭＡコントローラ５
６により、第１送信バッファ５４と第２送信バッファ５
５から交互に画像データが読出されるので、ホストビジ
ィー信号H.Busyの立下がりのタイミングだけでなく、立
上がりのタイミングにおいても、ホストコンピュータ１
０に画像データを送信でき、画像データ転送速度を高速
化することができる。
【００４０】尚、イメージスキャナ３０の制御装置５０
に設けた第１送信バッファ５４と第２送信バッファ５５
とを、１バイト以上の等容量の１対のバッファで構成し
たり、イメージスキャナ３０からの画像データを、ホス
トコンピュータ３０からのホストビジィー信号H.Busyの
立下がり又は立上がりに応答して送信するように構成す
るなど、前記実施例に関し、既存の技術や当業者に自明
の技術に基いて種々の変更を加えることもあり得る。
【００４１】
【発明の効果】請求項１に係るパラレルデータ転送シス
テムによれば、ホストコンピュータと電子機器とを備え
たデータ転送システムにおいて、電子機器に、第１及び
第２送信バッファと、書込み手段と、読出し送信手段と
を設け、第１送信バッファからの読出し中に第２送信バ
ッファに書込み、第２送信バッファからの読出し中に第
１送信バッファに書込み、第１送信バッファと第２送信
バッファから交互にデータを読出すので、最初、第１送
信バッファ又は第２送信バッファの何れかにデータを書
込む書込み時間を要するが、その後においては、その書
込まれたデータを第１送信バッファと第２送信バッファ
との何れか一方からの読出し中に、他方の第２送信バッ
ファと第１送信バッファとの何れか一方にデータの書込
みを実行することから、読出しが完了した第１送信バッ
ファ又は第２送信バッファへのデータの書込み処理と、
書込みが完了した他方の第２送信バッファ又は第１送信
バッファからのデータ読出し処理とが同時に実行される
ことになり、その読出し処理を、例えばＤＭＡコントロ
ーラなどを用いることにより、ハード的に処理可能とな
るので、制御プログラムを必要とせず、データ転送速度
を高速化することができる。
【００４２】請求項２に係るパラレルデータ転送システ
ムによれば、請求項１と同様の効果を奏するが、前記電
子機器は、原稿の画像を読取るイメージスキャナであ
り、前記送信指令信号として、ホストコンピュータから
送信されるホストビジィー信号の立下がり及び立上がり
のタイミングを使用しているので、通常のセントロニク
ス通信方式により原稿の画像データをパラレルデータ通
信する場合に、ホストビジィー信号の立下がりだけでな
く、立上がりのタイミングにおいてもホストコンピュー
タにデータ送信でき、画像データ転送速度をより高速化
することができる。
【００４３】請求項３に係るパラレルデータ転送システ
ムによれば、請求項１又は請求項２と同様の効果を奏す
るが、前記第１送信バッファと第２送信バッファは、少
なくとも１バイト以上の等容量の１対のバッファから構
成されるので、これら第１送信バッファと第２送信バッ
ファに対する１バイトデータの書込み処理時間と、読出
し処理時間とが略等しいときには、第１送信バッファと
第２送信バッファとに対するデータ書込み処理とデータ
読出し処理とを交互に夫々連続して行うことができ、デ
ータ書込み時間を確実に解消することができる。また、
１バイトデータの書込み処理時間が読出し処理時間より
も短いときにも同様に、データ書込み時間を確実に解消
することができる。一方、１バイトデータの書込み処理
時間が読出し処理時間よりも長いときには、書込み完了
するまでの読出し待機時間だけ、読出し処理時間が延長
されるだけである。
【００４４】請求項４に係る電子機器によれば、データ
メモリと、第１及び第２送信バッファと、書込み手段
と、読出し送信手段とを設け、第１送信バッファからの
読出し中に第２送信バッファに書込み、第２送信バッフ
ァからの読出し中に第１送信バッファに書込み、第１送
信バッファと第２送信バッファから交互にデータを読出
すので、最初、第１送信バッファ又は第２送信バッファ
の何れかにデータを書込む書込み時間を要するが、その
後においては、その書込まれたデータを第１送信バッフ
ァと第２送信バッファとの何れか一方からの読出し中
に、他方の第２送信バッファと第１送信バッファとの何
れか一方にデータの書込みを実行することから、読出し
が完了した第１送信バッファ又は第２送信バッファへの
データの書込み処理と、書込みが完了した他方の第２送
信バッファ又は第１送信バッファからのデータ読出し処
理とが同時に実行されることになり、その読出し処理
を、例えばＤＭＡコントローラなどを用いることによ
り、ハード的に処理可能となるので、制御プログラムを
必要とせず、データ転送速度を高速化することができ
る。
【図面の簡単な説明】
【図１】本発明の実施例に係る、ホストコンピュータと
イメージスキャナとからなる画像データ転送システムの
構成図である。
【図２】本発明の実施例に係るイメージスキャナの斜視
図である。
【図３】ホストコンピュータの制御系のブロック図であ
る。
【図４】イメージスキャナの制御系のブロック図であ
る。
【図５】画像データ送信制御のルーチンの概略フローチ
ャートの一部である。
【図６】画像データ送信制御のルーチンの概略フローチ
ャートの一部である。
【図７】書込み処理よりも読出し処理（送信処理）が遅
い場合の各種信号のタイムチャートである。
【図８】読出し処理よりも書込み処理が遅い場合の各種
信号のタイムチャートである。
【図９】従来技術に係る制御信号及び送信データのタイ
ムチャートである。
【符号の説明】
１ 画像データ転送システム １０ ホストコンピュータ ３０ イメージスキャナ ５０ 制御装置 ５１ ＣＰＵ ５２ ＲＯＭ ５３ ＲＡＭ ５３ａ 画像データメモリ ５４ 第１送信バッファ ５５ 第２送信バッファ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 送信指令信号を送信し、この信号に応答
    して送信されてくるパラレルのデータを受信可能なホス
    トコンピュータと、このホストコンピュータに接続さ
    れ、データメモリに格納されたパラレルの転送対象のデ
    ータを送信指令信号に応答して所定量ずつホストコンピ
    ュータに送信する電子機器とを備えたパラレルデータ転
    送システムにおいて、 前記電子機器は、 前記データメモリから読出されたデータを交互に受ける
    第１送信バッファ及び第２送信バッファと、 前記データメモリのデータを所定量ずつ読出して、第１
    送信バッファからの読出し中に第２送信バッファに書込
    み、第２送信バッファからの読出し中に第１送信バッフ
    ァに書込む書込み手段と、 前記送信指令信号に応答して、第１送信バッファと第２
    送信バッファから交互にデータを読出して、ホストコン
    ピュータに送信する読出し送信手段と、 を備えたことを特徴とするパラレルデータ転送システ
    ム。
  2. 【請求項２】 前記電子機器は、原稿の画像を読取るイ
    メージスキャナであり、前記送信指令信号として、ホス
    トコンピュータから送信されるホストビジィー信号の立
    下がり及び立上がりのタイミングを使用することを特徴
    とする請求項１に記載のパラレルデータ転送システム。
  3. 【請求項３】 前記第１送信バッファと第２送信バッフ
    ァは、少なくとも１バイト以上の等容量の１対のバッフ
    ァからなることを特徴とする請求項１又は請求項２に記
    載のパラレルデータ転送システム。
  4. 【請求項４】 送信指令信号を送信し、その信号に応答
    して送信されるパラレルデータを受信可能なホストコン
    ピュータに接続された電子機器において、 ホストコンピュータへ送信する為のデータを記憶するデ
    ータメモリと、 そのデータメモリから読出されたデータが交互に書込ま
    れ、ホストコンピュータからの送信指令信号に応答して
    データが交互に読出される第１送信バッファ及び第２送
    信バッファと、 前記データメモリのデータを所定量ずつ読出して、第１
    送信バッファからの読出し中に第２送信バッファに書込
    み、第２送信バッファからの読出し中に第１送信バッフ
    ァに書込む書込み手段と、 前記送信指令信号に応答して、第１送信バッファと第２
    送信バッファから交互にデータを読出して、ホストコン
    ピュータに送信する読出し送信手段と、 を備えたことを特徴とする電子機器。
JP7176671A 1995-06-19 1995-06-19 パラレルデータ転送システム及び電子機器 Pending JPH098989A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7176671A JPH098989A (ja) 1995-06-19 1995-06-19 パラレルデータ転送システム及び電子機器
US08/663,873 US5923901A (en) 1995-06-19 1996-06-19 System for transferring data in parallel to host computer using both of the rising and falling edges of host busy signals as transfer instruction signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7176671A JPH098989A (ja) 1995-06-19 1995-06-19 パラレルデータ転送システム及び電子機器

Publications (1)

Publication Number Publication Date
JPH098989A true JPH098989A (ja) 1997-01-10

Family

ID=16017689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7176671A Pending JPH098989A (ja) 1995-06-19 1995-06-19 パラレルデータ転送システム及び電子機器

Country Status (2)

Country Link
US (1) US5923901A (ja)
JP (1) JPH098989A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057762B1 (en) 1999-08-23 2006-06-06 Ricoh Company, Ltd. Image processing method, image processing apparatus and image processing system
JP2014021444A (ja) * 2012-07-23 2014-02-03 Canon Inc 情報処理システム
CN116931842A (zh) * 2023-09-12 2023-10-24 合肥康芯威存储技术有限公司 一种存储器、数据处理方法、电子设备及介质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185640B1 (en) * 1998-06-19 2001-02-06 Philips Electronics North America Corporation Minimal frame buffer manager allowing simultaneous read/write access by alternately filling and emptying a first and second buffer one packet at a time
US6516363B1 (en) * 1999-08-06 2003-02-04 Micron Technology, Inc. Output data path having selectable data rates
US6694416B1 (en) 1999-09-02 2004-02-17 Micron Technology, Inc. Double data rate scheme for data output

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733220B2 (ja) * 1986-09-30 1998-03-30 シャープ株式会社 複合型画像処理装置
JP2508673B2 (ja) * 1986-12-17 1996-06-19 ソニー株式会社 表示装置
US5163132A (en) * 1987-09-24 1992-11-10 Ncr Corporation Integrated controller using alternately filled and emptied buffers for controlling bi-directional data transfer between a processor and a data storage device
JP2572292B2 (ja) * 1990-05-14 1997-01-16 株式会社小松製作所 非同期データ伝送装置
US5210749A (en) * 1990-05-29 1993-05-11 Advanced Micro Devices, Inc. Configuration of srams as logical fifos for transmit and receive of packet data
US5307458A (en) * 1991-12-23 1994-04-26 Xerox Corporation Input/output coprocessor for printing machine
US5396597A (en) * 1992-04-03 1995-03-07 International Business Machines Corporation System for transferring data between processors via dual buffers within system memory with first and second processors accessing system memory directly and indirectly
US5671445A (en) * 1993-07-19 1997-09-23 Oki America, Inc. Interface for transmitting graphics data to a printer from a host computer system in rasterized form

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057762B1 (en) 1999-08-23 2006-06-06 Ricoh Company, Ltd. Image processing method, image processing apparatus and image processing system
JP2014021444A (ja) * 2012-07-23 2014-02-03 Canon Inc 情報処理システム
CN116931842A (zh) * 2023-09-12 2023-10-24 合肥康芯威存储技术有限公司 一种存储器、数据处理方法、电子设备及介质
CN116931842B (zh) * 2023-09-12 2023-12-08 合肥康芯威存储技术有限公司 一种存储器、数据处理方法、电子设备及介质

Also Published As

Publication number Publication date
US5923901A (en) 1999-07-13

Similar Documents

Publication Publication Date Title
US5404548A (en) Data transfer control system transferring command data and status with identifying code for the type of information
US5864652A (en) Image storage and retrieval for a printer
US5581669A (en) System and method for peripheral data transfer
US7051124B2 (en) Data transfer control device, electronic equipment, and data transfer control method
US6618157B2 (en) Interface card for coupling a computer to an external device
JPH0145656B2 (ja)
EP0311760A2 (en) High speed parallel data transfer driver
JPH08197788A (ja) プリンタ制御装置の画像データ読出し回路
JPH098989A (ja) パラレルデータ転送システム及び電子機器
WO1995007515A1 (fr) Unite de lecture/d'ecriture de carte a circuit integre et son procede de gestion
CN1109980C (zh) 通信dma装置
US5842044A (en) Input buffer device for a printer using an FIFO and data input method
JP2001156951A (ja) 画像形成装置
JP2007323662A (ja) データ転送方法
JP2658887B2 (ja) プリンタコントローラ
JP3605987B2 (ja) 画像処理装置
KR950004510B1 (ko) 퍼스널컴퓨터와 광디스크 드라이버와의 인터페이스 방법 및 회로
JP2882857B2 (ja) データ処理装置
JPH0628301A (ja) ダイレクトメモリアクセス回路
JP2003233582A (ja) データ処理用半導体装置、データ転送装置、画像形成装置及びデータ転送方法
JP2003285476A (ja) 印刷システム
JPS6367167A (ja) プリンタの外字処理方式
JPH0781153A (ja) 印刷装置
JPH07254974A (ja) イメージデータ処理方式
JP2009059018A (ja) 情報処理システム、情報処理装置および情報処理システムのデータ転送方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040105