JPH0992836A - ポリシリコン薄膜トランジスタ - Google Patents
ポリシリコン薄膜トランジスタInfo
- Publication number
- JPH0992836A JPH0992836A JP24412195A JP24412195A JPH0992836A JP H0992836 A JPH0992836 A JP H0992836A JP 24412195 A JP24412195 A JP 24412195A JP 24412195 A JP24412195 A JP 24412195A JP H0992836 A JPH0992836 A JP H0992836A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- interlayer insulating
- thin film
- polysilicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 レーザ活性化工程におけるゲート電極とゲー
ト絶縁膜の剥離を防止することにより、高歩留まり且つ
高性能のポリシリコン薄膜トランジスタを提供するこ
と。 【解決手段】 本発明によるポリシリコン薄膜トランジ
スタは、レーザ活性化の際のレーザ波長をλ［ｎｍ］、
この波長に対する単結晶シリコンの複素屈折率をｎ1 ＋
ｉｋ1 、ゲート絶縁膜及び層間絶縁膜の屈折率をｎ2 と
したとき、ゲート絶縁膜及び層間絶縁膜の膜厚の合計値
ｄ［ｎｍ］は以下の条件を満足している。 【数１】 但し、Ｌは０以上の整数、｜Δ｜≦３０、ｉは虚数単位
を表す。
ト絶縁膜の剥離を防止することにより、高歩留まり且つ
高性能のポリシリコン薄膜トランジスタを提供するこ
と。 【解決手段】 本発明によるポリシリコン薄膜トランジ
スタは、レーザ活性化の際のレーザ波長をλ［ｎｍ］、
この波長に対する単結晶シリコンの複素屈折率をｎ1 ＋
ｉｋ1 、ゲート絶縁膜及び層間絶縁膜の屈折率をｎ2 と
したとき、ゲート絶縁膜及び層間絶縁膜の膜厚の合計値
ｄ［ｎｍ］は以下の条件を満足している。 【数１】 但し、Ｌは０以上の整数、｜Δ｜≦３０、ｉは虚数単位
を表す。
Description
【０００１】
【発明の属する技術分野】本発明は液晶ディスプレイパ
ネルのスイッチング素子等に用いられるトップゲート構
造のポリシリコン薄膜トランジスタに関する。
ネルのスイッチング素子等に用いられるトップゲート構
造のポリシリコン薄膜トランジスタに関する。
【０００２】
【従来の技術】ポリシリコン薄膜トランジスタは、移動
度として数１０〜数１００ｃｍ2 ／Ｖｓと高い値が得ら
れるため、アクティブマトリクス液晶ディスプレイパネ
ルの画素部のスイッチング素子、あるいは駆動回路素子
として使用されている。
度として数１０〜数１００ｃｍ2 ／Ｖｓと高い値が得ら
れるため、アクティブマトリクス液晶ディスプレイパネ
ルの画素部のスイッチング素子、あるいは駆動回路素子
として使用されている。
【０００３】図６にトップゲート構造のポリシリコン薄
膜トランジスタの典型的な断面形状を示す。ポリシリコ
ン薄膜トランジスタは、ガラス基板１１の表面にアンダ
ーコート層１２、チャネルポリシリコン層１３、同層内
に形成されたソース・ドレイン領域１４、ゲート絶縁膜
１５、ゲート電極１６、層間絶縁膜１７、ソース・ドレ
イン配線層１８等を順に積層して形成される。
膜トランジスタの典型的な断面形状を示す。ポリシリコ
ン薄膜トランジスタは、ガラス基板１１の表面にアンダ
ーコート層１２、チャネルポリシリコン層１３、同層内
に形成されたソース・ドレイン領域１４、ゲート絶縁膜
１５、ゲート電極１６、層間絶縁膜１７、ソース・ドレ
イン配線層１８等を順に積層して形成される。
【０００４】ポリシリコン薄膜トランジスタの製造方法
としては、チャネルポリシリコン層１３の形成方法とし
てレーザアニール法、あるいは熱を用いる固相成長法、
ソース・ドレイン領域１４の形成方法として、イオン打
ち込みの後にレーザ活性化する方法、あるいはイオン打
ち込みの後に熱活性化する方法などが知られている。チ
ャネルポリシリコン層１３の形成及びソース・ドレイン
領域の形成にレーザを用いる方法は、低温プロセスであ
り、安価なガラス基板を用いることが可能なために、ポ
リシリコン薄膜トランジスタを用いた液晶ディスプレイ
パネルの製造技術として非常に有力な方法である。
としては、チャネルポリシリコン層１３の形成方法とし
てレーザアニール法、あるいは熱を用いる固相成長法、
ソース・ドレイン領域１４の形成方法として、イオン打
ち込みの後にレーザ活性化する方法、あるいはイオン打
ち込みの後に熱活性化する方法などが知られている。チ
ャネルポリシリコン層１３の形成及びソース・ドレイン
領域の形成にレーザを用いる方法は、低温プロセスであ
り、安価なガラス基板を用いることが可能なために、ポ
リシリコン薄膜トランジスタを用いた液晶ディスプレイ
パネルの製造技術として非常に有力な方法である。
【０００５】図７にレーザアニール法及びレーザ活性化
法を用いたトップゲート構造のポリシリコン薄膜トラン
ジスタの製造工程を示す。ポリシリコン薄膜トランジス
タの形成は以下の工程により行われる。 （１）ガラス基板１１上にＳｉＯ2 のアンダーコート層
１２を形成し、その上にアモルファスＳｉ膜を形成し、
次いで、レーザアニールによりアモルファスＳｉ膜を結
晶化してポリシリコン膜に変える（図７（ａ））。 （２）ポリシリコン膜をパターニングしてチャネルポリ
シリコン層１３を形成した後、ＳｉＯ2 によりゲート絶
縁膜１５を形成し、次に、ゲート電極１６を形成する
（図７（ｂ））。 （３）ゲート電極１６をマスクにしてイオン打ち込みを
行い、チャネルポリシリコン層１３内にソース・ドレイ
ン領域１４を形成する（図７（ｃ））。なお、イオン打
ち込みとしては、質量分離を伴うイオン注入法、及び質
量分離を伴わないイオンドーピング法がある。 （４）ＳｉＯ2 の層間絶縁膜１７を形成する（図７
（ｄ））。 （５）ゲート絶縁膜１５及び層間絶縁膜１７の上から、
ソース・ドレイン領域１４のレーザ活性化を行う（図７
（ｅ））。なお、工程（４）と（５）の順序を入れ替え
て、層間絶縁膜１７の形成前にゲート絶縁膜１５の上か
らレーザ活性化を行うこともできる。 （６）コンタクトホールを開口の後、ソース・ドレイン
配線層１８を形成する（図７（ｆ））。
法を用いたトップゲート構造のポリシリコン薄膜トラン
ジスタの製造工程を示す。ポリシリコン薄膜トランジス
タの形成は以下の工程により行われる。 （１）ガラス基板１１上にＳｉＯ2 のアンダーコート層
１２を形成し、その上にアモルファスＳｉ膜を形成し、
次いで、レーザアニールによりアモルファスＳｉ膜を結
晶化してポリシリコン膜に変える（図７（ａ））。 （２）ポリシリコン膜をパターニングしてチャネルポリ
シリコン層１３を形成した後、ＳｉＯ2 によりゲート絶
縁膜１５を形成し、次に、ゲート電極１６を形成する
（図７（ｂ））。 （３）ゲート電極１６をマスクにしてイオン打ち込みを
行い、チャネルポリシリコン層１３内にソース・ドレイ
ン領域１４を形成する（図７（ｃ））。なお、イオン打
ち込みとしては、質量分離を伴うイオン注入法、及び質
量分離を伴わないイオンドーピング法がある。 （４）ＳｉＯ2 の層間絶縁膜１７を形成する（図７
（ｄ））。 （５）ゲート絶縁膜１５及び層間絶縁膜１７の上から、
ソース・ドレイン領域１４のレーザ活性化を行う（図７
（ｅ））。なお、工程（４）と（５）の順序を入れ替え
て、層間絶縁膜１７の形成前にゲート絶縁膜１５の上か
らレーザ活性化を行うこともできる。 （６）コンタクトホールを開口の後、ソース・ドレイン
配線層１８を形成する（図７（ｆ））。
【０００６】以上の工程によって、ポリシリコン薄膜ト
ランジスタが形成される。従来のポリシリコン薄膜トラ
ンジスタにおいて、ＳｉＯ2 によるゲート絶縁膜の厚み
は２００［ｎｍ］程度以下、ＳｉＯ2 による層間絶縁膜
の厚みは１００〜１０００［ｎｍ］程度の範囲であっ
た。この値は、ディスプレイパネル設計上の要請、例え
ば補助容量、信号線とゲート配線の間の容量カップリン
グ等の仕様を満足するように設定されていた。例えば、
代表的な値としてゲート絶縁膜の厚み１００［ｎｍ］、
層間絶縁膜の厚み４００［ｎｍ］が用いられていた。
ランジスタが形成される。従来のポリシリコン薄膜トラ
ンジスタにおいて、ＳｉＯ2 によるゲート絶縁膜の厚み
は２００［ｎｍ］程度以下、ＳｉＯ2 による層間絶縁膜
の厚みは１００〜１０００［ｎｍ］程度の範囲であっ
た。この値は、ディスプレイパネル設計上の要請、例え
ば補助容量、信号線とゲート配線の間の容量カップリン
グ等の仕様を満足するように設定されていた。例えば、
代表的な値としてゲート絶縁膜の厚み１００［ｎｍ］、
層間絶縁膜の厚み４００［ｎｍ］が用いられていた。
【０００７】この場合、レーザ活性化の際にポリシリコ
ン層上のゲート絶縁膜及び層間絶縁膜からの反射が大き
いために、レーザ照射パワーを大きくとる必要があり、
ゲート電極への熱的ダメージが大きく、ゲート絶縁膜と
ゲート電極の間で剥離が発生しやすかった。剥離を防ぐ
にはゲート電極を太くすることが有効だが、これによっ
て画素部の開口率が低下するので、問題があった。ま
た、レーザ活性化の際の基板透過光によるサセプタへの
ダメージも大きく、サセプタからの不純物の混入、ある
いはサセプタの低寿命化等の問題があった。トランジス
タ特性面でもＯＮ電流が低くなる不良が出現する確率が
高く、また、良品でも移動度が１０〜１００ｃｍ2 ／Ｖ
ｓ程度と、そのバラツキが大きく、駆動回路素子として
の性能が十分ではなかった。以上の問題点は、直接、液
晶ディスプレイパネルの歩留まりの低下の原因となって
いた。
ン層上のゲート絶縁膜及び層間絶縁膜からの反射が大き
いために、レーザ照射パワーを大きくとる必要があり、
ゲート電極への熱的ダメージが大きく、ゲート絶縁膜と
ゲート電極の間で剥離が発生しやすかった。剥離を防ぐ
にはゲート電極を太くすることが有効だが、これによっ
て画素部の開口率が低下するので、問題があった。ま
た、レーザ活性化の際の基板透過光によるサセプタへの
ダメージも大きく、サセプタからの不純物の混入、ある
いはサセプタの低寿命化等の問題があった。トランジス
タ特性面でもＯＮ電流が低くなる不良が出現する確率が
高く、また、良品でも移動度が１０〜１００ｃｍ2 ／Ｖ
ｓ程度と、そのバラツキが大きく、駆動回路素子として
の性能が十分ではなかった。以上の問題点は、直接、液
晶ディスプレイパネルの歩留まりの低下の原因となって
いた。
【０００８】
【発明が解決しようとする課題】以上の様に、従来のポ
リシリコン薄膜トランジスタでは、レーザ活性化の際に
ゲート絶縁膜とゲート電極の間で剥離が生じやすいこと
に加えて、トランジスタの特性面ではＯＮ電流が低くな
る不良が出現する確率が高く、また良品でも特性のバラ
ツキが大きいなどの各種の問題があった。
リシリコン薄膜トランジスタでは、レーザ活性化の際に
ゲート絶縁膜とゲート電極の間で剥離が生じやすいこと
に加えて、トランジスタの特性面ではＯＮ電流が低くな
る不良が出現する確率が高く、また良品でも特性のバラ
ツキが大きいなどの各種の問題があった。
【０００９】本発明は、レーザ活性化の際に層間絶縁膜
及びゲート絶縁膜を介してポリシリコン層へ到達するレ
ーザ光の透過率を、薄膜の干渉効果を考慮したモデルを
用いて計算し、その結果に基づいて、ゲート絶縁膜とゲ
ート電極の間の密着性が損なわれないゲート絶縁膜及び
層間絶縁膜の膜厚の条件を求め、高歩留まり、且つ高性
能のポリシリコン薄膜トランジスタを提供することを目
的とする。
及びゲート絶縁膜を介してポリシリコン層へ到達するレ
ーザ光の透過率を、薄膜の干渉効果を考慮したモデルを
用いて計算し、その結果に基づいて、ゲート絶縁膜とゲ
ート電極の間の密着性が損なわれないゲート絶縁膜及び
層間絶縁膜の膜厚の条件を求め、高歩留まり、且つ高性
能のポリシリコン薄膜トランジスタを提供することを目
的とする。
【００１０】
【課題を解決するための手段】本発明によるポリシリコ
ン薄膜トランジスタは、絶縁性基板上にチャネルポリシ
リコン層、チャネルポリシリコン層内に形成されたソー
ス・ドレイン領域、ゲート絶縁膜、ゲート電極、層間絶
縁膜及びソース・ドレイン配線層を順に備え、前記ソー
ス・ドレイン領域は、前記ゲート電極の形成後のイオン
打ち込み、及び前記層間絶縁膜の形成後のレーザ照射に
よる活性化により形成されるトップゲート型ポリシリコ
ン薄膜トランジスタにおいて、前記活性化工程における
レーザ波長をλ［ｎｍ］、当該波長での単結晶シリコン
の複素屈折率をｎ1 ＋ｉｋ1 、ゲート絶縁膜及び層間絶
縁膜の屈折率をｎ2 ［ｎｍ］としたとき、ゲート絶縁膜
及び層間絶縁膜の合計膜厚ｄ［ｎｍ］が、式４で表され
ることを特徴とする。
ン薄膜トランジスタは、絶縁性基板上にチャネルポリシ
リコン層、チャネルポリシリコン層内に形成されたソー
ス・ドレイン領域、ゲート絶縁膜、ゲート電極、層間絶
縁膜及びソース・ドレイン配線層を順に備え、前記ソー
ス・ドレイン領域は、前記ゲート電極の形成後のイオン
打ち込み、及び前記層間絶縁膜の形成後のレーザ照射に
よる活性化により形成されるトップゲート型ポリシリコ
ン薄膜トランジスタにおいて、前記活性化工程における
レーザ波長をλ［ｎｍ］、当該波長での単結晶シリコン
の複素屈折率をｎ1 ＋ｉｋ1 、ゲート絶縁膜及び層間絶
縁膜の屈折率をｎ2 ［ｎｍ］としたとき、ゲート絶縁膜
及び層間絶縁膜の合計膜厚ｄ［ｎｍ］が、式４で表され
ることを特徴とする。
【００１１】
【数４】
【００１２】但し、Ｌは０以上の整数、｜Δ｜≦３０、
ｉは虚数単位を表し、Ａｒｇ（Ｚ）は、複素数Ｚ＝ｒ・
ｅｘｐ（ｉθ）に対して、Ａｒｇ（Ｚ）＝θ、０≦θ＜
２π、となる関数を表す。
ｉは虚数単位を表し、Ａｒｇ（Ｚ）は、複素数Ｚ＝ｒ・
ｅｘｐ（ｉθ）に対して、Ａｒｇ（Ｚ）＝θ、０≦θ＜
２π、となる関数を表す。
【００１３】なお、上記の単結晶シリコンの複素屈折率
として、Ａｓｐｎｅ，Ｄ．Ｅ．らによるデータ（Phys.
Rev. B, Vol.27, No.2, 1983, 985 ）を用いる。また、
式４において、｜Δ｜≦１０とすることにより、ポリシ
リコン薄膜トランジスタの移動度として、より大きな値
を確保することができる。
として、Ａｓｐｎｅ，Ｄ．Ｅ．らによるデータ（Phys.
Rev. B, Vol.27, No.2, 1983, 985 ）を用いる。また、
式４において、｜Δ｜≦１０とすることにより、ポリシ
リコン薄膜トランジスタの移動度として、より大きな値
を確保することができる。
【００１４】なお、ゲート絶縁膜及び層間絶縁膜の合計
膜厚ｄの絶対値としては、３００［ｎｍ］以上１５００
［ｎｍ］以下が適当である。また、ゲート絶縁膜及び層
間絶縁膜はＳｉＯ2 であり、前記活性化工程に波長λ＝
３０８［ｎｍ］のＸｅＣｌエキシマレーザを用いる場合
には、式１は、 ｄ＝（４７＋１０４Ｌ）±Δ； 但し、｜Δ｜≦３０、Ｌは３以上１４以下の整数を表
す；で表すことができる。
膜厚ｄの絶対値としては、３００［ｎｍ］以上１５００
［ｎｍ］以下が適当である。また、ゲート絶縁膜及び層
間絶縁膜はＳｉＯ2 であり、前記活性化工程に波長λ＝
３０８［ｎｍ］のＸｅＣｌエキシマレーザを用いる場合
には、式１は、 ｄ＝（４７＋１０４Ｌ）±Δ； 但し、｜Δ｜≦３０、Ｌは３以上１４以下の整数を表
す；で表すことができる。
【００１５】また、上記の式において、｜Δ｜≦１０と
することにより、ポリシリコン薄膜トランジスタの移動
度として、より大きな値を確保することができる。な
お、以上の条件は、層間絶縁膜及びゲート絶縁膜の上か
らレーザ照射による活性化を行う工程の場合の、絶縁膜
の合計膜厚ｄの最適な範囲を示している。
することにより、ポリシリコン薄膜トランジスタの移動
度として、より大きな値を確保することができる。な
お、以上の条件は、層間絶縁膜及びゲート絶縁膜の上か
らレーザ照射による活性化を行う工程の場合の、絶縁膜
の合計膜厚ｄの最適な範囲を示している。
【００１６】一方、層間絶縁膜の形成前に、ゲート絶縁
膜の上からレーザ照射による活性化を行う工程の場合に
は、ゲート絶縁膜の膜厚ｔ［ｎｍ］を、式５で表される
値とする。
膜の上からレーザ照射による活性化を行う工程の場合に
は、ゲート絶縁膜の膜厚ｔ［ｎｍ］を、式５で表される
値とする。
【００１７】
【数５】
【００１８】但し、Ｌは０以上の整数、｜Δ｜≦１０と
する。なお、この場合、ゲート絶縁膜の膜厚ｔ［ｎｍ］
の絶対値としては、４０［ｎｍ］以上３００［ｎｍ］以
下が適当である。
する。なお、この場合、ゲート絶縁膜の膜厚ｔ［ｎｍ］
の絶対値としては、４０［ｎｍ］以上３００［ｎｍ］以
下が適当である。
【００１９】また、ゲート絶縁膜及び層間絶縁膜はＳｉ
Ｏ2 であり、前記活性化工程に波長λ＝３０８［ｎｍ］
のＸｅＣｌエキシマレーザを用いる場合には、式５は、 ｔ＝（４７＋１０４Ｌ）±Δ； 但し、｜Δ｜≦１０、Ｌは０以上２以下の整数を表す；
で表すことができる。
Ｏ2 であり、前記活性化工程に波長λ＝３０８［ｎｍ］
のＸｅＣｌエキシマレーザを用いる場合には、式５は、 ｔ＝（４７＋１０４Ｌ）±Δ； 但し、｜Δ｜≦１０、Ｌは０以上２以下の整数を表す；
で表すことができる。
【００２０】以下で、式４（式１、式２）及び式５（式
３）の意味について説明する。薄膜の干渉効果を考慮し
たモデルに基づいてレーザ光の透過率を計算する際、ポ
リシリコン層の複素屈折率の値として単結晶シリコンの
複素屈折率のデータを使用すると、レーザ活性化工程に
おいて層間絶縁膜及びゲート絶縁膜を介してポリシリコ
ン層へ到達するレーザ光の透過率が最大値を示す膜厚ｄ
は、式４で表される。
３）の意味について説明する。薄膜の干渉効果を考慮し
たモデルに基づいてレーザ光の透過率を計算する際、ポ
リシリコン層の複素屈折率の値として単結晶シリコンの
複素屈折率のデータを使用すると、レーザ活性化工程に
おいて層間絶縁膜及びゲート絶縁膜を介してポリシリコ
ン層へ到達するレーザ光の透過率が最大値を示す膜厚ｄ
は、式４で表される。
【００２１】レーザ光の透過率とポリシリコン薄膜トラ
ンジスタの移動度との間には、後に示す様に、明確な対
応関係があるので、層間絶縁膜及びゲート絶縁膜の膜厚
の合計値をレーザ光の透過率が最大値を示す範囲に設定
することにより、比較的、小さなレ−ザ照射パワーでも
十分なポリシリコン薄膜トランジスタの移動度を確保す
ることが可能になる。従って、ゲート絶縁膜とゲート電
極の間での剥離等に起因する歩留まりの低下を招くこと
なく、ソース・ドレイン領域の活性化が可能になる。
ンジスタの移動度との間には、後に示す様に、明確な対
応関係があるので、層間絶縁膜及びゲート絶縁膜の膜厚
の合計値をレーザ光の透過率が最大値を示す範囲に設定
することにより、比較的、小さなレ−ザ照射パワーでも
十分なポリシリコン薄膜トランジスタの移動度を確保す
ることが可能になる。従って、ゲート絶縁膜とゲート電
極の間での剥離等に起因する歩留まりの低下を招くこと
なく、ソース・ドレイン領域の活性化が可能になる。
【００２２】また、層間絶縁膜の形成前にゲート絶縁膜
の上からレーザ活性化を行う工程による場合には、ゲー
ト絶縁膜の膜厚ｔが式５で表される条件のとき、レーザ
光の透過率が最大値を示す。従って、ゲート絶縁膜の膜
厚を式５で表される値の近傍に設定することにより、比
較的、小さなレ−ザ照射パワーでも十分なポリシリコン
薄膜トランジスタの移動度を確保することが可能にな
る。
の上からレーザ活性化を行う工程による場合には、ゲー
ト絶縁膜の膜厚ｔが式５で表される条件のとき、レーザ
光の透過率が最大値を示す。従って、ゲート絶縁膜の膜
厚を式５で表される値の近傍に設定することにより、比
較的、小さなレ−ザ照射パワーでも十分なポリシリコン
薄膜トランジスタの移動度を確保することが可能にな
る。
【００２３】なお、ゲート絶縁膜の膜厚の上下限値は、
トランジスタ性能が所定の仕様を満足する範囲により決
定され、４０［ｎｍ］〜３００［ｎｍ］程度が適当であ
る。また、層間絶縁膜の膜厚の上下限値は、プロセス
上、欠陥の無い安定な成膜が可能な範囲により決定さ
れ、２６０［ｎｍ］〜１２００［ｎｍ］程度が適当であ
る。従って、層間絶縁膜及びゲート絶縁膜の膜厚の合計
値の範囲としては、３００〜１５００［ｎｍ］程度が適
当である。
トランジスタ性能が所定の仕様を満足する範囲により決
定され、４０［ｎｍ］〜３００［ｎｍ］程度が適当であ
る。また、層間絶縁膜の膜厚の上下限値は、プロセス
上、欠陥の無い安定な成膜が可能な範囲により決定さ
れ、２６０［ｎｍ］〜１２００［ｎｍ］程度が適当であ
る。従って、層間絶縁膜及びゲート絶縁膜の膜厚の合計
値の範囲としては、３００〜１５００［ｎｍ］程度が適
当である。
【００２４】
【発明の実施の形態】本発明に基づくポリシリコン薄膜
トランジスタの構造断面図を図１に示す。ガラス基板１
１の表面にアンダーコート層１２を介して、チャネルポ
リシリコン層１３及びソース・ドレイン領域１４を形成
するポリシリコン層が積層され、このポリシリコン層の
上にゲート絶縁膜１５が積層され、ゲート絶縁膜１５の
上にはゲート電極１６が形成されている。なお、ポリシ
リコン層内のソース・ドレイン領域１４はゲート電極１
６と整合するように形成される。ゲート電極１６の上に
は層間絶縁膜１７が積層されて、ソース・ドレイン配線
層１８は、層間絶縁膜１７及びゲート絶縁膜１５に穿け
られたコンタクトホールを介して、ソース・ドレイン領
域１４と接続している。なお、図中、ｄはゲート絶縁膜
１５及び層間絶縁膜１７の合計の膜厚、ｔはゲート絶縁
膜１５の膜厚を表す。
トランジスタの構造断面図を図１に示す。ガラス基板１
１の表面にアンダーコート層１２を介して、チャネルポ
リシリコン層１３及びソース・ドレイン領域１４を形成
するポリシリコン層が積層され、このポリシリコン層の
上にゲート絶縁膜１５が積層され、ゲート絶縁膜１５の
上にはゲート電極１６が形成されている。なお、ポリシ
リコン層内のソース・ドレイン領域１４はゲート電極１
６と整合するように形成される。ゲート電極１６の上に
は層間絶縁膜１７が積層されて、ソース・ドレイン配線
層１８は、層間絶縁膜１７及びゲート絶縁膜１５に穿け
られたコンタクトホールを介して、ソース・ドレイン領
域１４と接続している。なお、図中、ｄはゲート絶縁膜
１５及び層間絶縁膜１７の合計の膜厚、ｔはゲート絶縁
膜１５の膜厚を表す。
【００２５】図２に本発明に基づくポリシリコン薄膜ト
ランジスタを用いて製造した液晶ディスプレイパネルの
断面図の一例を示す。回路駆動部２１は、ｎ型２２及び
ｐ型２３のトランジスタをソース・ドレイン配線１８に
よって互いに結合することにより構成されており、画素
部２４は、画素電極１９とｎ型ポリシリコン薄膜トラン
ジスタ２５を結合するとともに、両者の結合部に補助容
量線２６を配置することにより構成されている。
ランジスタを用いて製造した液晶ディスプレイパネルの
断面図の一例を示す。回路駆動部２１は、ｎ型２２及び
ｐ型２３のトランジスタをソース・ドレイン配線１８に
よって互いに結合することにより構成されており、画素
部２４は、画素電極１９とｎ型ポリシリコン薄膜トラン
ジスタ２５を結合するとともに、両者の結合部に補助容
量線２６を配置することにより構成されている。
【００２６】本発明に基づくポリシリコン薄膜トランジ
スタの製造工程自体は、従来技術の説明に用いたもの
（図７）と共通であるので、その説明は省略する。な
お、本発明の特徴は、図７（ｅ）で示されるレーザ活性
化工程において、比較的小さなレーザ照射パワーでレー
ザ活性化が可能となるゲート絶縁層及び層間絶縁層の膜
厚条件を規定したところにある。
スタの製造工程自体は、従来技術の説明に用いたもの
（図７）と共通であるので、その説明は省略する。な
お、本発明の特徴は、図７（ｅ）で示されるレーザ活性
化工程において、比較的小さなレーザ照射パワーでレー
ザ活性化が可能となるゲート絶縁層及び層間絶縁層の膜
厚条件を規定したところにある。
【００２７】本発明によるポリシリコン薄膜トランジス
タは、レーザ活性化の際のレーザ波長をλ［ｎｍ］、こ
の波長に対する単結晶シリコンの複素屈折率をｎ1 ＋ｉ
ｋ１、ゲート絶縁膜及び層間絶縁膜の屈折率をｎ２ と
すると、ゲート絶縁膜及び層間絶縁膜の膜厚の合計値ｄ
［ｎｍ］は、前記の式４の条件を満足している。
タは、レーザ活性化の際のレーザ波長をλ［ｎｍ］、こ
の波長に対する単結晶シリコンの複素屈折率をｎ1 ＋ｉ
ｋ１、ゲート絶縁膜及び層間絶縁膜の屈折率をｎ２ と
すると、ゲート絶縁膜及び層間絶縁膜の膜厚の合計値ｄ
［ｎｍ］は、前記の式４の条件を満足している。
【００２８】式４は、ポリシリコン層の複素屈折率の値
として単結晶シリコンについての複素屈折率のデータ
（Aspne. D. E.；Phys. Rev. B, Vol.27, No.2, 1983,
985 ）を使用して、薄膜の干渉効果を考慮したモデルに
基づいてレーザ光の透過率を計算した場合に、レーザ活
性化工程において（図７（ｅ））、層間絶縁膜及びゲー
ト絶縁膜を介してポリシリコン層へ到達するレーザ光の
透過率が最大値をとなる膜厚の値を表わす。
として単結晶シリコンについての複素屈折率のデータ
（Aspne. D. E.；Phys. Rev. B, Vol.27, No.2, 1983,
985 ）を使用して、薄膜の干渉効果を考慮したモデルに
基づいてレーザ光の透過率を計算した場合に、レーザ活
性化工程において（図７（ｅ））、層間絶縁膜及びゲー
ト絶縁膜を介してポリシリコン層へ到達するレーザ光の
透過率が最大値をとなる膜厚の値を表わす。
【００２９】次に、上記の複素屈折率の仮定の下で干渉
効果を考慮したレーザ光の透過率の計算結果と、ポリシ
リコン薄膜トランジスタの移動度の実測値との間に明確
な対応関係があることを説明する。
効果を考慮したレーザ光の透過率の計算結果と、ポリシ
リコン薄膜トランジスタの移動度の実測値との間に明確
な対応関係があることを説明する。
【００３０】図３に、ポリシリコン層の複素屈折率の値
として上述の単結晶シリコンについての複素屈折率のデ
ータを使用し、ゲート絶縁膜及び層間絶縁膜としてＳｉ
Ｏ2を用い、レーザ活性化工程にＸｅＣｌエキシマレー
ザ（λ＝３０８［ｎｍ］）を用いた場合について、絶縁
膜の膜厚とレーザ光の透過率との関係を計算した結果を
示す。図３に示す様に、レーザ光の透過率は、絶縁膜の
膜厚に対して周期的に大きく変動する。図３において、
レーザ光の透過率が最大となるゲート絶縁膜及び層間絶
縁膜の合計膜厚の値は、ｄ＝（４７＋１０４Ｌ）［ｎ
ｍ］；但し、Ｌは０以上の整数を表す；で表わされる。
として上述の単結晶シリコンについての複素屈折率のデ
ータを使用し、ゲート絶縁膜及び層間絶縁膜としてＳｉ
Ｏ2を用い、レーザ活性化工程にＸｅＣｌエキシマレー
ザ（λ＝３０８［ｎｍ］）を用いた場合について、絶縁
膜の膜厚とレーザ光の透過率との関係を計算した結果を
示す。図３に示す様に、レーザ光の透過率は、絶縁膜の
膜厚に対して周期的に大きく変動する。図３において、
レーザ光の透過率が最大となるゲート絶縁膜及び層間絶
縁膜の合計膜厚の値は、ｄ＝（４７＋１０４Ｌ）［ｎ
ｍ］；但し、Ｌは０以上の整数を表す；で表わされる。
【００３１】なお、上記の式は、式４で表される一般式
に、ＳｉＯ2 の屈折率と、上記レーザ光の波長を代入し
たものである。図４に、上記の想定と同様に、ゲート絶
縁膜及び層間絶縁膜としてＳｉＯ2 膜を用い、レーザ活
性化工程にＸｅＣｌエキシマレーザ（λ＝３０８［ｎ
ｍ］）を用いた場合の、絶縁膜の合計膜厚に対するポリ
シリコン薄膜トランジスタの移動度の依存性の実測結果
を示す。ここで使用したレ−ザ照射パワーは１７５ｍＪ
／ｃｍ2 である。なお、レ−ザ照射パワーが１７５ｍＪ
／ｃｍ2 を超えると、ゲート配線の剥離が顕著になるの
で、この値を超えるレ−ザ照射パワーは実用的ではな
い。
に、ＳｉＯ2 の屈折率と、上記レーザ光の波長を代入し
たものである。図４に、上記の想定と同様に、ゲート絶
縁膜及び層間絶縁膜としてＳｉＯ2 膜を用い、レーザ活
性化工程にＸｅＣｌエキシマレーザ（λ＝３０８［ｎ
ｍ］）を用いた場合の、絶縁膜の合計膜厚に対するポリ
シリコン薄膜トランジスタの移動度の依存性の実測結果
を示す。ここで使用したレ−ザ照射パワーは１７５ｍＪ
／ｃｍ2 である。なお、レ−ザ照射パワーが１７５ｍＪ
／ｃｍ2 を超えると、ゲート配線の剥離が顕著になるの
で、この値を超えるレ−ザ照射パワーは実用的ではな
い。
【００３２】図４に示す様に、ポリシリコン薄膜トラン
ジスタの移動度は、絶縁膜の合計膜厚が、ｄ＝（４７＋
１０４Ｌ）［ｎｍ］；但し、Ｌは０以上の整数を表す；
において、最大値を示し、上記の複素屈折率の仮定に基
づくレーザ光の透過率の計算結果とポリシリコン薄膜ト
ランジスタの移動度の実測値との間には、明確な対応関
係があることが分かる。
ジスタの移動度は、絶縁膜の合計膜厚が、ｄ＝（４７＋
１０４Ｌ）［ｎｍ］；但し、Ｌは０以上の整数を表す；
において、最大値を示し、上記の複素屈折率の仮定に基
づくレーザ光の透過率の計算結果とポリシリコン薄膜ト
ランジスタの移動度の実測値との間には、明確な対応関
係があることが分かる。
【００３３】このレーザ光の透過率の最大値に対応する
膜厚を中心に±１０［ｎｍ］の範囲の膜厚を用いること
により、移動度として１００ｃｍ2 ／Ｖｓ以上の値が得
られ、また、±３０［ｎｍ］の範囲の膜厚を用いること
により、移動度として３０ｃｍ2 ／Ｖｓ以上の値が得ら
れる。
膜厚を中心に±１０［ｎｍ］の範囲の膜厚を用いること
により、移動度として１００ｃｍ2 ／Ｖｓ以上の値が得
られ、また、±３０［ｎｍ］の範囲の膜厚を用いること
により、移動度として３０ｃｍ2 ／Ｖｓ以上の値が得ら
れる。
【００３４】駆動法にもよるが、移動度が３０ｃｍ2 ／
Ｖｓ以上の値であればテレビ標準方式の一つであるＮＴ
ＳＣ（National Television System Committee）対応の
ディスプレイ作成に十分な移動度である。また、移動度
が１００ｃｍ2 ／Ｖｓ以上の値であれば高品位テレビ
（ＨＤＴＶ）対応のディスプレイ作成に十分な移動度で
ある。
Ｖｓ以上の値であればテレビ標準方式の一つであるＮＴ
ＳＣ（National Television System Committee）対応の
ディスプレイ作成に十分な移動度である。また、移動度
が１００ｃｍ2 ／Ｖｓ以上の値であれば高品位テレビ
（ＨＤＴＶ）対応のディスプレイ作成に十分な移動度で
ある。
【００３５】以上は、層間絶縁膜の上からレーザ活性化
を行う場合についての例であるが、次に、層間絶縁膜の
形成の前に、ゲート絶縁膜の上からレーザ活性化を行う
場合における、層間絶縁膜の膜厚の最適値の条件につい
ての例を示す。
を行う場合についての例であるが、次に、層間絶縁膜の
形成の前に、ゲート絶縁膜の上からレーザ活性化を行う
場合における、層間絶縁膜の膜厚の最適値の条件につい
ての例を示す。
【００３６】この工程によるポリシリコン薄膜トランジ
スタの場合、レーザ活性化の際のレーザ波長をλ［ｎ
ｍ］、この波長に対する単結晶シリコンの複素屈折率を
ｎ1 ＋ｉｋ1 、ゲート絶縁膜及び層間絶縁膜の屈折率を
ｎ2 とすると、ゲート絶縁膜の膜厚ｔ［ｎｍ］を、式５
の条件を満足させる様に設定する。
スタの場合、レーザ活性化の際のレーザ波長をλ［ｎ
ｍ］、この波長に対する単結晶シリコンの複素屈折率を
ｎ1 ＋ｉｋ1 、ゲート絶縁膜及び層間絶縁膜の屈折率を
ｎ2 とすると、ゲート絶縁膜の膜厚ｔ［ｎｍ］を、式５
の条件を満足させる様に設定する。
【００３７】図５に、ゲート絶縁膜及び層間絶縁膜とし
てＳｉＯ2 膜を用い、レーザ活性化工程にＸｅＣｌエキ
シマレーザ（λ＝３０８［ｎｍ］）を用いた場合の、ゲ
ート絶縁膜の膜厚ｔに対するポリシリコン薄膜トランジ
スタの移動度の依存性の実測結果を示す。ここで使用し
たレ−ザ照射パワーは１２５ｍＪ／ｃｍ2 である。な
お、レ−ザ照射パワーが１２５ｍＪ／ｃｍ2 を超える
と、ゲート配線の剥離が顕著になるので、この値を超え
るレ−ザ照射パワーは実用的ではない。
てＳｉＯ2 膜を用い、レーザ活性化工程にＸｅＣｌエキ
シマレーザ（λ＝３０８［ｎｍ］）を用いた場合の、ゲ
ート絶縁膜の膜厚ｔに対するポリシリコン薄膜トランジ
スタの移動度の依存性の実測結果を示す。ここで使用し
たレ−ザ照射パワーは１２５ｍＪ／ｃｍ2 である。な
お、レ−ザ照射パワーが１２５ｍＪ／ｃｍ2 を超える
と、ゲート配線の剥離が顕著になるので、この値を超え
るレ−ザ照射パワーは実用的ではない。
【００３８】図５に示す様に、このポリシリコン薄膜ト
ランジスタの移動度は、ゲート絶縁膜の膜厚が、ｔ＝
（４７＋１０４Ｌ）［ｎｍ］；但し、Ｌは０以上の整数
を表す；において最大値を示し、この場合にも、上記の
複素屈折率の仮定に基づくレーザ光の透過率の計算結果
とポリシリコン薄膜トランジスタの移動度の実測値との
間に、明確な対応関係があることが分かる。
ランジスタの移動度は、ゲート絶縁膜の膜厚が、ｔ＝
（４７＋１０４Ｌ）［ｎｍ］；但し、Ｌは０以上の整数
を表す；において最大値を示し、この場合にも、上記の
複素屈折率の仮定に基づくレーザ光の透過率の計算結果
とポリシリコン薄膜トランジスタの移動度の実測値との
間に、明確な対応関係があることが分かる。
【００３９】この式で示されるレーザ光の透過率の最大
値に対応する膜厚を中心に、±１０［ｎｍ］の範囲の膜
厚を用いることにより、移動度として３０ｃｍ2 ／Ｖｓ
以上の値が得られる。
値に対応する膜厚を中心に、±１０［ｎｍ］の範囲の膜
厚を用いることにより、移動度として３０ｃｍ2 ／Ｖｓ
以上の値が得られる。
【００４０】
【発明の効果】本発明では、先ず、レーザ活性化工程の
解析のために、薄膜の干渉効果を考慮したモデルに基づ
いてレーザ光の透過率を計算し、この際、ポリシリコン
層の複素屈折率の値として単結晶シリコンの複素屈折率
のデータを使用した。この仮定に基づいて、レーザ活性
化工程において、層間絶縁膜及びゲート絶縁膜を介して
ポリシリコン層へ到達するレーザ光の透過率が最大値を
示す膜厚を求めた。次に、この様にして計算したレーザ
光の透過率と、ポリシリコン薄膜トランジスタの移動度
の実測値との間に明確な対応関係があることを確認し
た。
解析のために、薄膜の干渉効果を考慮したモデルに基づ
いてレーザ光の透過率を計算し、この際、ポリシリコン
層の複素屈折率の値として単結晶シリコンの複素屈折率
のデータを使用した。この仮定に基づいて、レーザ活性
化工程において、層間絶縁膜及びゲート絶縁膜を介して
ポリシリコン層へ到達するレーザ光の透過率が最大値を
示す膜厚を求めた。次に、この様にして計算したレーザ
光の透過率と、ポリシリコン薄膜トランジスタの移動度
の実測値との間に明確な対応関係があることを確認し
た。
【００４１】この結果に基づいて、ゲート絶縁膜及び層
間絶縁膜の膜厚の合計値を、レーザ光の透過率が最大値
を示す範囲に一致させたので、比較的、小さなレ−ザ照
射パワーでも、十分なポリシリコン薄膜トランジスタの
移動度を確保することが可能になった。この結果、ゲー
ト絶縁膜とゲート電極の間での剥離等による歩留まりの
低下を招くことなく、ソース・ドレイン領域の活性化が
可能になり、同時に、特性のバラツキが小さく、且つ高
性能のポリシリコン薄膜トランジスタを設計することが
可能になった。
間絶縁膜の膜厚の合計値を、レーザ光の透過率が最大値
を示す範囲に一致させたので、比較的、小さなレ−ザ照
射パワーでも、十分なポリシリコン薄膜トランジスタの
移動度を確保することが可能になった。この結果、ゲー
ト絶縁膜とゲート電極の間での剥離等による歩留まりの
低下を招くことなく、ソース・ドレイン領域の活性化が
可能になり、同時に、特性のバラツキが小さく、且つ高
性能のポリシリコン薄膜トランジスタを設計することが
可能になった。
【００４２】なお、層間絶縁膜の形成前にゲート絶縁膜
の上からレーザ活性化を行う場合には、ゲート絶縁膜の
膜厚を、レーザ光の透過率が最大値を示す範囲に一致さ
せることにより、同様な効果を奏することができる。
の上からレーザ活性化を行う場合には、ゲート絶縁膜の
膜厚を、レーザ光の透過率が最大値を示す範囲に一致さ
せることにより、同様な効果を奏することができる。
【図１】本発明に基づくポリシリコン薄膜トランジスタ
の構造断面図の一例を示す図。
の構造断面図の一例を示す図。
【図２】本発明に基づくポリシリコン薄膜トランジスタ
を用いて製造した液晶ディスプレイパネルの断面図の一
例を示す図。
を用いて製造した液晶ディスプレイパネルの断面図の一
例を示す図。
【図３】絶縁膜の膜厚とレーザ光の透過率との関係の解
析結果を示す図。
析結果を示す図。
【図４】層間絶縁膜及びゲート絶縁膜の合計膜厚に対す
るポリシリコン薄膜トランジスタの移動度の依存性の実
測結果を示す図。
るポリシリコン薄膜トランジスタの移動度の依存性の実
測結果を示す図。
【図５】ゲート絶縁膜の膜厚に対するポリシリコン薄膜
トランジスタの移動度の依存性の実測結果を示す図。
トランジスタの移動度の依存性の実測結果を示す図。
【図６】従来のポリシリコン薄膜トランジスタの構造断
面図の一例を示す図。
面図の一例を示す図。
【図７】ポリシリコン薄膜トランジスタの製造工程を説
明する図。（ａ）〜（ｆ）は工程の順序を表す。
明する図。（ａ）〜（ｆ）は工程の順序を表す。
１１・・・ガラス基板、１２・・・アンダーコート層、
１３・・・チャネルポリシリコン層、１４・・・ソース
・ドレイン領域、１５・・・ゲート絶縁膜、１６・・・
ゲート電極、１７・・・層間絶縁膜、１８・・・ソース
・ドレイン配線層、１９・・・画素電極、２０・・・保
護膜、２１・・・駆動回路部、２２・・・ｎ型トランジ
スタ、２３・・・ｐ型トランジスタ、２４・・・画素
部、２５・・・ｎ型トランジスタ、２６・・・補助容量
線。
１３・・・チャネルポリシリコン層、１４・・・ソース
・ドレイン領域、１５・・・ゲート絶縁膜、１６・・・
ゲート電極、１７・・・層間絶縁膜、１８・・・ソース
・ドレイン配線層、１９・・・画素電極、２０・・・保
護膜、２１・・・駆動回路部、２２・・・ｎ型トランジ
スタ、２３・・・ｐ型トランジスタ、２４・・・画素
部、２５・・・ｎ型トランジスタ、２６・・・補助容量
線。
Claims (8)
- 【請求項１】 絶縁性基板上にチャネルポリシリコン
層、チャネルポリシリコン層内に形成されたソース・ド
レイン領域、ゲート絶縁膜、ゲート電極、層間絶縁膜及
びソース・ドレイン配線層を順に備え、前記ソース・ド
レイン領域は、前記ゲート電極の形成後のイオン打ち込
み、及び前記層間絶縁膜の形成後のレーザ照射による活
性化により形成されるトップゲート型ポリシリコン薄膜
トランジスタにおいて、 前記活性化の工程におけるレーザ波長をλ［ｎｍ］、当
該波長での単結晶シリコンの複素屈折率をｎ1 ＋ｉｋ
1 、ゲート絶縁膜及び層間絶縁膜の屈折率をｎ2［ｎ
ｍ］としたとき、ゲート絶縁膜及び層間絶縁膜の合計膜
厚ｄ［ｎｍ］が、式１で表されることを特徴とするポリ
シリコン薄膜トランジスタ。 【数１】 但し、Ｌは０以上の整数、｜Δ｜≦３０、ｉは虚数単位
を表し、Ａｒｇ（Ｚ）は、複素数Ｚ＝ｒ・ｅｘｐ（ｉ
θ）に対して、Ａｒｇ（Ｚ）＝θ、０≦θ＜２π、とな
る関数を表す。 - 【請求項２】 ゲート絶縁膜及び層間絶縁膜の合計膜厚
ｄ［ｎｍ］が、式２で表されることを特徴とする請求項
１記載のポリシリコン薄膜トランジスタ。 【数２】 但し、Ｌは０以上の整数、｜Δ｜≦１０、ｉは虚数単位
を表し、Ａｒｇ（Ｚ）は、複素数Ｚ＝ｒ・ｅｘｐ（ｉ
θ）に対して、Ａｒｇ（Ｚ）＝θ、０≦θ＜２π、とな
る関数を表す。 - 【請求項３】 ゲート絶縁膜及び層間絶縁膜の合計膜厚
ｄが３００［ｎｍ］以上１５００［ｎｍ］以下であるこ
とを特徴とする請求項１又は請求項１記載のポリシリコ
ン薄膜トランジスタ。 - 【請求項４】 ゲート絶縁膜及び層間絶縁膜はＳｉＯ2
であり、前記活性化工程に波長λ＝３０８［ｎｍ］のＸ
ｅＣｌエキシマレーザを用い、ゲート絶縁膜及び層間絶
縁膜の合計膜厚ｄ［ｎｍ］が、 ｄ＝（４７＋１０４Ｌ）±Δ； 但し、｜Δ｜≦３０、Ｌは３以上１４以下の整数を表
す；で表されることを特徴とする請求項１記載のポリシ
リコン薄膜トランジスタ。 - 【請求項５】 ゲート絶縁膜及び層間絶縁膜はＳｉＯ2
であり、前記活性化工程に波長λ＝３０８［ｎｍ］のＸ
ｅＣｌエキシマレーザを用い、ゲート絶縁膜及び層間絶
縁膜の合計膜厚ｄ［ｎｍ］が、 ｄ＝（４７＋１０４Ｌ）±Δ； 但し、｜Δ｜≦１０、Ｌは３以上１４以下の整数を表
す；で表されることを特徴とする請求項２記載のポリシ
リコン薄膜トランジスタ。 - 【請求項６】 絶縁性基板上にチャネルポリシリコン
層、チャネルポリシリコン層内に形成されたソース・ド
レイン領域、ゲート絶縁膜、ゲート電極、層間絶縁膜及
びソース・ドレイン配線層を順に備え、前記ソース・ド
レイン領域は、前記ゲート電極の形成後のイオン打ち込
み及びレーザ照射による活性化により形成されるトップ
ゲート型ポリシリコン薄膜トランジスタにおいて、 前記活性化の工程におけるレーザ波長をλ［ｎｍ］、当
該波長での単結晶シリコンの複素屈折率をｎ1 ＋ｉｋ
1 、ゲート絶縁膜及び層間絶縁膜の屈折率をｎ2［ｎ
ｍ］としたとき、ゲート絶縁膜の膜厚ｔ［ｎｍ］が、式
３で表されることを特徴とするポリシリコン薄膜トラン
ジスタ。 【数３】 但し、Ｌは０以上の整数、｜Δ｜≦１０、ｉは虚数単位
を表し、Ａｒｇ（Ｚ）は、複素数Ｚ＝ｒ・ｅｘｐ（ｉ
θ）に対して、Ａｒｇ（Ｚ）＝θ、０≦θ＜２πとなる
関数を表す。 - 【請求項７】 ゲート絶縁膜の膜厚ｔ［ｎｍ］が４０
［ｎｍ］以上３００［ｎｍ］以下であることを特徴とす
る請求項６記載のポリシリコン薄膜トランジスタ。 - 【請求項８】 ゲート絶縁膜はＳｉＯ2 であり、前記活
性化工程に波長λ＝３０８［ｎｍ］のＸｅＣｌエキシマ
レーザを用い、ゲート絶縁膜の膜厚ｔ［ｎｍ］が、 ｔ＝（４７＋１０４Ｌ）±Δ； 但し、｜Δ｜≦１０、Ｌは０以上２以下の整数を表す；
で表されることを特徴とする請求項６記載のポリシリコ
ン薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24412195A JPH0992836A (ja) | 1995-09-22 | 1995-09-22 | ポリシリコン薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24412195A JPH0992836A (ja) | 1995-09-22 | 1995-09-22 | ポリシリコン薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0992836A true JPH0992836A (ja) | 1997-04-04 |
Family
ID=17114078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24412195A Pending JPH0992836A (ja) | 1995-09-22 | 1995-09-22 | ポリシリコン薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0992836A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6309917B1 (en) | 1999-05-10 | 2001-10-30 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor manufacturing method and thin film transistor |
| JP2009016811A (ja) * | 2007-06-07 | 2009-01-22 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US7525135B2 (en) | 2004-07-09 | 2009-04-28 | Nec Corporation | Semiconductor device and display device |
-
1995
- 1995-09-22 JP JP24412195A patent/JPH0992836A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6309917B1 (en) | 1999-05-10 | 2001-10-30 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor manufacturing method and thin film transistor |
| US6420760B2 (en) | 1999-05-10 | 2002-07-16 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor manufacturing method and thin film transistor |
| US7525135B2 (en) | 2004-07-09 | 2009-04-28 | Nec Corporation | Semiconductor device and display device |
| JP2009016811A (ja) * | 2007-06-07 | 2009-01-22 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7238558B2 (en) | Semiconductor device and method of fabricating the same | |
| US7585715B2 (en) | Semiconductor device and process for fabricating the same | |
| US6492213B1 (en) | Semiconductor device, thin film transistor and method for producing the same, and liquid crystal display apparatus and method for producing the same | |
| JPH11212047A (ja) | 電子機器 | |
| US6596572B1 (en) | Method of fabricating a thin-film transistor having a plurality of island-like regions | |
| US6444390B1 (en) | Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film | |
| JPH02224255A (ja) | 液晶表示装置 | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| US6265290B1 (en) | Method for fabricating a thin film transistor and a substrate and thin film transistor manufactured using the same | |
| JPH0992836A (ja) | ポリシリコン薄膜トランジスタ | |
| JP3386192B2 (ja) | 半導体装置およびその作製方法 | |
| JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US7271410B2 (en) | Active matrix circuit | |
| JPH0645607A (ja) | 液晶表示装置及びその製造方法 | |
| JP2000029068A (ja) | 液晶表示装置 | |
| JP2011187609A (ja) | 半導体装置の製造方法、電気光学装置、電子機器 | |
| JP3183294B2 (ja) | 液晶表示装置 | |
| JPH08339972A (ja) | 薄膜トランジスタの製造方法およびそれを用いた液晶表示装置 | |
| JPH08255915A (ja) | 液晶表示装置 | |
| JP3355178B2 (ja) | 半導体装置の作製方法 | |
| JPS6173374A (ja) | 薄膜トランジスタ | |
| JPH09129892A (ja) | 薄膜トランジスタおよびその製造方法、並びに液晶表示装置 | |
| JPH07128686A (ja) | 液晶表示装置およびその製造方法 | |
| JPH04293242A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04209565A (ja) | 光ビーム溶融再結晶半導体装置およびその製造方法 |