JPH10105154A - グラフィックス表示装置およびグラフィックスプロセッサ - Google Patents

Abstract

(57)【要約】 【課題】メモリ統合型のグラフィックス表示装置におい
て、ＣＰＵのキャッシュモードに適応してグラフィック
スプロセッサの表示アクセスを制御し、グラフィックス
メモリのアクセス効率を改善し、動画の画質を向上させ
る。 【解決手段】ＣＰＵ１０とグラフィックスプロセッサ２
０が共通のグラフィックスメモリ４０をアクセスするメ
モリ統合型のグラフィックス表示装置において、グラフ
ィックスプロセッサ２０に、ＣＰＵ１０のキャッシュ方
式を指定するビットを設け、この指定に応じて１回の最
大表示アクセスの時間を変更する。即ち、コピーバック
方式の場合は、ストアスルー方式の場合に比べてＣＰＵ
のライトアクセスが短いので、グラフィックスプロセッ
サ２０の表示アクセス時間を短縮する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はグラフィックス表示
装置に係り、特に動画の表示に必要な複数の情報を同一
メモリに統合したグラフィックス表示装置とグラフイッ
クスプロセッサに関する。

【０００２】

【従来の技術】高速な三次元グラフイックスを処理する
プロセッサとして、「３次元ＣＧ描画ＬＳＩ−パソコン
で３０万ポリゴン／秒実現−（日経エレクトロニクス；
Ｎｏ．６４０，1995.7.17，ｐｐ109−120）」に記載の
例（引用例１）がある。このプロセッサは、プロセッサ
専用メモリとして、テクスチュア用メモリ、フレームバ
ッファ用メモリ、ローカル用メモリの３種類を設けてい
る。このアーキテクチャは性能向上の上で有利である
が、メモリが複数になるため個人向け携帯機器等の小
形、低廉の装置には向かない。

【０００３】一方、グラフイックス情報を一元化し、引
用例１に比べてメモリ個数を削減できる例に、特開平５
−２５７７９３号公報（引用例２）がある。このグラフ
ィックスシステムでは、ＣＰＵの主メモリ中にＣＰＵの
プログラム、テクスチャデータ、フレームバッファ等を
統合して持つ。

【０００４】

【発明が解決しようとする課題】上記した従来技術にお
いては、メモリのアクセス能力が数百ＭＢ／ｓといった
十分高速のメモリシステムを備え、表示データ読出しの
時間は十分に確保できていることが実現の前提となる。
このことは、高価なメモリシステムを必要とし、小型
化、低価格化の妨げとなる。

【０００５】引用例２の構成において、もし、安価なメ
モリシステムを用いてメモリのアクセス能力を下げる
と、動画に必要な表示データの読出し時間の確保のため
に、表示以外の描画やＣＰＵアクセスとの調整が必要に
なる。ＣＰＵからのライトアクセスの時間はデータ量に
よって変化するが、高速グラフイックスのための時間当
たりのデータ量は増大し、１画面当たりのアクセス時間
も長くなる。

【０００６】このため、メモリ統合タイプでは表示アク
セスを優先する。しかし、グラフイックスメモリから描
画データを読み出す（以下、表示アクセスと呼ぶ）のア
クセス要求が発行されても、ＣＰＵなど他のアクセスの
実行中はそれが終了するまで待たされることになり、そ
の間に表示バッファのデータが空になると、動画の表示
画面が乱れてしまう。そこで、表示アクセス時間に余裕
を持たせて、表示バッファのデータ蓄積量を高めて、動
画の画質を維持している。しかし、従来の表示アクセス
優先方式ではグラフイックスメモリのアクセス効率が低
下するために、ＣＰＵによる高速グラフイックスの処理
が困難になる。

【０００７】一般に、ＣＰＵは出力データを転送するた
めのキャッシュメモリを内蔵し、そのキャッシュ方式に
よってメモリアクセスのタイミングが相違する。たとえ
ば、１ワードのみを転送するライトスルー方式に対し、
複数ワード連続して転送するコピーバック方式は、描画
手続き情報（以下では、描画コマンド）をまとめて転送
できるのでアクセス時間を短縮できるにもかかわらず、
アクセス時間の長いライトスルー方式において余裕のあ
る表示アクセス時間の確保を行なっている。即ち、キャ
ッシュ方式の違いに対する考慮がなされていないため
に、メモリのアクセス効率が低下し、コピーバック方式
で可能な高速のグラフイックス表示が犠牲にされてい
た。

【０００８】本発明の目的は、ＣＰＵとグラフィックス
プロセッサの双方からアクセスする１つのグラフイック
スメモリを用いる場合に、ＣＰＵのキャッシュ方式に応
じて１回の表示アクセスの連続時間を最適化して、メモ
リのアクセス効率を高め、高速のグラフイックス表示を
実現する表示装置と、そのグラフイックスプロセッサを
提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成する本発
明のグラフィックス表示装置は、表示すべきグラフィッ
クス図形の種類や頂点パラメータ等で構成される描画手
続き情報（描画コマンド）を生成するＣＰＵと、そのＣ
ＰＵから書き込まれる（ライトアクセス）前記描画手続
き情報や表示器に出力する描画データ（ビットマップ情
報）を記憶する１つのメモリと、前記描画手続き情報に
対する描画アクセスを行なって前記メモリに描画データ
を記憶し、さらに前記描画データを前記表示器に出力す
る表示読み出し（表示アクセス）を行うグラフィックス
プロセッサを備え、さらに、前記グラフィックスプロセ
ッサは、前記ＣＰＵに具備され前記メモリへデータを転
送するキャッシュメモリのキャッシュ方式に応じて、前
記メモリに対する表示読み出しタイミングを変化させる
ことを特徴とする。

【００１０】前記グラフイックスプロセッサは、前記キ
ャッシュ方式が前記メモリに対して、複数ワードのデー
タを連続して転送する方式か又は１ワード毎に転送する
方式かを示すキャッシュ方式情報を前記ＣＰＵから与え
られ、前者の場合は後者に比べて１回の表示読み出しの
連続時間を短くすることを特徴とする。

【００１１】上記目的を達成する本発明のグラフイック
スプロセッサは、表示すべきグラフィックス図形の種類
や頂点パラメータ等で構成される描画手続き情報（描画
コマンド）の記憶エリア及び表示器に出力するビットマ
ップ情報を記憶するエリアを有するグラフイックスメモ
リに対して、前記ビットマップ情報を生成するための描
画アクセス及び、表示器に表示データを出力するための
表示アクセスを行うものであって、さらに、前記グラフ
イックスメモリに対する前記描画手続き情報のライトア
クセスが複数ワードのデータを連続アドレスで転送する
方式か又は、１ワード毎に転送する方式かを示す転送方
式情報を設定され、前者の場合は後者に比べて１回の前
記表示アクセスの連続時間を短くすることを特徴とす
る。

【００１２】また、前記グラフイックスプロセッサは、
前記描画アクセスを行なう描画ユニットと前記表示アク
セスを行なう表示コントローラと、ＣＰＵからのデータ
転送を受信し前記ライトアクセスを行なうインターフェ
イス手段と、それらのメモリアクセス要求を受付け前記
表示アクセスを優先するように制御するメモリコントロ
ーラ手段を備え、前記描画手続き情報を転送する前記Ｃ
ＰＵのキャッシュ方式によって前記転送方式情報を設定
し、前記キャッシュ方式がコピーバック方式の場合はラ
イトスルー方式に比べて１回の表示アクセスの連続時間
を短くすることを特徴とする。

【００１３】さらに、前記グラフイックスプロセッサ
は、前記表示アクセスによって前記グラフイックスメモ
リから読み出されたビットマップ情報を一時記憶し、表
示器のタイミングによって出力する表示バッファを備
え、前記１回の表示アクセスによる連続ワード数を前記
表示バッファのデータ保持数の最大値とし、前記表示ア
クセスの要求発行のタイミングを前記データ保持数未満
のしきい値とし、これらの最大値としきい値を前記転送
方式情報に応じて変化させることを特徴とする。

【００１４】本発明の構成によれば、ＣＰＵがコピーバ
ック方式の場合に、ＣＰＵのグラフィックスメモリに対
するデータの書き込みは連続アドレスとなるので、同一
データ量に対するライトアクセス時間が短くてすむ。そ
の分、表示アクセスの優先確保のための余裕時間が少な
くてすみ、全体として１回のライトアクセス時間と表示
アクセス時間は、ライトスルー方式の場合に比べて短縮
できるので、メモリのアクセス効率が高まり、高速のグ
ラフイックス処理が可能になる。言い替えれば、ＣＰＵ
側が高速のコピーバック方式によって、描画データのラ
イトアクセスを行なうのに追随して、高速の描画処理を
行なうことができる。

【００１５】

【発明の実施の形態】以下、本発明による一実施形態を
図面にしたがって詳細に説明する。図１は、本発明を適
用する図形処理システムの構成図を示す。ＣＰＵ１０は
装置全体の制御を行うと共に、表示器５１に図形を表示
するためのプログラムを実行する。主メモリ１１は、Ｃ
ＰＵ１０が処理するデータやプログラムを記憶する。Ｃ
Ｄ−ＲＯＭコントローラ１２はＣＤ−ＲＯＭの図形情報
をアクセスし、通信コントローラ１３は図示しない他の
装置との情報を送受する。

【００１６】グラフイックスプロセッサ２０は、グラフ
イックスメモリ４０内の表示領域に図形を描画し、さら
に描画したデータを読み出して表示器５１に図形を表示
する。ＤＡＣ（Digital to Analog Converter）１０
は、グラフイックスプロセッサ２０が出力するディジタ
ル形式の表示データをアナログデータに変換する。

【００１７】グラフィックスメモリ４０を構成する素子
としては、ＤＲＡＭを用いるのが望ましい。ＤＲＡＭは
他のメモリに比べて、チップ面積に対するトランジスタ
の集積度が高いためである。また、高速ページモードア
クセスというアクセス方式を持っており、アドレスの上
位部分（例えばビット９以上）が一致している場合の連
続アクセスでは、高速なアクセスが可能になる。

【００１８】本装置で表示する図形は、１／６０秒また
は１／３０秒周期で、図形の大きさや位置を少しずつ変
化させ、画面を連続的に見せることでグラフィックス図
形の動画表示を行う。このため、ＣＰＵ１０やグラフイ
ックスプロセッサ２０は、１／６０秒または１／３０秒
内に１画面分の描画を行なう。図形の描画は、次の手順
で行なわれ、１画面分を繰返し処理する。

【００１９】（１）ＣＰＵ１０による図形データの座標
変換 表示すべき図形に対して、方向や大きさ等を計算し、図
形の頂点座標の計算を行う。三角形や四角形の単純図形
を多数組合せて構成した複雑な図形の場合、その全ての
単純図形の頂点座標を計算する。

【００２０】（２）ＣＰＵ１０によるディスプレイリス
トの作成 多数の単純図形からなる複雑な図形をグラフィックスメ
モリ４０に描画するために、ＣＰＵ１０は描画コマンド
（以下では単に、コマンドと呼ぶ）をグラフイックスプ
ロセッサ２０が実行できるコマンド形式に変換して、グ
ラフィックスメモリ４０に転送する。通常は、単純図形
単位のコマンドを組み合わせ１図形分のコマンドに連結
する。このコマンドが連結したものをディスプレイリス
トと呼ぶ。ディスプレイリストは数１０〜数１００Ｋバ
イトの大きさで、ディスプレイリスト領域４０１に格納
される。

【００２１】（３）グラフイックスプロセッサ２０によ
る描画 このディスプレイリストをグラフイックスプロセッサ２
０が順次、読み込み、リストに示されるコマンドに従っ
て、グラフィックスメモリ４０内の描画・表示領域４０
２に描画する。

【００２２】（４）グラフイックスプロセッサ２０によ
る表示 描画・表示領域４０２に描画された図形は、グラフイッ
クスプロセッサ２０により表示タイミングで読み出さ
れ、表示器５１に表示される。描画・表示領域４０２は
ダブルバッファで構成され、描画と表示のバッファが交
互に切り替わる。

【００２３】以上の（１）〜（４）の処理を、１／６０
秒または１／３０秒周期で繰り返す。システムバス１４
は、上記の周期でディスプレイリストのデータをで転送
する。

【００２４】次に、グラフイックスプロセッサ２０の構
成と動作の概略を説明する。ＣＰＵＩ／Ｆ２１は、ＣＰ
Ｕ１０がシステム制御レジスタ３２等のレジスタ類やグ
ラフイックスメモリ４０をアクセスするための制御を行
う。描画ユニット２３は、グラフイックスメモリ４０内
のディスプレイリストをフェッチし、そのリストに示さ
れるコマンドに従って描画を行う。パラメータ変換部２
２は、必要に応じてコマンドのパラメータを変換する。
表示コントローラ２４は、描画ユニット２３が描画した
データを表示するための制御を行なう。

【００２５】このように、グラフイックスプロセッサ２
０はその各要素が何らかの処理を行う度にグラフィック
スメモリ４０をアクセスするため、グラフィックスメモ
リ４０のアクセス効率を高めることが処理速度の向上に
つながる。そこで、グラフイックスプロセッサ２０は、
アクセス要求単位にキャッシュやＦＩＦＯを持つことで
アクセス効率を高める。

【００２６】ＣＰＵＦＩＦＯ２５は、ＣＰＵ１０による
グラフィックスメモリ４０のアクセスを高速化する。キ
ャッシュ（１）２６はコマンド専用、キャッシュ（２）
２７はテクスチャ専用、キャッシュ（３）２８は描画専
用である。また、表示データ用に表示バッファ２９を持
つ。

【００２７】メモリコントローラ３０は、キャッシュ
（１）〜（３）やＦＩＦＯ２５等から、グラフィックス
メモリ４０に対するアクセス要求を受け付け、その優先
順位を決定し、アクセスを制御する。メモリコントロー
ラ３０は表示コントローラ２４からのアクセスを最優先
する。しかし、ＣＰＵ１０や描画ユニット２３からのア
クセスが行なわれている間は、それらは中断されずに表
示コントローラからのアクセスが待たされる。

【００２８】システム制御レジスタ３２は、グラフイッ
クスプロセッサ２０の動作モードを指定するレジスタで
ある。レジスタ３２は、ＣＰＵ１０のキャッシュモード
を指定するＣＡＭ（CPU Access Mode）ビッを有してい
る。

【００２９】図２に、グラフイックスプロセッサ２０の
端子機能（１）〜（５）を示す。

【００３０】（１）Ｓｙｓｔｅｍ系 システムモードの設定とクロック及びリセットを入力す
る端子である。グラフイックスプロセッサ２０は、描画
系と表示系で独立したクロックを入力でき、表示器５１
の性能に関係なく、描画系は常に高速処理を行うことが
できる。

【００３１】（２）ＣＰＵ系 ＣＰＵＩ／Ｆ２１用の端子である。ＣＰＵ１０はグラフ
ィックスメモリ４０の全空間と、システム制御レジスタ
３２等の内部レジスタをアクセスすることができる。グ
ラフィックスメモリ４０をアクセスする場合は、ＣＳ０
端子をＬｏｗに、レジスタをアクセスする場合はＣＳ１
端子をＬｏｗにする。グラフィックスメモリ４０へのラ
イトアクセスは、バイト単位が可能となるようにライト
イネーフ゛ルを２本持つ。このほか、ＤＭＡ転送を制御
するＤＲＥＱ，ＤＡＣＫ端子や、バスサイクルを延長す
るＷＡＩＴ端子、ＣＰＵ１０に対して割り込みを発生さ
せるＩＲＬ端子がある。

【００３２】（３）Ｐｏｗｅｒ系 電源を供給する端子は、クロック制御を行うＰＬＬ専用
の端子と、その他の一般用がある。

【００３３】（４）Ｄｉｓｐｌａｙ系 表示用の端子にはドットクロック出力（ＤＣＬＫ）、表
示データ出力（ＤＤ０−ＤＤ１５）、同期信号の入出力
端子（ＨＳＹＮＣ，ＶＳＹＮＣ）等がある。

【００３４】（５）Ｍｅｍｏｒｙ系 グラフィックスメモリ４０とのＩ／Ｆとして、ＤＲＡＭ
を直結できる端子を備えている。

【００３５】図３に、グラフイックスプロセッサの描画
コマンドを示す。四角形描画コマンドは、矩形のテクス
チャデータを任意の四角形に変形させながら描画する。
テクスチャデータが２値の場合はカラー拡張を行う。Ｌ
ＩＮＥは単一の直線、または複数の直線を描画する。Ｍ
ＯＶＥは描画開始点の移動を行う。ＬＯＦＳは描画座標
の原点をずらす。ＭＯＶＥが実行された後のコマンド
は、ディスプレイリストに示される座標パラメータに対
して、このコマンドで指定した分だけ座標をずらして描
画する。ＡＦＦＩＮは図形を描画する場合に、回転や拡
大、縮小を指定する。ディスプレイに示される座標パラ
メータに対して、ＡＦＦＩＮで指定した分だけ座標を回
転（または拡大、縮小）して描画する。ＪＵＭＰはディ
スプレイリストを分岐させる。ＧＯＳＵＢはディスプレ
イリストのサブルーチンをコールする。ＲＥＴはサブル
ーチンから復帰する。ＴＲＡＰはディスプレイリストの
フェッチを終了する。ＦＬＡＳＨはテクスチャデータの
キャッシュであるキャッシュ（２）２７内に存在するデ
ータを無効化し、新たにグラフィックスメモリ４０から
データを読み込ませる。

【００３６】図４に、グラフイックスプロセッサ内の各
レジスタのデータリストを示し、以下にその機能を説明
する。

【００３７】（１）システム制御レジスタ ＳＲＥＳは、描画ユニット２３をソフトウェアによって
初期化し、ＤＲＥＳは、表示コントローラ２４をソフト
ウェアによって初期化する。ＤＡＣは、表示領域（フレ
ームバッファ領域）を切り替える。ＲＳは、ディスプレ
イリストのフェッチを開始させる。ＣＡＭはＣＰＵ１０
内のキャッシュ１０１の種類を指定する。

【００３８】ＣＰＵ１０がグラフィックスメモリ４０に
データをストアする動作の特徴として、キャッシュ１０
１がコピーバック方式を採用している場合は、キャッシ
ュのラインサイズ分だけまとめてデータをライトする。
一方、ライトスルー方式を採用している場合は、１ワー
ド単位でデータをライトする。従って、ＣＡＭの設定に
よって、ＣＰＵのキャッシュ方式の指定や切り換えが可
能になる。

【００３９】（２）ステータスレジスタ ＶＢＫは、表示のフレーム切り替えを通知する。ＴＲＡ
は、ＴＲＡＰコマンドを実行しディスプレイリストのフ
ェッチを終了したことを通知する。ＤＢＦは、２つのフ
レームバッファに対し、現在どちらを表示中かを示す。

【００４０】（３）ステータスレジスタ・クリアレジス
タ 対応するステータスレジスタのビットをクリアする。

【００４１】（４）割り込み許可レジスタ 対応するステータスレジスタの各ビットによって、ＣＰ
Ｕ１０に割り込みを発生させることを指定する。

【００４２】（５）レンダリングモード ＭＷＸは、画面の横幅が５１２画素以下であるか、それ
とも５１３画素以上１０２４画素以下であるかを指定す
る。ＧＢＭは、１画素が８ビットであるか１６ビットで
あるかを指定する。

【００４３】（６）表示モード ＳＣＭは、表示がインタレースであるか、ノンインタレ
ースであるかを指定する。ＴＶＭは、ＴＶ同期モードで
あるかそれともマスタモードであるかを指定する。ＲＣ
ＹＮは、グラフィックスメモリ４０のリフレッシュサイ
クル数を指定する。

【００４４】（７）表示サイズ 表示画面のＸ方向とＹ方向の大きさを指定する。

【００４５】（８）表示開始アドレス グラフィックスメモリ４０上の２つのフレームバッファ
の開始アドレスを指定する。

【００４６】（９）ディスプレイリストアドレス グラフィックスメモリ４０上のディスプレイリストのス
タートアドレスを指定する。

【００４７】（１０）ソース領域開始アドレス テクスチャデータの格納領域の開始アドレスを指定す
る。

【００４８】（１１）表示制御関係レジスタ レジスタ番号１０から１Ａは、表示制御に関するレジス
タである。表示画面の大きさ等に合わせて表示データを
読み出すタイミングの設定や、水平／垂直同期信号の周
期等を設定する。また、表示リセット時出力レジスタ
は、表示読み出しを行っていない時に画面に表示するカ
ラー値を設定する。例えば、表示動作を停止中は画面を
ブルーバック（青色表示）にすることができる。

【００４９】（１２）コマンドステータスレジスタ ディスプレイリストのフェッチを停止した時のメモリア
ドレスを通知するレジスタである。

【００５０】次に、ＣＰＵ１０がグラフィックスメモリ
４０をアクセスするためのＣＰＵＦＩＦＯ２５の構成と
動作を説明する。

【００５１】図５は、ＣＰＵＦＩＦＯの機能ブロック図
である。ＣＰＵ１０がグラフィックスメモリ４０へのス
トア動作を行う度に、ＣＰＵＩ／Ｆ部２１からライトリ
クエスト信号がくる。すると、カウンタ２５２がカウン
トアップされるとともに、その時のＣＰＵ１０のライト
アドレスとデータがＦＩＦＯ２５０に格納される。一致
検出部２５３で、カウンタ２５２の値とＦＩＦＯ容量を
比較し、ＦＩＦＯが満杯になったことがわかると、フリ
ップフロップ２５８をセットする。その結果、ＣＰＵＩ
／Ｆ部２１にはＦＩＦＯ２５０のビジーが通知され、Ｃ
ＰＵ１０がこれ以上データをストアしないようにする。

【００５２】一方で、メモリコントローラ３０には、グ
ラフィックスメモリ４０への書き込み要求を出力する。
メモリコントローラ３０は１ワードのデータを書き込む
度に、カウンタ２５６を更新するＦＩＦＯカウンタ更新
信号を出力する。カウンタ２５６の値は一致検出器２５
５によってカウンタ２５２の値と比較される。カウンタ
２５６はＦＩＦＯ２５０の読み出しカウンタであり、カ
ウンタ２５２はＦＩＦＯの書き込みカウンタである。こ
の２つの値が一致すると（即ち、ＣＰＵ１０によって書
き込まれたワード数だけ、メモリコントローラ３０が読
み出すと）、グラフィックスメモリ４０への書き込みを
停止するためフリップフロップ２５８をリセットする。

【００５３】フリーランカウンタ２５４は、一定期間Ｃ
ＰＵ１０による書き込みがなかった場合に、ＦＩＦＯ２
５０のデータをグラフィックスメモリ４０に書き込むよ
うに動作する。また、ＣＰＵ１０がグラフィックスメモ
リ４０を読み出す場合や、描画ユニット２３がディスプ
レイリストのフェッチを開始する場合は、これらに先駆
けてＦＩＦＯ２５０のデータをグラフィックスメモリ４
０に書き込むように動作する。

【００５４】ここで、ＣＰＵ１０の内部キャッシュ１０
１の方式の違いによる、グラフィックスメモリ４０のア
クセス時間の違いについて説明する。ＣＰＵ１０のキャ
ッシュ方式として、コピーバック方式とライトスルー方
式が知られている。

【００５５】コピーバック方式では、ＣＰＵ１０がメモ
リ４０に対するストア命令を実行しても、ＣＰＵ１０内
のキャッシュ１０１のみ変更され、メモリ４０内のデー
タはすぐには変更されない。メモリ４０が変更されるの
はキャッシュラインと呼ばれる複数ワードのデータがま
とめてキャッシュ１０１からメモリ４０に追い出される
場合である。キャッシュラインのデータは連続アドレス
の複数ワードである。即ち、ＦＩＦＯ２５０を経由して
グラフィックスメモリ４０に書き込まれるデータのアド
レスが連続している。従って、ＤＲＡＭの高速ページモ
ードアクセスによって、ＦＩＦＯ２５から短時間でグラ
フィックスメモリ４０への書き込みができる。

【００５６】一方、ライトスルー方式は、ＣＰＵ１０が
メモリ４０に対するストア命令を実行すると、１ワード
単位で直ちにデータがメモリ４０に書き込まれる。従っ
て、前記ＦＩＦＯ２５０には、グラフィックスメモリ４
０に書き込むデータが不連続なアドレスとなる場合があ
る。最悪の場合は全てが不連続となることもある。アド
レスが不連続の場合は、ＤＲＡＭの特性によりＦＩＦＯ
２５からグラフィックスメモリ４０に書き込む時間が長
くなる。最悪なケースでは、コピーバック方式に比べ４
倍くらいの時間（最大８０サイクル）となる。

【００５７】次に、描画用キャッシュ２８の構成と動作
を説明する。図６は、描画用キャッシュのブロック図で
ある。キャッシュ（３）は描画専用であるが、描画ユニ
ット２３がキャッシュ（３）２８内のデータを読むこと
はしない。つまり、描画先の下絵とのデータ演算を行う
機能を持っていないので、書き込み動作のみとなる。下
絵をリードする必要がないので、メモリアクセス量を極
端に低減した高速動作が可能となる。

【００５８】描画ユニット２３がデータを書き込むと、
レジスタファイル２９００に描画アドレスと描画データ
が記憶され、カウンタ２９０１がカウントアップされ
る。カウンタ２９０１の値が一致検出部２９０２で比較
され、レジスタファイル２９００が満杯になると、フリ
ップフロップ２９０３を介してメモリコントローラ３０
に書き込みリクエストを出力する。描画ユニット２３
は、キャッシュ（３）２８に空きのある状態で、１つの
図形描画コマンドが終了した場合は、キャッシュのデー
タをフラッシュさせる機能を持つ。フラッシュ信号がア
クティブになると、キャッシュ２８はカウンタ２９０１
の示すワード数だけ、グラフィックスメモリ４０にデー
タを書き込む。

【００５９】これらＣＰＵＦＩＦＯ２５やキャッシュ２
８に共通する点として、カウンタ２５２またはカウンタ
２９０１で検出したワード数分だけの書き込みデータの
転送を行ない、無駄なデータ転送を行なわないことであ
る。この点、ＣＰＵ等で用いられる一般的なキャッシュ
は、ラインサイズ単位での書き込みとなるので、書き換
えを行わない部分のデータも転送する。

【００６０】図７は、ＣＰＵのアドレスマッピングを示
したものである。ＣＰＵ１０のソフトウェアは、グラフ
ィックスメモリ４０を主メモリ１１と区別することなく
アクセスできる。

【００６１】グラフィックスメモリ領域では、フレーム
バッファ０とフレームバッファ１を設けている。グラフ
ィックスの動画表示を行う場合、１／６０秒単位（ある
いは１／３０秒）で、フレームバッファ領域０，１を切
り替えて表示を行う。描画ユニット２３は常に、表示を
行っていない方のフレームバッファに描画する。これに
よって、描画の途中状態を表示することがなく、高品質
の動画表示が可能となる。ディスプレイリスト領域も２
つ設け、描画ユニット２３とＣＰＵ１０が交互に使用す
る。

【００６２】次に、表示コントローラ２４による、グラ
フィックスメモリ４０の表示アクセスと表示バッファ２
９の制御方法について説明する。

【００６３】図８は、表示コントローラの機能ブロック
図である。表示コントローラ２４は表示器５１に対して
同期信号（ＨＳＹＮＣ，ＶＳＹＮＣ）と表示データを出
力し、表示器５１の画面に図形を表示する。タイミング
制御部２４６は、同期信号（ＨＳＹＮＣ，ＶＳＹＮＣ）
を生成すると共に、表示データ出力制御２４５に対し
て、表示バッファ２９内のデータの出力タイミングを通
知する。

【００６４】表示バッファ２９はグラフイックスメモリ
４０の表示領域のデータの一部をバッファリングする。
たとえば表示バッファ２９が１２８ワードであれば、１
画素が１バイトのシステムでは２５６画素分のデータを
保持していることになる。

【００６５】また、グラフイックスメモリ４０から表示
バッファ２９へのデータ転送速度は、表示バッファ２９
から表示器５１へのそれより十分に高速である。例え
ば、前者は２８ＭＨｚで動作し、後者は１４ＭＨｚ以下
で動作する。従って、グラフイックスメモリ４０からの
表示データの読み出しタイミングが多少ずれても、表示
器５１へのデータ転送タイミングは常に一定に保つこと
ができる。

【００６６】表示バッファ２９の読み出しと書き込み
は、以下のように行なわれる。表示データ出力制御部２
４５は、表示ドットクロック（グラフイックスプロセッ
サ２０のＤＣＬＫ端子の出力で、表示器５１の１画素単
位のクロック）に合わせて、読み出しアドレスレジスタ
２４２が示すアドレスから順次、表示バッファ２９を読
み出して、表示データを表示器５１に出力すると共に、
読み出しアドレスレジスタ２４２を更新する。

【００６７】一方、グラフィックスメモリアクセス制御
部２４０は、グラフィックスメモリアクセストリガ信号
によって起動され、連続アクセスワード数（例えば、３
２ワード／６４ワード）に設定されるワード数分だけ、
メモリコントローラ３０を介してグラフィックスメモリ
４０を読み出し、読み出したデータを表示バッファ２９
に書き込む。書き込むアドレスは、書き込みアドレスレ
ジスタ２４１から指示される。

【００６８】書き込みアドレスレジスタ２４１と読み出
しアドレスレジスタ２４２は、減算器２４３で常に減算
されていて、その差分値は比較器２４４で定数値と比較
されている。つまり、差分値が設定されている定数値
（例えば、１２ワード／４８ワード）以下になると、上
記のトリガ信号が出力されて、グラフィックスメモリア
クセス制御部２４０はグラフイックスメモリ４０を表示
アクセスし、表示データを表示バッファ２９に蓄える。

【００６９】図９は、以上の動作を示すタイムチャート
である。グラフィックスメモリ４０に対する表示アクセ
スの最初の動作はＨＳＹＮＣ信号によって開始される。
この表示アクセスによって表示バッファ２９のデータ保
持数が上昇し、１回の表示アクセスで読み出す連続アク
セスワード数（図では、３２ワード）に達すると表示ア
クセスは中断し、バッファ２９に蓄積されている表示デ
ータは表示器５１に転送されて次第に減少する。そし
て、定数Ａ（図では、１２ワード）以下に減少すると、
表示コントローラ２４からメモリコントローラ３０に表
示アクセスのリクエストが発行され、リクエストが許可
されるとグラフィックスメモリ４０に対する表示アクセ
スが再び行なわれる。この例で、１画面が３２０×２４
０ドットの場合、１画面分の表示のためには１２００回
の表示アクセスが繰り返される。

【００７０】表示バッファ２９への書き込みは読み出し
に比べて高速となるので、表示アクセスリクエスト信号
が発行されてから、表示アクセスが開始されるまでに時
間的な余裕がある。図示の表示アクセス猶予時間Ｔｄが
これに相当し、Ｔｄを経過しても表示アクセスが開始さ
れないと、表示バッファ２９が空になり、表示器５１の
画面が乱れることになる。上述のように、メモリコント
ローラ３０は表示アクセスを最優先に行なうが、そのリ
クエスト時にＣＰＵ等の他のアクセスが実行中の場合
は、その終了まで表示アクセスが待たされる。

【００７１】従って、表示バッファ２９が空になるのを
回避するためには、グラフイックスプロセッサ４０の他
のアクセス時間Ｔａ＜Ｔｄの関係を維持する必要があ
る。このＴａの最大時間から定数Ａが決定される。

【００７２】他からのアクセス、特にＣＰＵ１０による
描画コマンドのライトアクセスは頻度が高く、そのアク
セス時間はキャッシュ方式によって相違し、コピーバッ
ク方式とライトスルー方式では最大で約４倍も相違す
る。

【００７３】図１０は、図９に比べてＴａが４倍となる
例の動作を示すタイムチャートである。表示アクセスの
リクエストを発行する定数Ｂは、定数Ａの４倍の４８ワ
ードになる。また、１回の表示アクセスで読み出す連続
ワード数も増加し、この例では６４ワードとしている。
ちなみに、この例における１画面分の表示アクセスは６
００回となる。

【００７４】本実施例では図８のように、表示コントロ
ーラ２４では比較器２４４に設定する定数にＡ＝１２と
Ｂ＝４８の２通り、グラフイックスメモリアクセス制御
部２４０に設定する連続アクセスワード数にａ＝３２、
ｂ＝６４の２通りを用意し、ＣＰＵ１０のキャッシュ方
式に応じて、上述したシステム制御レジスタのＣＡＭビ
ット（図４）の指定に対応して、選択するように構成さ
れている。即ち、ＣＡＭビットの値がコピーバック方式
を示す場合はＡ，ａの値を、ライトスルー方式を示す場
合はＢ，ｂの値を選択する。

【００７５】これによれば、ＣＰＵがコピーバック方式
を採用する場合に、ライトスルー方式の場合に比べて１
回の表示アクセス時間を１／４に短縮でき、その分ＣＰ
Ｕのライトアクセスの回数を増加できるので、高速のグ
ラフイックスが高速のメモリシステムによらずに実現で
きる。

【００７６】また、ＣＡＭビット値を切り替えるだけ
で、異なるキャッシュ方式に対応できるので、グラフイ
ックスプロセッサの汎用性が高まる。さらに、キャッシ
ュ方式異なる複数のＣＰＵによってグラフイックスメモ
リがライトされるシステムにおいて、ライトアクセスを
発行したＣＰＵのキャッシュ方式に応じて、グラフイッ
クスプロセッサの表示アクセス方式を切り換えるので、
高速のキャッシュ方式によるグラフイックスを犠牲にす
ることがない。

【００７７】

【発明の効果】本発明によれば、グラフィックスプロセ
ッサに対してＣＰＵのキャッシュ方式の違いを設定する
ことによって、グラフィックスメモリを効率良くアクセ
スすることが可能となる。従って、グラフィックス表示
処理の高速化を図ることができる。

【図面の簡単な説明】

【図１】本発明の位置実施形態による図形処理装置のシ
ステム構成図。

【図２】グラフィックスプロセッサの端子機能の説明
図。

【図３】グラフィックスプロセッサの描画コマンドの説
明図。

【図４】グラフィックスプロセッサレジスタ機能の説明
図。

【図５】ＣＰＵＦＩＦＯの機能ブロック図。

【図６】描画用キャッシュ（３）の機能ブロック図。

【図７】ＣＰＵのアドレスマッピングの説明図。

【図８】表示コントローラの構成図。

【図９】グラフィックスメモリのアクセスと表示バッフ
ァの制御の一例を示すタイムチャート。

【図１０】グラフィックスメモリのアクセスと表示バッ
ファの制御の他の例を示すタイムチャート。

【符号の説明】

１０…ＣＰＵ、１１…主メモリ、２０…グラフィックス
プロセッサ、２１…ＣＰＵＩ／Ｆ、２２…パラメータ変
換部、２３…描画ユニット、２４…表示コントローラ、
２５…ＣＰＵＦＩＦＯ、２６…キャッシュ（１）、２７
…キャッシュ（２）、２８…キャッシュ（３）、２９…
表示バッファ、３０…メモリコントローラ、４０…グラ
フィックスメモリ、５０…ＤＡＣ（Digital to Analog
Converter）、５１…表示器、１０１…ＣＰＵ内蔵キャ
ッシュ、３２０…ＣＡＭビット。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｇ０９Ｇ 5/18 Ｇ０６Ｆ 15/72 Ａ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 表示すべきグラフィックス図形の種類や
   頂点パラメータ等で構成される描画手続き情報を生成す
   るＣＰＵと、そのＣＰＵから書き込まれる前記描画手続
   き情報や表示器に出力する描画データを記憶するメモリ
   と、前記描画手続き情報に対する描画アクセスを行なっ
   て前記メモリに描画データを記憶し、さらに前記描画デ
   ータを前記表示器に出力する表示読み出しを行うグラフ
   ィックスプロセッサを備え、前記ＣＰＵと前記グラフィ
   ックスプロセッサの双方から前記メモリをアクセスする
   グラフィックス表示装置において、 前記グラフィックスプロセッサは、前記ＣＰＵに具備さ
   れ前記グラフイックスメモリへデータを転送するキャッ
   シュメモリのキャッシュ方式に応じて、前記グラフイッ
   クスメモリに対する表示読み出しタイミングを変化させ
   ることを特徴とするグラフィックス表示装置。
2. 【請求項２】 請求項１において、 前記グラフイックスプロセッサは、前記キャッシュ方式
   が前記グラフイックスメモリに対して、複数ワードのデ
   ータを連続して転送する方式か又は１ワード毎に転送す
   る方式かを示すキャッシュ方式情報を前記ＣＰＵから与
   えられ、前者の場合は後者に比べて１回の表示読み出し
   の連続時間を短くすることを特徴とするグラフィックス
   表示装置。
3. 【請求項３】 表示すべきグラフィックス図形の種類や
   頂点パラメータ等で構成される描画手続き情報の記憶エ
   リア及び表示器に出力するビットマップ情報を記憶する
   エリアを有するグラフイックスメモリに対して、前記ビ
   ットマップ情報を生成するための描画アクセス及び、表
   示器に表示データを出力するための表示アクセスを行う
   グラフィックスプロセッサにおいて、 前記グラフイックスメモリに対する前記描画手続き情報
   のライトアクセスが複数ワードのデータを連続アドレス
   で転送する方式か又は、１ワード毎に転送する方式かを
   示す転送方式情報を設定され、前者の場合は後者に比べ
   て１回の表示アクセスの連続時間を短くすることを特徴
   とするグラフィックスプロセッサ。
4. 【請求項４】 請求項３において、 前記グラフイックスプロセッサは、前記描画アクセスを
   行なう描画ユニットと前記表示アクセスを行なう表示コ
   ントローラと、ＣＰＵからのデータ転送を受信し前記ラ
   イトアクセスを行なうインターフェイス手段と、それら
   のメモリアクセス要求を受付け前記表示アクセスを優先
   して制御するメモリコントローラ手段を備え、 前記描画手続き情報を転送する前記ＣＰＵのキャッシュ
   方式によって前記転送方式情報を設定し、前記キャッシ
   ュ方式がコピーバック方式の場合はライトスルー方式に
   比べて１回の表示アクセスの連続時間を短くすることを
   特徴とするグラフィックスプロセッサ。
5. 【請求項５】 請求項３または４において、 前記グラフイックスプロセッサは、前記表示アクセスに
   よって前記グラフイックスメモリから読み出されたビッ
   トマップ情報を一時記憶し、表示器のタイミングに応じ
   て出力する表示バッファを備え、 前記１回の表示アクセスによる連続ワード数を前記表示
   バッファのデータ保持数の最大値とし、前記表示アクセ
   スの要求発行のタイミングを前記データ保持数未満のし
   きい値とし、これらの最大値としきい値を前記転送方式
   情報に応じて変化させることを特徴とするグラフィック
   スプロセッサ。