JPH06160902A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH06160902A JPH06160902A JP31221492A JP31221492A JPH06160902A JP H06160902 A JPH06160902 A JP H06160902A JP 31221492 A JP31221492 A JP 31221492A JP 31221492 A JP31221492 A JP 31221492A JP H06160902 A JPH06160902 A JP H06160902A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- liquid crystal
- crystal display
- display device
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 21
- 238000003860 storage Methods 0.000 claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 78
- 229920001721 polyimide Polymers 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】大きな開口率と、大きな保持容量を持つ、優れ
た画質の液晶表示装置を提供する。 【構成】本発明は、信号線上に絶縁膜を形成し、その上
に画素電極を設ける構造の液晶表示装置に於て、少なく
とも前記走査線上に形成された絶縁膜の一部をエッチン
グする事により、開口率の向上できるメリットを維持し
たまま、且つ製造工程を大幅に増加させる事なく充分な
保持容量の形成を可能ならしめるものである。
た画質の液晶表示装置を提供する。 【構成】本発明は、信号線上に絶縁膜を形成し、その上
に画素電極を設ける構造の液晶表示装置に於て、少なく
とも前記走査線上に形成された絶縁膜の一部をエッチン
グする事により、開口率の向上できるメリットを維持し
たまま、且つ製造工程を大幅に増加させる事なく充分な
保持容量の形成を可能ならしめるものである。
Description
【０００１】
【産業上の利用分野】本発明は表示装置、特にアクティ
ブマトリクス型の液晶ディスプレイに関するものであ
る。
ブマトリクス型の液晶ディスプレイに関するものであ
る。
【０００２】
【従来の技術】従来、２枚の基板間に液晶を挟持し、少
なくとも一方の基板上にスイッチング素子を形成したア
クティブマトリクス液晶表示装置の一画素部分は、たと
えば図１、及び図１のＸ−Ｘ’間に於ける断面図である
図２に示す様な構成となっている。ガラス、石英、サフ
ァイア等の基板１１上に不純物を添加した多結晶シリコ
ン等のＮ+ シリコン薄膜からなるソース領域１２・ドレ
イン領域１３が形成されている。これらのソース領域１
２・ドレイン領域１３の上側に接して、この両者を結ぶ
様に多結晶シリコン等のシリコン薄膜からなるチャネル
領域１４が設けられている。これら全体をシリコン酸化
膜等の絶縁膜から成るゲート絶縁膜１５が被覆してお
り、この上に金属、透明導電膜等から成るゲート電極、
兼走査線１６が形成されている。この上に、シリコン酸
化膜等の絶縁膜から成る層間絶縁膜１７が被膜してお
り、コンタクト・ホール１８を介して、金属、透明導電
膜等から成る信号線１９、同じく画素電極２０がソース
領域１２・ドレイン領域１３に各々接続されている。こ
の時、画素電極２０は前段の走査線に重なっており、保
持容量を形成している。この様に画素電極と信号線は同
一平面上に形成するのが一般的である。
なくとも一方の基板上にスイッチング素子を形成したア
クティブマトリクス液晶表示装置の一画素部分は、たと
えば図１、及び図１のＸ−Ｘ’間に於ける断面図である
図２に示す様な構成となっている。ガラス、石英、サフ
ァイア等の基板１１上に不純物を添加した多結晶シリコ
ン等のＮ+ シリコン薄膜からなるソース領域１２・ドレ
イン領域１３が形成されている。これらのソース領域１
２・ドレイン領域１３の上側に接して、この両者を結ぶ
様に多結晶シリコン等のシリコン薄膜からなるチャネル
領域１４が設けられている。これら全体をシリコン酸化
膜等の絶縁膜から成るゲート絶縁膜１５が被覆してお
り、この上に金属、透明導電膜等から成るゲート電極、
兼走査線１６が形成されている。この上に、シリコン酸
化膜等の絶縁膜から成る層間絶縁膜１７が被膜してお
り、コンタクト・ホール１８を介して、金属、透明導電
膜等から成る信号線１９、同じく画素電極２０がソース
領域１２・ドレイン領域１３に各々接続されている。こ
の時、画素電極２０は前段の走査線に重なっており、保
持容量を形成している。この様に画素電極と信号線は同
一平面上に形成するのが一般的である。
【０００３】しかしこの場合、画素電極と信号線がショ
ートしない様に間隔をあけなければならず、開口率の低
下が問題となる。 その対策として、信号線を先に形成
し、その上に絶縁膜を堆積した後、画素電極を形成する
方法が提案されている。この方法を用いると、画素電極
を信号線上にまで延ばす事が出来るので、大幅な開口率
の向上が期待出来る。その一例を図３、及び図３のＸ−
Ｘ’間に於ける断面図である図４に示す。ガラス、石
英、サファイア等の基板３１上に不純物を添加した多結
晶シリコン等のＮ+ シリコン薄膜からなるソース領域３
２・ドレイン領域３３が形成されている。これらのソー
ス領域３２・ドレイン領域３３の上側に接して、この両
者を結ぶ様に多結晶シリコン等のシリコン薄膜からなる
チャネル領域３４が設けられている。これら全体をシリ
コン酸化膜等の絶縁膜から成るゲート絶縁膜３５が被覆
しており、この上に金属、透明導電膜等から成るゲート
電極、兼走査線３６が形成されている。この上に、シリ
コン酸化膜等の絶縁膜から成る層間絶縁膜３７が被膜し
ており、コンタクト・ホール３８を介して、金属、透明
導電膜等から成る信号線３９がソース領域３２と接続さ
れている。この上に、第二の層間絶縁膜４０が堆積さ
れ、第二のコンタクト・ホール４１を介して、画素電極
４２がドレイン領域３３と接続されている。この時、画
素電極２０は前段の走査線に重なって、保持容量を形成
すると共に、信号線上にも延びて開口率を向上させてい
る。信号線と画素電極を重ね合わせた場合、クロストー
クの発生が危惧されるが、信号線上に堆積する絶縁膜を
充分厚くする事で回避できる。その理由から、この絶縁
膜には、膜厚を厚くでき、また比較的誘電率の大きいポ
リイミドが用いられる。
ートしない様に間隔をあけなければならず、開口率の低
下が問題となる。 その対策として、信号線を先に形成
し、その上に絶縁膜を堆積した後、画素電極を形成する
方法が提案されている。この方法を用いると、画素電極
を信号線上にまで延ばす事が出来るので、大幅な開口率
の向上が期待出来る。その一例を図３、及び図３のＸ−
Ｘ’間に於ける断面図である図４に示す。ガラス、石
英、サファイア等の基板３１上に不純物を添加した多結
晶シリコン等のＮ+ シリコン薄膜からなるソース領域３
２・ドレイン領域３３が形成されている。これらのソー
ス領域３２・ドレイン領域３３の上側に接して、この両
者を結ぶ様に多結晶シリコン等のシリコン薄膜からなる
チャネル領域３４が設けられている。これら全体をシリ
コン酸化膜等の絶縁膜から成るゲート絶縁膜３５が被覆
しており、この上に金属、透明導電膜等から成るゲート
電極、兼走査線３６が形成されている。この上に、シリ
コン酸化膜等の絶縁膜から成る層間絶縁膜３７が被膜し
ており、コンタクト・ホール３８を介して、金属、透明
導電膜等から成る信号線３９がソース領域３２と接続さ
れている。この上に、第二の層間絶縁膜４０が堆積さ
れ、第二のコンタクト・ホール４１を介して、画素電極
４２がドレイン領域３３と接続されている。この時、画
素電極２０は前段の走査線に重なって、保持容量を形成
すると共に、信号線上にも延びて開口率を向上させてい
る。信号線と画素電極を重ね合わせた場合、クロストー
クの発生が危惧されるが、信号線上に堆積する絶縁膜を
充分厚くする事で回避できる。その理由から、この絶縁
膜には、膜厚を厚くでき、また比較的誘電率の大きいポ
リイミドが用いられる。
【０００４】
【発明が解決しようとする課題】しかし、従来技術には
以下に述べるような課題があった。即ち、図４に見る如
く、信号線上に絶縁膜を堆積する事で、走査線上には第
一の絶縁膜と第二の絶縁膜が形成される。従って、画素
電極と前段の走査線間で形成される保持容量は極めて小
さいものになってしまう。特に、第二の絶縁膜としてポ
リイミドを用いた場合は顕著である。これに対し、図
５、及び図５のＸ−Ｘ’間に於ける断面図である図６に
示す様に、保持容量を得る為に透明導電膜からなる電極
５１を設ける等の提案も成されているが、工程が大幅に
増加するので必ずしも良い方法とは言えない。
以下に述べるような課題があった。即ち、図４に見る如
く、信号線上に絶縁膜を堆積する事で、走査線上には第
一の絶縁膜と第二の絶縁膜が形成される。従って、画素
電極と前段の走査線間で形成される保持容量は極めて小
さいものになってしまう。特に、第二の絶縁膜としてポ
リイミドを用いた場合は顕著である。これに対し、図
５、及び図５のＸ−Ｘ’間に於ける断面図である図６に
示す様に、保持容量を得る為に透明導電膜からなる電極
５１を設ける等の提案も成されているが、工程が大幅に
増加するので必ずしも良い方法とは言えない。
【０００５】本発明は以上の様な問題点を解決するもの
であり、その目的とするところは信号線を先に形成し、
その上に絶縁膜を堆積した後、画素電極を形成する構造
を採用したとしても、製造工程を大幅に増加させる事な
く充分な保持容量を形成する方法を提案する事である。
であり、その目的とするところは信号線を先に形成し、
その上に絶縁膜を堆積した後、画素電極を形成する構造
を採用したとしても、製造工程を大幅に増加させる事な
く充分な保持容量を形成する方法を提案する事である。
【０００６】
【課題を解決するための手段】本発明は、信号線上に絶
縁膜を形成し、その上に画素電極を設ける構造の液晶表
示装置に於て、少なくとも前記走査線上に形成された絶
縁膜の一部をエッチングする事により、開口率の向上で
きるメリットを維持したまま、且つ製造工程を大幅に増
加させる事なく充分な保持容量の形成を可能ならしめる
ものである。
縁膜を形成し、その上に画素電極を設ける構造の液晶表
示装置に於て、少なくとも前記走査線上に形成された絶
縁膜の一部をエッチングする事により、開口率の向上で
きるメリットを維持したまま、且つ製造工程を大幅に増
加させる事なく充分な保持容量の形成を可能ならしめる
ものである。
【０００７】
【作用】走査線上に形成された絶縁膜の一部をエッチン
グする事により、前段の走査線と画素電極間で形成され
る容量を大きくできる。これにより、開口率が大きく出
来ると共に、充分大きな保持容量が得られる事で、優れ
た画質の液晶表示装置の実現が可能となった。
グする事により、前段の走査線と画素電極間で形成され
る容量を大きくできる。これにより、開口率が大きく出
来ると共に、充分大きな保持容量が得られる事で、優れ
た画質の液晶表示装置の実現が可能となった。
【０００８】
（実施例１）図７は本発明の実施例を示す構造断面図で
ある。ガラス基板７０１上にＮ+ ポリシリコンからなる
ソース領域７０２・ドレイン領域７０３が形成され、こ
れらソース領域７０２・ドレイン領域７０３の上側に接
して、この両者を結ぶ様にポリシリコンからなるチャネ
ル領域７０４が設けられている。これら全体をシリコン
酸化膜から成るゲート絶縁膜７０５が被覆しており、こ
の上にゲート電極、兼走査線７０６が形成されている。
ある。ガラス基板７０１上にＮ+ ポリシリコンからなる
ソース領域７０２・ドレイン領域７０３が形成され、こ
れらソース領域７０２・ドレイン領域７０３の上側に接
して、この両者を結ぶ様にポリシリコンからなるチャネ
ル領域７０４が設けられている。これら全体をシリコン
酸化膜から成るゲート絶縁膜７０５が被覆しており、こ
の上にゲート電極、兼走査線７０６が形成されている。
【０００９】この上に、シリコン酸化膜から成る層間絶
縁膜７０７が被膜しており、コンタクト・ホール７０８
を介して、アルミニウムから成る信号線７０９がソース
領域７０２と接続されている。この上に、ポリイミド膜
７１０が堆積されており、第二のコンタクト・ホール７
１１を介して、画素電極７１２がドレイン領域７０３と
接続されている。同時に、画素電極７１２は前段の走査
線に重なって保持容量が形成されるが、この時走査線上
に形成されたポリイミド膜は予め除去されており、保持
容量を構成しているキャパシタ絶縁膜はシリコン酸化膜
から成る層間絶縁膜７０７のみであり、これに依って充
分大きな保持容量が得られる。
縁膜７０７が被膜しており、コンタクト・ホール７０８
を介して、アルミニウムから成る信号線７０９がソース
領域７０２と接続されている。この上に、ポリイミド膜
７１０が堆積されており、第二のコンタクト・ホール７
１１を介して、画素電極７１２がドレイン領域７０３と
接続されている。同時に、画素電極７１２は前段の走査
線に重なって保持容量が形成されるが、この時走査線上
に形成されたポリイミド膜は予め除去されており、保持
容量を構成しているキャパシタ絶縁膜はシリコン酸化膜
から成る層間絶縁膜７０７のみであり、これに依って充
分大きな保持容量が得られる。
【００１０】（実施例２）本発明は例えば図８の工程断
面図に示す方法により実現出来る。ガラス基板８０１上
に２０００Å程度のＮ+ ポリシリコンからなるソース領
域８０２・ドレイン領域８０３を形成し、これらソース
領域８０２・ドレイン領域８０３の上側に接して、この
両者を結ぶ様に２５０Å程度のポリシリコンからなるチ
ャネル領域８０４を設ける。これら全体を１２００Å程
度のシリコン酸化膜から成るゲート絶縁膜８０５で被覆
し、この上にクロム等からなるゲート電極、兼走査線８
０６を形成する（図８（ａ）参照）。
面図に示す方法により実現出来る。ガラス基板８０１上
に２０００Å程度のＮ+ ポリシリコンからなるソース領
域８０２・ドレイン領域８０３を形成し、これらソース
領域８０２・ドレイン領域８０３の上側に接して、この
両者を結ぶ様に２５０Å程度のポリシリコンからなるチ
ャネル領域８０４を設ける。これら全体を１２００Å程
度のシリコン酸化膜から成るゲート絶縁膜８０５で被覆
し、この上にクロム等からなるゲート電極、兼走査線８
０６を形成する（図８（ａ）参照）。
【００１１】この上に、５０００Å程度のシリコン酸化
膜から成る層間絶縁膜８０７を堆積し、コンタクト・ホ
ール８０８を開口して、アルミニウムから成る信号線８
０９をソース領域８０２と接続する（図８（ｂ）参
照）。
膜から成る層間絶縁膜８０７を堆積し、コンタクト・ホ
ール８０８を開口して、アルミニウムから成る信号線８
０９をソース領域８０２と接続する（図８（ｂ）参
照）。
【００１２】この上に、１μｍ程度のポリイミド膜８１
０を堆積した後、レジストパターン８１１を形成する。
このレジストパターン８１１を用いてポリイミド膜８１
０のエッチングを行なうが、実際にはレジストパターン
８１１形成時の現像工程において、ポリイミド膜８１０
もエッチングされる（図８（ｃ）参照）。
０を堆積した後、レジストパターン８１１を形成する。
このレジストパターン８１１を用いてポリイミド膜８１
０のエッチングを行なうが、実際にはレジストパターン
８１１形成時の現像工程において、ポリイミド膜８１０
もエッチングされる（図８（ｃ）参照）。
【００１３】次に再度レジストパターン８１２を形成
し、これをマスクにシリコン酸化膜から成る層間絶縁膜
８０７をエッチングして、第二のコンタクト・ホール８
１３を開口する（図８（ｄ）参照）。
し、これをマスクにシリコン酸化膜から成る層間絶縁膜
８０７をエッチングして、第二のコンタクト・ホール８
１３を開口する（図８（ｄ）参照）。
【００１４】最後に、画素電極８１４をドレイン領域８
０３と接続し、同時に、前段の走査線に重ねて保持容量
を形成する（図８（ｅ）参照）。
０３と接続し、同時に、前段の走査線に重ねて保持容量
を形成する（図８（ｅ）参照）。
【００１５】（実施例３）本発明の他の実施例を図９の
工程断面図を用いて説明する。石英基板９０１上に１５
００Å程度のＰ+ ポリシリコンからなるソース領域９０
２・ドレイン領域９０３を形成し、これらソース領域９
０２・ドレイン領域９０３の上側に接して、この両者を
結ぶ様に５００Å程度のポリシリコンからなるチャネル
領域９０４を設ける。これら全体を１５００Å程度のシ
リコン酸化膜から成るゲート絶縁膜９０５で被覆し、こ
の上にタンタル等からなるゲート電極、兼走査線９０６
を形成する（図９（ａ）参照）。
工程断面図を用いて説明する。石英基板９０１上に１５
００Å程度のＰ+ ポリシリコンからなるソース領域９０
２・ドレイン領域９０３を形成し、これらソース領域９
０２・ドレイン領域９０３の上側に接して、この両者を
結ぶ様に５００Å程度のポリシリコンからなるチャネル
領域９０４を設ける。これら全体を１５００Å程度のシ
リコン酸化膜から成るゲート絶縁膜９０５で被覆し、こ
の上にタンタル等からなるゲート電極、兼走査線９０６
を形成する（図９（ａ）参照）。
【００１６】この上に、５０００Å程度のシリコン窒化
膜から成る層間絶縁膜９０７を堆積し、コンタクト・ホ
ール９０８を開口して、アルミニウムから成る信号線９
０９をソース領域９０２と接続する（図９（ｂ）参
照）。
膜から成る層間絶縁膜９０７を堆積し、コンタクト・ホ
ール９０８を開口して、アルミニウムから成る信号線９
０９をソース領域９０２と接続する（図９（ｂ）参
照）。
【００１７】この上に、５０００Å程度のシリコン酸化
膜から成る第二の層間絶縁膜９１０を堆積し、レジスト
パターン９１１を形成する。このレジストパターン９１
１を用いて、例えば弗酸溶液等により第二の層間絶縁膜
９１０のエッチングを行なう（図９（ｃ）参照）。
膜から成る第二の層間絶縁膜９１０を堆積し、レジスト
パターン９１１を形成する。このレジストパターン９１
１を用いて、例えば弗酸溶液等により第二の層間絶縁膜
９１０のエッチングを行なう（図９（ｃ）参照）。
【００１８】次に再度レジストパターン９１２を形成
し、これをマスクにシリコン窒化膜から成る層間絶縁膜
９０７をエッチングして、第二のコンタクト・ホール９
１３を開口する（図９（ｄ）参照）。
し、これをマスクにシリコン窒化膜から成る層間絶縁膜
９０７をエッチングして、第二のコンタクト・ホール９
１３を開口する（図９（ｄ）参照）。
【００１９】最後に、画素電極９１４をドレイン領域９
０３と接続し、同時に、前段の走査線に重ねて保持容量
を形成する（図９（ｅ）参照）。
０３と接続し、同時に、前段の走査線に重ねて保持容量
を形成する（図９（ｅ）参照）。
【００２０】（実施例４）本発明の他の実施例を図１０
の工程断面図を用いて説明する。ガラス基板１００１上
に膜厚４００Å程度のＮ+ポリシリコンからなるソース
領域１００２・ドレイン領域１００３と、同様に膜厚４
００Å程度のポリシリコンからなるチャネル領域１００
４を設ける。これら全体を１０００Å程度のシリコン酸
化膜から成るゲート絶縁膜１００５で被覆し、この上に
タンタル等からなるゲート電極、兼走査線１００６を形
成する（図１０（ａ）参照）。
の工程断面図を用いて説明する。ガラス基板１００１上
に膜厚４００Å程度のＮ+ポリシリコンからなるソース
領域１００２・ドレイン領域１００３と、同様に膜厚４
００Å程度のポリシリコンからなるチャネル領域１００
４を設ける。これら全体を１０００Å程度のシリコン酸
化膜から成るゲート絶縁膜１００５で被覆し、この上に
タンタル等からなるゲート電極、兼走査線１００６を形
成する（図１０（ａ）参照）。
【００２１】この上に、５０００Å程度のシリコン酸化
膜から成る層間絶縁膜１００７を堆積し、コンタクト・
ホール１００８を開口して、アルミニウムから成る信号
線１００９をソース領域１００２と接続する。また同時
にドレイン電極１０１０も形成する（図１０（ｂ）参
照）。
膜から成る層間絶縁膜１００７を堆積し、コンタクト・
ホール１００８を開口して、アルミニウムから成る信号
線１００９をソース領域１００２と接続する。また同時
にドレイン電極１０１０も形成する（図１０（ｂ）参
照）。
【００２２】この上に、１μｍ程度のポリイミド膜１０
１１を堆積した後、レジストパターン１０１２を形成す
る。このレジストパターン１０１２を用いてポリイミド
膜１０１１のエッチングを行なうが、実際にはレジスト
パターン１０１２形成時の現像工程において、ポリイミ
ド膜１０１１もエッチングされる。こうして第二のコン
タクト・ホール１０１３の開口と走査線１００６上のポ
リイミド膜１０１１のエッチングが終了する（図１０
（ｃ）参照）。
１１を堆積した後、レジストパターン１０１２を形成す
る。このレジストパターン１０１２を用いてポリイミド
膜１０１１のエッチングを行なうが、実際にはレジスト
パターン１０１２形成時の現像工程において、ポリイミ
ド膜１０１１もエッチングされる。こうして第二のコン
タクト・ホール１０１３の開口と走査線１００６上のポ
リイミド膜１０１１のエッチングが終了する（図１０
（ｃ）参照）。
【００２３】最後に、画素電極１０１４をドレイン電極
１０１０と接続し、同時に、前段の走査線に重ねて保持
容量を形成する（図１０（ｄ）参照）。
１０１０と接続し、同時に、前段の走査線に重ねて保持
容量を形成する（図１０（ｄ）参照）。
【００２４】
【発明の効果】本発明を用いる事により、開口率が大き
く出来ると共に、充分大きな保持容量が得られる事で、
優れた画質の液晶表示装置の実現が可能となった。
く出来ると共に、充分大きな保持容量が得られる事で、
優れた画質の液晶表示装置の実現が可能となった。
【図１】従来型のアクティブマトリクス液晶表示装置に
於ける一画素部分の例を表わす図。
於ける一画素部分の例を表わす図。
【図２】図１のＸ−Ｘ’間に於ける断面図。
【図３】従来型のアクティブマトリクス液晶表示装置に
於ける一画素部分の他の例を表わす図。
於ける一画素部分の他の例を表わす図。
【図４】図３のＸ−Ｘ’間に於ける断面図。
【図５】従来型のアクティブマトリクス液晶表示装置に
於ける一画素部分の他の例を表わす図。
於ける一画素部分の他の例を表わす図。
【図６】図５のＸ−Ｘ’間に於ける断面図。
【図７】本発明の実施例を示す構造断面図。
【図８】本発明の実施例を実現する為の工程断面図。
【図９】本発明を実現する為の他の実指例の工程断面
図。
図。
【図１０】本発明を実現する為の他の実施例の工程断面
図。
図。
１１，３１，７０１，８０１，９０１，１００１・・・
基板 １２，３２，７０２，８０２，９０２，１００２・・・
ソース領域 １３，３３，７０３，８０３，９０３，１００３・・・
ドレイン領域 １４，３４，７０４，８０４，９０４，１００４・・・
チャネル領域 １５，３５，７０５，８０５，９０５，１００５・・・
ゲート絶縁膜 １６，３６，７０６，８０６，９０６，１００６・・・
ゲート電極及び走査線 １７，３７，７０７，８０７，９０７，１００７・・・
層間絶縁膜 １８，３８，７０８，８０８，９０８，１００８・・・
コンタクト・ホール １９，３９，７０９，８０９，９０９，１００９・・・
信号線 ７１０，８１０，１０１１・・・ポリイミド膜 ２０，４２，７１２，８１４，９１４，１０１４・・・
画素電極 ４０，９１０・・・第二の層間絶縁膜 ４１，７１１，８１３，９１３，１０１３・・・第二の
コンタクト・ホール ５１・・・透明導電膜からなる保持容量形成の為の電極 ８１１，８１２，９１１，９１２，１０１２・・・レジ
ストパターン １０１０・・・ドレイン電極
基板 １２，３２，７０２，８０２，９０２，１００２・・・
ソース領域 １３，３３，７０３，８０３，９０３，１００３・・・
ドレイン領域 １４，３４，７０４，８０４，９０４，１００４・・・
チャネル領域 １５，３５，７０５，８０５，９０５，１００５・・・
ゲート絶縁膜 １６，３６，７０６，８０６，９０６，１００６・・・
ゲート電極及び走査線 １７，３７，７０７，８０７，９０７，１００７・・・
層間絶縁膜 １８，３８，７０８，８０８，９０８，１００８・・・
コンタクト・ホール １９，３９，７０９，８０９，９０９，１００９・・・
信号線 ７１０，８１０，１０１１・・・ポリイミド膜 ２０，４２，７１２，８１４，９１４，１０１４・・・
画素電極 ４０，９１０・・・第二の層間絶縁膜 ４１，７１１，８１３，９１３，１０１３・・・第二の
コンタクト・ホール ５１・・・透明導電膜からなる保持容量形成の為の電極 ８１１，８１２，９１１，９１２，１０１２・・・レジ
ストパターン １０１０・・・ドレイン電極
Claims (8)
- 【請求項１】基板上に平行に配置された複数の走査線
と、第一の絶縁膜を介して前記走査線上に形成され、且
つ前記走査線と直交して平行に配置された複数の信号線
と、前記走査線と前記信号線の各交点に、前記信号線と
接続されたソース領域、前記走査線と接続されたゲート
電極、ドレイン領域を具備した薄膜トランジスタが配置
され、また個々の前記ドレイン領域には、第二の絶縁膜
を介し前記信号線上に形成された画素電極が接続されて
いるアクティブ・マトリックス型液晶表示装置に於て、
前記画素電極と前段の走査線との間で保持容量が形成さ
れている事を特徴とする液晶表示装置。 - 【請求項２】前記第二の絶縁膜の内、少なくとも前記走
査線上に形成された領域の一部はエッチングされている
事を特徴とする請求項１記載の液晶表示装置。 - 【請求項３】前記第一の絶縁膜と、前記第二の絶縁膜は
異なる材料からなる事を特徴とする請求項１記載の液晶
表示装置。 - 【請求項４】前記第二の絶縁膜は、有機絶縁膜である事
を特徴とする請求項１記載の液晶表示装置。 - 【請求項５】前記第二の絶縁膜は、ポリイミド膜である
事を特徴とする請求項１記載の液晶表示装置。 - 【請求項６】前記第二の絶縁膜のエッチングは、前記画
素電極と前記ドレイン領域とを接続する為のコンタクト
・ホール開口の為のエッチングと同時になされる事を特
徴とする請求項１記載の液晶表示装置。 - 【請求項７】前記第一の絶縁膜は、前記第二の絶縁膜の
エッチングに用いられるエッチャントに対し充分な選択
比を持つ材料である事を特徴とする請求項１記載の液晶
表示装置。 - 【請求項８】前記ドレイン領域と前記第二の絶縁膜上に
形成された画素電極との接続は、前記第一の絶縁膜上に
形成されたドレイン電極を介して行なわれている事を特
徴とする請求項１記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31221492A JP3084981B2 (ja) | 1992-11-20 | 1992-11-20 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31221492A JP3084981B2 (ja) | 1992-11-20 | 1992-11-20 | 液晶表示装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06160902A true JPH06160902A (ja) | 1994-06-07 |
| JP3084981B2 JP3084981B2 (ja) | 2000-09-04 |
Family
ID=18026570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31221492A Expired - Lifetime JP3084981B2 (ja) | 1992-11-20 | 1992-11-20 | 液晶表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3084981B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1010583A (ja) * | 1996-04-22 | 1998-01-16 | Sharp Corp | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 |
| JP2001290172A (ja) * | 1995-08-11 | 2001-10-19 | Sharp Corp | 液晶表示装置 |
| US6404474B1 (en) | 1998-07-24 | 2002-06-11 | Nec Corporation | Horizontal electric field LCD with increased capacitance between pixel and common electrodes |
| JP2002189232A (ja) * | 1995-08-11 | 2002-07-05 | Sharp Corp | 液晶表示装置、およびアクティブマトリクス基板 |
| JP2007279753A (ja) * | 2007-04-24 | 2007-10-25 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置の作製方法 |
| JP2008275937A (ja) * | 2007-04-27 | 2008-11-13 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 |
| JP2009192872A (ja) * | 2008-02-15 | 2009-08-27 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| US7973905B2 (en) | 1996-11-26 | 2011-07-05 | Samsung Electronics Co., Ltd. | Liquid crystal displays using organic insulating material and manufacturing methods thereof |
| JP2011158923A (ja) * | 2011-05-11 | 2011-08-18 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8304769B2 (en) | 2006-03-15 | 2012-11-06 | Sharp Kabushiki Kaisha | Active matrix substrate having channel protection film covering transistor channel, and display apparatus and/or, television receiver including same |
| CN103299136A (zh) * | 2011-01-11 | 2013-09-11 | 夏普株式会社 | 过滤器保持装置、过滤器清扫装置和空气调节机 |
| WO2019186339A1 (ja) * | 2018-03-30 | 2019-10-03 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
1992
- 1992-11-20 JP JP31221492A patent/JP3084981B2/ja not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001290172A (ja) * | 1995-08-11 | 2001-10-19 | Sharp Corp | 液晶表示装置 |
| JP2002189232A (ja) * | 1995-08-11 | 2002-07-05 | Sharp Corp | 液晶表示装置、およびアクティブマトリクス基板 |
| JPH1010583A (ja) * | 1996-04-22 | 1998-01-16 | Sharp Corp | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 |
| US7973905B2 (en) | 1996-11-26 | 2011-07-05 | Samsung Electronics Co., Ltd. | Liquid crystal displays using organic insulating material and manufacturing methods thereof |
| US6404474B1 (en) | 1998-07-24 | 2002-06-11 | Nec Corporation | Horizontal electric field LCD with increased capacitance between pixel and common electrodes |
| US8304769B2 (en) | 2006-03-15 | 2012-11-06 | Sharp Kabushiki Kaisha | Active matrix substrate having channel protection film covering transistor channel, and display apparatus and/or, television receiver including same |
| JP2007279753A (ja) * | 2007-04-24 | 2007-10-25 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置の作製方法 |
| JP2008275937A (ja) * | 2007-04-27 | 2008-11-13 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 |
| JP2009192872A (ja) * | 2008-02-15 | 2009-08-27 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| CN103299136A (zh) * | 2011-01-11 | 2013-09-11 | 夏普株式会社 | 过滤器保持装置、过滤器清扫装置和空气调节机 |
| JP2011158923A (ja) * | 2011-05-11 | 2011-08-18 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| WO2019186339A1 (ja) * | 2018-03-30 | 2019-10-03 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11513409B2 (en) | 2018-03-30 | 2022-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US12461418B2 (en) | 2018-03-30 | 2025-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3084981B2 (ja) | 2000-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5737049A (en) | Liquid crystal display device having storage capacitors of increased capacitance and fabrication method therefor | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7317208B2 (en) | Semiconductor device with contact structure and manufacturing method thereof | |
| US6917393B2 (en) | Liquid crystal display device | |
| US7573538B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| JP3084981B2 (ja) | 液晶表示装置及びその製造方法 | |
| US6876404B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JPH0580650B2 (ja) | ||
| JPH1048664A (ja) | 液晶表示装置及びその製造方法 | |
| JPH06160875A (ja) | 液晶表示装置 | |
| JPH06130415A (ja) | Ｔｆｔマトリクスの製造方法 | |
| JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
| US7547588B2 (en) | Thin film transistor array panel | |
| JP2002182245A (ja) | アクティブマトリクス基板の製造方法 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JPH0563026B2 (ja) | ||
| JPH0568708B2 (ja) | ||
| JPH0820645B2 (ja) | アクティブマトリクス表示装置 | |
| JP4075220B2 (ja) | 表示パネル及びその製造方法 | |
| JP2001264802A (ja) | マトリクスアレイ基板 | |
| KR0175384B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP3263894B2 (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| JPH01209765A (ja) | 薄膜トランジスタ | |
| KR0139345B1 (ko) | 액정용 박막트랜지스터 및 그 제조방법 | |
| JPH0553139A (ja) | 薄膜トランジスタ素子アレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 13 |