JPH10107039A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPH10107039A JPH10107039A JP8257089A JP25708996A JPH10107039A JP H10107039 A JPH10107039 A JP H10107039A JP 8257089 A JP8257089 A JP 8257089A JP 25708996 A JP25708996 A JP 25708996A JP H10107039 A JPH10107039 A JP H10107039A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bipolar transistor
- heterojunction bipolar
- compound semiconductor
- collector layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 150000001875 compounds Chemical class 0.000 title claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 30
- 238000005530 etching Methods 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 9
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 8
- 238000000605 extraction Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 238000000059 patterning Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 4
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000772 tip-enhanced Raman spectroscopy Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 ヘテロ接合バイポーラトランジスタと抵抗素
子とを集積したマイクロウェーブモノリシックICにお
いて、抵抗素子の抵抗値のバラツキを減らし、その製造
を容易なものとして、良好な製造歩留で製造することが
できる化合物半導体装置の構造を提供する。 【解決手段】 ヘテロ接合バイポーラトランジスタと抵
抗素子31とを半絶縁性化合物半導体基板上に形成した
化合物半導体装置において、へテロ接合バイポーラトラ
ンジスタは、コレクタ層13と、該コレクタ層と同一導
電型で異材質のサブコレクタ層12とを備え、抵抗素子
31はへテロ接合バイポーラトランジスタのサブコレク
タ層12と同一の材質からなるものである。
子とを集積したマイクロウェーブモノリシックICにお
いて、抵抗素子の抵抗値のバラツキを減らし、その製造
を容易なものとして、良好な製造歩留で製造することが
できる化合物半導体装置の構造を提供する。 【解決手段】 ヘテロ接合バイポーラトランジスタと抵
抗素子31とを半絶縁性化合物半導体基板上に形成した
化合物半導体装置において、へテロ接合バイポーラトラ
ンジスタは、コレクタ層13と、該コレクタ層と同一導
電型で異材質のサブコレクタ層12とを備え、抵抗素子
31はへテロ接合バイポーラトランジスタのサブコレク
タ層12と同一の材質からなるものである。
Description
【0001】
【発明の属する技術分野】本発明は、化合物半導体装置
に係り、特にヘテロ接合バイポーラトランジスタ(HB
T)と抵抗素子とを、半絶縁性化合物半導体基板上に搭
載したマイクロウェーブモノリシックICに関する。
に係り、特にヘテロ接合バイポーラトランジスタ(HB
T)と抵抗素子とを、半絶縁性化合物半導体基板上に搭
載したマイクロウェーブモノリシックICに関する。
【0002】
【従来の技術】近年、携帯電話等の超高周波帯で動作す
る機器の普及に伴い、GHz帯で動作する高出力素子の
開発が要請されている。ヘテロ接合バイポーラトランジ
スタ(HBT)は、例えばエミッタ/ベース接合に、A
lGaAs又はGaInP/GaAs等の異材質の接合
を用いることにより、電子の移動度が高く且つエミッタ
のバンドギャップがベースのバンドギャップより大きい
ことから電子の注入効率が高く取れる。このためGHz
帯で数W程度の高出力特性が得られ、上記要請に適合す
るものとして注目されている。
る機器の普及に伴い、GHz帯で動作する高出力素子の
開発が要請されている。ヘテロ接合バイポーラトランジ
スタ(HBT)は、例えばエミッタ/ベース接合に、A
lGaAs又はGaInP/GaAs等の異材質の接合
を用いることにより、電子の移動度が高く且つエミッタ
のバンドギャップがベースのバンドギャップより大きい
ことから電子の注入効率が高く取れる。このためGHz
帯で数W程度の高出力特性が得られ、上記要請に適合す
るものとして注目されている。
【0003】例えば、文献(IEEE ELECTRON DEVICE LET
TERS, Vol 14, No10, October 1990PP493〜495)、特許
第2522280号公報等によれば、化合物半導体材料
を用いたヘテロ接合バイポーラトランジスタの一例が開
示されている。これは半絶縁性GaAs基板上にn+-
GaAsサブコレクタ層、n−GaAsコレクタ層、p
+-GaAsベース層、n−AlGaAsエミッタ層、
n+-GaAsエミッタコンタクト層等が積層されてい
る。
TERS, Vol 14, No10, October 1990PP493〜495)、特許
第2522280号公報等によれば、化合物半導体材料
を用いたヘテロ接合バイポーラトランジスタの一例が開
示されている。これは半絶縁性GaAs基板上にn+-
GaAsサブコレクタ層、n−GaAsコレクタ層、p
+-GaAsベース層、n−AlGaAsエミッタ層、
n+-GaAsエミッタコンタクト層等が積層されてい
る。
【0004】ところで、このようなヘテロ接合バイポー
ラトランジスタにも抵抗素子を組み込み、モノリシック
IC化される傾向にある。モノリシックIC化される場
合には、抵抗素子としてはサブコレクタ層が所要の寸法
にパターン加工されて抵抗体として用いられる。サブコ
レクタ層は不純物濃度が高いため、AuGe/Ni/A
u等の配線金属と容易にオーミック接触がとれる。又、
不純物濃度の制御も容易であるため、シート抵抗は数十
Ω/□程度に制御でき、パターン形状の選択により任意
の抵抗値の抵抗体を形成することが可能である。
ラトランジスタにも抵抗素子を組み込み、モノリシック
IC化される傾向にある。モノリシックIC化される場
合には、抵抗素子としてはサブコレクタ層が所要の寸法
にパターン加工されて抵抗体として用いられる。サブコ
レクタ層は不純物濃度が高いため、AuGe/Ni/A
u等の配線金属と容易にオーミック接触がとれる。又、
不純物濃度の制御も容易であるため、シート抵抗は数十
Ω/□程度に制御でき、パターン形状の選択により任意
の抵抗値の抵抗体を形成することが可能である。
【0005】図3は、係る従来のヘテロ接合バイポーラ
トランジスタと抵抗素子とを集積化したマイクロウェー
ブモノリシックICの断面構造の一例を示す。半絶縁性
GaAs基板11上にヘテロ接合バイポーラトランジス
タ30と抵抗素子31とが形成されている。ヘテロ接合
バイポーラトランジスタ30は、n+型GaAs層から
なるサブコレクタ層12上に、n型GaAs層からなる
コレクタ層13が形成され、その上層はp型GaAs層
からなるベース層14が形成され、更にその上層には異
種材料であるn型AlGaAs層からなるエミッタ層1
6が形成されている。電極21,21はコレクタ層の取
り出し電極であり、電極22,22はベースの取り出し
電極であり、電極23はエミッタ層の取り出し電極であ
る。
トランジスタと抵抗素子とを集積化したマイクロウェー
ブモノリシックICの断面構造の一例を示す。半絶縁性
GaAs基板11上にヘテロ接合バイポーラトランジス
タ30と抵抗素子31とが形成されている。ヘテロ接合
バイポーラトランジスタ30は、n+型GaAs層から
なるサブコレクタ層12上に、n型GaAs層からなる
コレクタ層13が形成され、その上層はp型GaAs層
からなるベース層14が形成され、更にその上層には異
種材料であるn型AlGaAs層からなるエミッタ層1
6が形成されている。電極21,21はコレクタ層の取
り出し電極であり、電極22,22はベースの取り出し
電極であり、電極23はエミッタ層の取り出し電極であ
る。
【0006】一方で抵抗素子31は、ヘテロ接合バイポ
ーラトランジスタのサブコレクタ層12と同一材質の層
を用いて抵抗体19が形成され、電極24,24がその
取り出し電極となっている。尚、この図においては、ト
ランジスタと抵抗素子の接続配線は図示が省略されてい
る。
ーラトランジスタのサブコレクタ層12と同一材質の層
を用いて抵抗体19が形成され、電極24,24がその
取り出し電極となっている。尚、この図においては、ト
ランジスタと抵抗素子の接続配線は図示が省略されてい
る。
【0007】図4は、ヘテロ接合バイポーラトランジス
タ及び抵抗素子を形成する前の化合物半導体基板を示
す。この基板は、下側より半絶縁性GaAs基板11上
に、サブコレクタ層となるn+型GaAs層12、コレ
クタ層となるn型GaAs層13、ベース層となるp型
GaAs層14、エミッタ層となるn型AlGaAs層
16等がそれぞれエピ成長により積層されている。図3
に示すヘテロ接合バイポーラトランジスタ30及び抵抗
素子31は各エピ成長層が段階的にホトリソグラフィに
より、パターニングされ、エッチングされてメサ状に形
成される。
タ及び抵抗素子を形成する前の化合物半導体基板を示
す。この基板は、下側より半絶縁性GaAs基板11上
に、サブコレクタ層となるn+型GaAs層12、コレ
クタ層となるn型GaAs層13、ベース層となるp型
GaAs層14、エミッタ層となるn型AlGaAs層
16等がそれぞれエピ成長により積層されている。図3
に示すヘテロ接合バイポーラトランジスタ30及び抵抗
素子31は各エピ成長層が段階的にホトリソグラフィに
より、パターニングされ、エッチングされてメサ状に形
成される。
【0008】
【発明が解決しようとする課題】しかしながら、ヘテロ
接合バイポーラトランジスタのサブコレクタ層を用いて
抵抗体19を形成するためには、エッチングによりその
上層であるコレクタ層となるn型GaAs層を除去しな
ければならない。ところが、コレクタ層13とサブコレ
クタ層12とはいずれも同材質のn型GaAs層から構
成されており、その濃度が異なるのみである。このた
め、エッチングの終点検出が難しく、オーバエッチにな
ると抵抗体19の厚みが薄くなりすぎ、抵抗値を狂わせ
る原因となる。また、アンダーエッチの場合にはn型G
aAs層が残ることになり、抵抗の取り出し電極24,
24と抵抗体19とのオーミック接触が取れなくなり、
同様に抵抗値を狂わせる原因となる。
接合バイポーラトランジスタのサブコレクタ層を用いて
抵抗体19を形成するためには、エッチングによりその
上層であるコレクタ層となるn型GaAs層を除去しな
ければならない。ところが、コレクタ層13とサブコレ
クタ層12とはいずれも同材質のn型GaAs層から構
成されており、その濃度が異なるのみである。このた
め、エッチングの終点検出が難しく、オーバエッチにな
ると抵抗体19の厚みが薄くなりすぎ、抵抗値を狂わせ
る原因となる。また、アンダーエッチの場合にはn型G
aAs層が残ることになり、抵抗の取り出し電極24,
24と抵抗体19とのオーミック接触が取れなくなり、
同様に抵抗値を狂わせる原因となる。
【0009】このため、従来のヘテロ接合バイポーラト
ランジスタと抵抗素子とを集積したマイクロウェーブモ
ノリシックICにおいては、抵抗素子の抵抗値のバラツ
キが大きく、その許容範囲を逸脱する場合もあり、製造
歩留の低下の一因となっていた。
ランジスタと抵抗素子とを集積したマイクロウェーブモ
ノリシックICにおいては、抵抗素子の抵抗値のバラツ
キが大きく、その許容範囲を逸脱する場合もあり、製造
歩留の低下の一因となっていた。
【0010】本発明は上述した事情に鑑みて為されたも
ので、ヘテロ接合バイポーラトランジスタと抵抗素子と
を集積したマイクロウェーブモノリシックICにおい
て、抵抗素子の抵抗値のバラツキを減らし、その製造を
容易なものとして、良好な製造歩留で製造することがで
きる化合物半導体装置の構造を提供することを目的とす
る。
ので、ヘテロ接合バイポーラトランジスタと抵抗素子と
を集積したマイクロウェーブモノリシックICにおい
て、抵抗素子の抵抗値のバラツキを減らし、その製造を
容易なものとして、良好な製造歩留で製造することがで
きる化合物半導体装置の構造を提供することを目的とす
る。
【0011】
【課題を解決するための手段】本発明の化合物半導体装
置は、ヘテロ接合バイポーラトランジスタと抵抗素子と
を半絶縁性化合物半導体基板上に形成した化合物半導体
装置において、前記へテロ接合バイポーラトランジスタ
は、コレクタ層と、該コレクタ層と同一導電型で異材質
のサブコレクタ層とを備え、前記抵抗素子は前記へテロ
接合バイポーラトランジスタのサブコレクタ層と同一の
材質からなるものであることを特徴とする。
置は、ヘテロ接合バイポーラトランジスタと抵抗素子と
を半絶縁性化合物半導体基板上に形成した化合物半導体
装置において、前記へテロ接合バイポーラトランジスタ
は、コレクタ層と、該コレクタ層と同一導電型で異材質
のサブコレクタ層とを備え、前記抵抗素子は前記へテロ
接合バイポーラトランジスタのサブコレクタ層と同一の
材質からなるものであることを特徴とする。
【0012】上述した本発明の構成によれば、抵抗体を
構成するトランジスタのサブコレクタ層がその上層であ
るコレクタ層と異なる種類の材質で構成したので、コレ
クタ層をエッチングするエッチャントは、サブコレクタ
層を構成する半導体層をエッチングしないように、選択
性を持たせることができる。このようなエッチャントの
選択性により、コレクタ層のエッチングはスムーズに進
行するが、サブコレクタ層が表面に露出すると、この層
はエッチングされないので、当該エッチャントによるエ
ッチングはそこで終了させることができる。これによ
り、サブコレクタ層、即ち、抵抗体の厚みが変動するこ
となく、又、コレクタ層が残り接触不良が生じることな
く、サブコレクタ層が本来有するシート抵抗値に基づく
抵抗体の抵抗値が得られる。
構成するトランジスタのサブコレクタ層がその上層であ
るコレクタ層と異なる種類の材質で構成したので、コレ
クタ層をエッチングするエッチャントは、サブコレクタ
層を構成する半導体層をエッチングしないように、選択
性を持たせることができる。このようなエッチャントの
選択性により、コレクタ層のエッチングはスムーズに進
行するが、サブコレクタ層が表面に露出すると、この層
はエッチングされないので、当該エッチャントによるエ
ッチングはそこで終了させることができる。これによ
り、サブコレクタ層、即ち、抵抗体の厚みが変動するこ
となく、又、コレクタ層が残り接触不良が生じることな
く、サブコレクタ層が本来有するシート抵抗値に基づく
抵抗体の抵抗値が得られる。
【0013】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【0014】図1は、本発明の一実施形態の化合物半導
体装置の一断面構成を示す。半絶縁性GaAs基板11
上にヘテロ接合バイポーラトランジスタ30と抵抗素子
31とが搭載されている点は、従来の技術と同様であ
る。本発明では、ヘテロ接合バイポーラトランジスタ3
0のサブコレクタ層と抵抗素子31の抵抗体19とはコ
レクタ層とは異材質のGaInP、又はAlGaAsで
構成されている。この層は、n+型の3x1018/cm
3程度の不純物濃度を有したもので、厚さ10,000
Å程度である。
体装置の一断面構成を示す。半絶縁性GaAs基板11
上にヘテロ接合バイポーラトランジスタ30と抵抗素子
31とが搭載されている点は、従来の技術と同様であ
る。本発明では、ヘテロ接合バイポーラトランジスタ3
0のサブコレクタ層と抵抗素子31の抵抗体19とはコ
レクタ層とは異材質のGaInP、又はAlGaAsで
構成されている。この層は、n+型の3x1018/cm
3程度の不純物濃度を有したもので、厚さ10,000
Å程度である。
【0015】コレクタ層13及びベース層14は、共に
GaAsで構成され、その厚さはコレクタ層13は5,
000Åであり、ベース層14は1,000Åである。
コレクタ層は5x1016/cm3のn型の不純物濃度を
有し、ベース層は4x1019/cm3のp型の不純物濃
度を有する。
GaAsで構成され、その厚さはコレクタ層13は5,
000Åであり、ベース層14は1,000Åである。
コレクタ層は5x1016/cm3のn型の不純物濃度を
有し、ベース層は4x1019/cm3のp型の不純物濃
度を有する。
【0016】エミッタ層16はベース層とヘテロ接合を
形成する異材質の層であり、ベース層のGaAsよりバ
ンドギャップの大きなAlGaAs層が用いられてい
る。具体的には、Al0.25Ga0.75Asのn型の
4x1017/cm3程度の不純物濃度を有する層であ
り、その両側にGaAsへの遷移層15,17を有して
いる。それぞれの遷移層15,17の厚みは300Å、
500Å程度である。
形成する異材質の層であり、ベース層のGaAsよりバ
ンドギャップの大きなAlGaAs層が用いられてい
る。具体的には、Al0.25Ga0.75Asのn型の
4x1017/cm3程度の不純物濃度を有する層であ
り、その両側にGaAsへの遷移層15,17を有して
いる。それぞれの遷移層15,17の厚みは300Å、
500Å程度である。
【0017】エミッタ層の最上層はキャップ層18であ
り、材料はGaAsであり、不純物濃度5x1018/c
m3のn型であり、厚さが1,000Å程度である。こ
の層はAuGe/Ni/Auからなるエミッタ電極23
とオーミック接触を取るための層である。ベース層14
にはTi/Pt/Auからなるベース電極22,22が
配置され、サブコレクタ層12にはAuGe/Ni/A
uで構成されるコレクタ層の取り出し電極21,21が
配置されている。抵抗体19の両端部にもAuGe/N
i/Auからなる取り出し電極24,24が配置されて
いる。
り、材料はGaAsであり、不純物濃度5x1018/c
m3のn型であり、厚さが1,000Å程度である。こ
の層はAuGe/Ni/Auからなるエミッタ電極23
とオーミック接触を取るための層である。ベース層14
にはTi/Pt/Auからなるベース電極22,22が
配置され、サブコレクタ層12にはAuGe/Ni/A
uで構成されるコレクタ層の取り出し電極21,21が
配置されている。抵抗体19の両端部にもAuGe/N
i/Auからなる取り出し電極24,24が配置されて
いる。
【0018】サブコレクタ層の本来有するシート抵抗値
は、エピ成長技術の進歩により、3%程度の誤差で制御
可能である。上記構造によれば抵抗素子31の抵抗値は
サブコレクタ層のシート抵抗値と横方向のホトリソグラ
フィの誤差のみで決まってくるので、抵抗値のバラツキ
を小さく抑えることができる。又、トランジスタ30は
化合物半導体のヘテロ接合構造を有するので、GHz帯
で数W程度の高出力特性を得ることが可能である。
は、エピ成長技術の進歩により、3%程度の誤差で制御
可能である。上記構造によれば抵抗素子31の抵抗値は
サブコレクタ層のシート抵抗値と横方向のホトリソグラ
フィの誤差のみで決まってくるので、抵抗値のバラツキ
を小さく抑えることができる。又、トランジスタ30は
化合物半導体のヘテロ接合構造を有するので、GHz帯
で数W程度の高出力特性を得ることが可能である。
【0019】次にこの化合物半導体装置の製造方法につ
いて説明する。まず図2(A)に示す半絶縁性基板上に
各種化合物半導体材料をエピタキシャル成長した基板を
準備する。この基板は、半絶縁性GaAs基板11上に
サブコレクタ層12となるn+型のGaInP又はAl
GaAs層がエピ成長され、更にその上層にコレクタ層
13となるn型GaAs層がエピ成長され、更にその上
層にベース層14となるp型GaAs層がエピ成長され
たものである。更にその上層にはGaAs層からAlG
aAs層への遷移層15がエピ成長され、更にその上層
にはヘテロ接合バイポーラトランジスタの核心となるベ
ース層と比較してバンドギャップの大きなn型AlGa
As層がエピ成長され、その上層はGaAsへの遷移層
16がエピ成長され、更にその上層にはキャップ層18
となるn+型GaAs層がエピ成長されている。
いて説明する。まず図2(A)に示す半絶縁性基板上に
各種化合物半導体材料をエピタキシャル成長した基板を
準備する。この基板は、半絶縁性GaAs基板11上に
サブコレクタ層12となるn+型のGaInP又はAl
GaAs層がエピ成長され、更にその上層にコレクタ層
13となるn型GaAs層がエピ成長され、更にその上
層にベース層14となるp型GaAs層がエピ成長され
たものである。更にその上層にはGaAs層からAlG
aAs層への遷移層15がエピ成長され、更にその上層
にはヘテロ接合バイポーラトランジスタの核心となるベ
ース層と比較してバンドギャップの大きなn型AlGa
As層がエピ成長され、その上層はGaAsへの遷移層
16がエピ成長され、更にその上層にはキャップ層18
となるn+型GaAs層がエピ成長されている。
【0020】次に図2(B)に示すように、ホトリソグ
ラフィでパターニングして、エミッタ領域を形成するた
めの層15,16,17,18のメサエッチを行う。次
に、図2(C)に示すようにベース層14及びコレクタ
層13を同様にホトリソグラフィでパターンニングし
て、メサエッチを行う。
ラフィでパターニングして、エミッタ領域を形成するた
めの層15,16,17,18のメサエッチを行う。次
に、図2(C)に示すようにベース層14及びコレクタ
層13を同様にホトリソグラフィでパターンニングし
て、メサエッチを行う。
【0021】このエッチングは、ベース層14及びコレ
クタ層13の材料であるGaAsをエッチングし、サブ
コレクタ層12を構成するInGaP又はAlGaAs
層をエッチングしない、選択性を有するエッチャントを
用いる。例えばGaAsをエッチングし、InGaPを
エッチングしないエッチャントとしては、硫酸系或いは
リン酸系のエッチャントが好適である。また、GaAs
をエッチングし、AlGaAsをエッチングしないエッ
チャントとしては、クエン酸系のエッチャントがある。
これらの選択性を有するエッチャントを用いることによ
り、コレクタ層13のエッチングが十分に終了すると、
サブコレクタ層12をエッチングすることなく、そこで
エッチングの進行を完全に停止することができる。
クタ層13の材料であるGaAsをエッチングし、サブ
コレクタ層12を構成するInGaP又はAlGaAs
層をエッチングしない、選択性を有するエッチャントを
用いる。例えばGaAsをエッチングし、InGaPを
エッチングしないエッチャントとしては、硫酸系或いは
リン酸系のエッチャントが好適である。また、GaAs
をエッチングし、AlGaAsをエッチングしないエッ
チャントとしては、クエン酸系のエッチャントがある。
これらの選択性を有するエッチャントを用いることによ
り、コレクタ層13のエッチングが十分に終了すると、
サブコレクタ層12をエッチングすることなく、そこで
エッチングの進行を完全に停止することができる。
【0022】次にサブコレクタ層12及び抵抗体19を
形成するためのメサエッチングを行う。この工程もレジ
スト塗布後ホトリソグラフィでパターニングして、Ga
InP層又はAlGaAs層からなるサブコレクタ層を
エッチングするエッチャントを用いてメサエッチを行
う。
形成するためのメサエッチングを行う。この工程もレジ
スト塗布後ホトリソグラフィでパターニングして、Ga
InP層又はAlGaAs層からなるサブコレクタ層を
エッチングするエッチャントを用いてメサエッチを行
う。
【0023】次に図1に示すように、エミッタ電極、コ
レクタ電極、抵抗電極等の電極付けを行う。これはホト
レジストを塗布後、ホトリソグラフィでパターニングを
行い、AuGe/Ni/Auを蒸着し、リフトオフによ
り所定の電極22,23,24を形成する。そして、ア
ロイにより半導体層との接触を確実にする。次にベース
電極の電極付けを行う。これも同様にホトリソグラフィ
でレジストに所定のパターンを形成後、Ti/Pt/A
uを蒸着し、リフトオフにより所定の電極21を形成
し、アロイにより半導体層との接触を確実にする。
レクタ電極、抵抗電極等の電極付けを行う。これはホト
レジストを塗布後、ホトリソグラフィでパターニングを
行い、AuGe/Ni/Auを蒸着し、リフトオフによ
り所定の電極22,23,24を形成する。そして、ア
ロイにより半導体層との接触を確実にする。次にベース
電極の電極付けを行う。これも同様にホトリソグラフィ
でレジストに所定のパターンを形成後、Ti/Pt/A
uを蒸着し、リフトオフにより所定の電極21を形成
し、アロイにより半導体層との接触を確実にする。
【0024】更に、全面にCVDで例えばSiN膜を
2,000Å程度被着して、ホトリソグラフィによりコ
ンタクト部分を開口するパターニングを行う。更に同様
にホトリソグラフィにより配線パターンのパターニング
を行った後に、Ti/Pt/Auを蒸着し、リフトオフ
により配線電極及びボンディングパッド電極等を形成す
る。これにより、ヘテロ接合バイポーラトランジスタと
抵抗素子間の配線接続等が行われ、マイクロウェーブモ
ノリシックICが完成する。
2,000Å程度被着して、ホトリソグラフィによりコ
ンタクト部分を開口するパターニングを行う。更に同様
にホトリソグラフィにより配線パターンのパターニング
を行った後に、Ti/Pt/Auを蒸着し、リフトオフ
により配線電極及びボンディングパッド電極等を形成す
る。これにより、ヘテロ接合バイポーラトランジスタと
抵抗素子間の配線接続等が行われ、マイクロウェーブモ
ノリシックICが完成する。
【0025】尚、以上の実施例はコレクタ層としてGa
Asを用い、サブコレクタ層にInGaP又はAlGa
Asからなる異種材料を用いた例について説明したが、
本発明の趣旨はこれに限定されるものではない。コレク
タ層を構成する材料をエッチングし、サブコレクタ層を
構成する材料をエッチングしない選択性を有するエッチ
ャントを用いることが可能であり、コレクタ層のエッチ
ングの終了を容易に且つ確実に行うことができるもので
あれば、本発明の趣旨が適用可能なことは勿論である。
このように、本発明の趣旨を逸脱することなく、種々の
変形実施例が可能である。
Asを用い、サブコレクタ層にInGaP又はAlGa
Asからなる異種材料を用いた例について説明したが、
本発明の趣旨はこれに限定されるものではない。コレク
タ層を構成する材料をエッチングし、サブコレクタ層を
構成する材料をエッチングしない選択性を有するエッチ
ャントを用いることが可能であり、コレクタ層のエッチ
ングの終了を容易に且つ確実に行うことができるもので
あれば、本発明の趣旨が適用可能なことは勿論である。
このように、本発明の趣旨を逸脱することなく、種々の
変形実施例が可能である。
【0026】
【発明の効果】本発明は上述したようにヘテロ接合バイ
ポーラトランジスタと抵抗素子とを半絶縁性化合物半導
体基板上に形成した半導体装置において、ヘテロ接合バ
イポーラトランジスタのコレクタ層とサブコレクタ層を
異材質の材料を用いたものである。これにより、サブコ
レクタ層を用いて抵抗素子を形成する際に、サブコレク
タ層をエッチングすることなくコレクタ層のみを完全に
エッチング除去することができる。従って、サブコレク
タ層と同材質の材料をもって形成される抵抗体のシート
抵抗の変動を抑えることができ、容易に抵抗値が許容範
囲に入る抵抗素子を形成することができる。それ故、G
Hz帯でワットオーダの出力を有するヘテロ接合バイポ
ーラトランジスタと抵抗素子とを搭載したマイクロウェ
ーブモノリシックICを容易に、且つ良好な歩留で製造
することができる。
ポーラトランジスタと抵抗素子とを半絶縁性化合物半導
体基板上に形成した半導体装置において、ヘテロ接合バ
イポーラトランジスタのコレクタ層とサブコレクタ層を
異材質の材料を用いたものである。これにより、サブコ
レクタ層を用いて抵抗素子を形成する際に、サブコレク
タ層をエッチングすることなくコレクタ層のみを完全に
エッチング除去することができる。従って、サブコレク
タ層と同材質の材料をもって形成される抵抗体のシート
抵抗の変動を抑えることができ、容易に抵抗値が許容範
囲に入る抵抗素子を形成することができる。それ故、G
Hz帯でワットオーダの出力を有するヘテロ接合バイポ
ーラトランジスタと抵抗素子とを搭載したマイクロウェ
ーブモノリシックICを容易に、且つ良好な歩留で製造
することができる。
【図1】本発明の一実施形態の化合物半導体装置の断面
図。
図。
【図2】上記化合物半導体装置の製造工程を示す説明
図。
図。
【図3】従来の化合物半導体装置の断面図。
【図4】従来のエピ成長基板の説明図。
Claims (1)
- 【請求項1】 ヘテロ接合バイポーラトランジスタと抵
抗素子とを半絶縁性化合物半導体基板上に形成した化合
物半導体装置において、前記へテロ接合バイポーラトラ
ンジスタは、コレクタ層と、該コレクタ層と同一導電型
で異材質のサブコレクタ層とを備え、前記抵抗素子は前
記へテロ接合バイポーラトランジスタのサブコレクタ層
と同一の材質からなるものであることを特徴とする化合
物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8257089A JPH10107039A (ja) | 1996-09-27 | 1996-09-27 | 化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8257089A JPH10107039A (ja) | 1996-09-27 | 1996-09-27 | 化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107039A true JPH10107039A (ja) | 1998-04-24 |
Family
ID=17301597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8257089A Pending JPH10107039A (ja) | 1996-09-27 | 1996-09-27 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10107039A (ja) |
-
1996
- 1996-09-27 JP JP8257089A patent/JPH10107039A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8120147B1 (en) | Current-confined heterojunction bipolar transistor | |
| US20200052078A1 (en) | Low collector contact resistance heterojunction bipolar transistors | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP4895421B2 (ja) | ヘテロ接合型バイポーラトランジスタの製造方法 | |
| JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US5739062A (en) | Method of making bipolar transistor | |
| US20040155262A1 (en) | Self-aligned bipolar transistor | |
| JPH1070134A (ja) | ダブルヘテロ構造バイポーラトランジスタデバイスの製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP2002299603A (ja) | 半導体装置 | |
| JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| JPH10107041A (ja) | 化合物半導体装置 | |
| JPH10107042A (ja) | 化合物半導体装置 | |
| JPH10107039A (ja) | 化合物半導体装置 | |
| JPH10107040A (ja) | 化合物半導体装置 | |
| US7364977B2 (en) | Heterojunction bipolar transistor and method of fabricating the same | |
| JP2005026242A (ja) | 半導体素子及び半導体素子の製造方法 | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JP2714096B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05243257A (ja) | 完全自己整合InP系HBT | |
| JP3558881B2 (ja) | 半導体素子の製造方法 | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2000349090A (ja) | バイポーラトランジスタ、およびその製造方法 | |
| CN209785942U (zh) | 异质接面双极性晶体管 | |
| JP2734780B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |