JPH10107045A - Ｉｉ−ｖｉ族化合物半導体およびその製造方法 - Google Patents
Ｉｉ−ｖｉ族化合物半導体およびその製造方法Info
- Publication number
- JPH10107045A JPH10107045A JP25462296A JP25462296A JPH10107045A JP H10107045 A JPH10107045 A JP H10107045A JP 25462296 A JP25462296 A JP 25462296A JP 25462296 A JP25462296 A JP 25462296A JP H10107045 A JPH10107045 A JP H10107045A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- iii
- layer
- semiconductor layer
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2907—Materials being Group IIIA-VA materials
- H10P14/2911—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/012—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group II-IV materials
- H10H20/0125—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group II-IV materials with a substrate not being Group II-VI materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3218—Phosphides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3221—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3224—Materials thereof being Group IIB-VIA semiconductors
- H10P14/3231—Selenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
- H10P14/3244—Layer structure
- H10P14/3251—Layer structure consisting of three or more layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
- H10P14/3244—Layer structure
- H10P14/3251—Layer structure consisting of three or more layers
- H10P14/3252—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
- H10P14/3428—Sulfides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
- H10P14/3431—Selenides
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 長寿命で高出力の光デバイスが作製可能な均
一で高品質な、ＧａＡｓ基板上のII−VI族化合物半導体
を提供する。 【解決手段】 III−Ｖ族化合物基板上に構成元素とし
てＩｎを含むIII−Ｖ族化合物半導体層を積層し、その
上にII−VI族化合物半導体層を成長させ、前記Ｉｎを含
むIII−Ｖ族化合物半導体層の厚さを臨界膜厚以下にす
る。
一で高品質な、ＧａＡｓ基板上のII−VI族化合物半導体
を提供する。 【解決手段】 III−Ｖ族化合物基板上に構成元素とし
てＩｎを含むIII−Ｖ族化合物半導体層を積層し、その
上にII−VI族化合物半導体層を成長させ、前記Ｉｎを含
むIII−Ｖ族化合物半導体層の厚さを臨界膜厚以下にす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、II−VI族化合物半
導体およびその製造方法に関する。
導体およびその製造方法に関する。
【０００２】
【従来の技術】Ａｌ、Ｇａ、Ｉｎ等のIII族元素とＡ
ｓ、Ｐ、Ｓｂ等のＶ族元素からなるIII−Ｖ族化合物半
導体により、赤外から赤色領域までの波長の半導体レー
ザや黄緑領域までの発光ダイオード等が実用化されてい
る。しかしこれ以上短い波長で発光させるには、より広
い禁制帯幅が必要であり、上記III−Ｖ族化合物半導体
では実現が困難である。
ｓ、Ｐ、Ｓｂ等のＶ族元素からなるIII−Ｖ族化合物半
導体により、赤外から赤色領域までの波長の半導体レー
ザや黄緑領域までの発光ダイオード等が実用化されてい
る。しかしこれ以上短い波長で発光させるには、より広
い禁制帯幅が必要であり、上記III−Ｖ族化合物半導体
では実現が困難である。
【０００３】これに対して、Ｂｅ、Ｚｎ、Ｃｄ、Ｍｇ等
のII族元素とＳ、Ｓｅ、Ｔｅ等のVI族元素からなるII−
VI族化合物半導体は、比較的大きな禁制帯幅を持ち可視
域のほぼ全ての波長での発光が可能である。このため、
特に緑色域から紫外域での発光デバイス材料として期待
され、現在盛んに研究開発が行われている。
のII族元素とＳ、Ｓｅ、Ｔｅ等のVI族元素からなるII−
VI族化合物半導体は、比較的大きな禁制帯幅を持ち可視
域のほぼ全ての波長での発光が可能である。このため、
特に緑色域から紫外域での発光デバイス材料として期待
され、現在盛んに研究開発が行われている。
【０００４】このII−VI族化合物半導体の作製において
は、良質なII−VI族化合物のバルク基板結晶の入手が困
難であるため、一般的には高品質で入手が容易なIII−
Ｖ族化合物のバルク基板結晶を基板として用いている。
その中でもＧａＡｓ基板は、II−VI族化合物半導体の一
つであるＺｎＳｅと格子定数が近く、ＺｎＳＳｅ、Ｍｇ
ＺｎＳＳｅといった混晶を用いれば、格子整合条件下で
ダブルヘテロ構造が作製できるため、II−VI族化合物半
導体作製用基板としてもっとも広く用いられている。
は、良質なII−VI族化合物のバルク基板結晶の入手が困
難であるため、一般的には高品質で入手が容易なIII−
Ｖ族化合物のバルク基板結晶を基板として用いている。
その中でもＧａＡｓ基板は、II−VI族化合物半導体の一
つであるＺｎＳｅと格子定数が近く、ＺｎＳＳｅ、Ｍｇ
ＺｎＳＳｅといった混晶を用いれば、格子整合条件下で
ダブルヘテロ構造が作製できるため、II−VI族化合物半
導体作製用基板としてもっとも広く用いられている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記Ｇ
ａＡｓ基板上に作製されたII−VI族化合物発光半導体レ
ーザーにおいては、II−VI族化合物半導体層中に存在す
る欠陥が原因となって、通電中に急速に劣化が進み、長
寿命化・高出力化の大きな妨げとなっている（例えば、
アプライド フィジックス レター(Appl. Phys. Let
t.)、６５巻、１３３１ページ、１９９４年）。
ａＡｓ基板上に作製されたII−VI族化合物発光半導体レ
ーザーにおいては、II−VI族化合物半導体層中に存在す
る欠陥が原因となって、通電中に急速に劣化が進み、長
寿命化・高出力化の大きな妨げとなっている（例えば、
アプライド フィジックス レター(Appl. Phys. Let
t.)、６５巻、１３３１ページ、１９９４年）。
【０００６】II−VI族化合物とIII−Ｖ族化合物との界
面（以下「II−VI／III−Ｖ界面」という。）での欠陥
は、ＧａとＳｅ又はＧａとＳが結合すると３次元成長を
起こしやすく、II−VI族化合物薄膜中に欠陥を発生させ
る原因となることが分かっており、高品質なII−VI族化
合物層を成長させるには、II−VI／III−Ｖ界面の制御
が重要である。
面（以下「II−VI／III−Ｖ界面」という。）での欠陥
は、ＧａとＳｅ又はＧａとＳが結合すると３次元成長を
起こしやすく、II−VI族化合物薄膜中に欠陥を発生させ
る原因となることが分かっており、高品質なII−VI族化
合物層を成長させるには、II−VI／III−Ｖ界面の制御
が重要である。
【０００７】ＭＢＥ法でＧａＡｓ基板上に形成された従
来のII−VI族化合物半導体の層構造を図６に示す。Ｇａ
Ａｓ基板１上にＭＢＥ法でII−VI族化合物層を成長させ
る場合、まず初めに、真空搬送機構を介してII−VI族化
合物半導体成長室と接続されたIII−Ｖ族化合物半導体
成長室内において、ＧａＡｓ基板表面の自然酸化膜をＡ
ｓ分子線下で除去し、次いで該基板表面の平坦性を回復
させるために、ＧａＡｓバッファ層４を成長させ、最表
面をＡｓで終端させる。次に、ＧａＡｓバッファ層４を
成長させた該基板をII−VI族化合物半導体成長室に搬送
し、表面のＡｓの再配列構造を高速電子線回折等で観察
しながら基板温度を昇温し、Ａｓの被覆率が７５％程度
となる（２×４）の再配列構造を形成する。続いて、II
族ビームを照射しながら基板温度をII−VI族化合物半導
体薄膜の成長温度２８０℃程度に安定させ、ＺｎＳｅバ
ッファ層６の形成を開始する。その際、はじめの数原子
層はII族過剰条件下で成長を行なうなどして、ＧａとＳ
ｅ、ＧａとＳができるだけ結合しないようにしていた
（例えばアプライド フィジックス レター (Appl.Ph
ys. Lett.)、６８巻、２８２８ページ、１９９６年）。
来のII−VI族化合物半導体の層構造を図６に示す。Ｇａ
Ａｓ基板１上にＭＢＥ法でII−VI族化合物層を成長させ
る場合、まず初めに、真空搬送機構を介してII−VI族化
合物半導体成長室と接続されたIII−Ｖ族化合物半導体
成長室内において、ＧａＡｓ基板表面の自然酸化膜をＡ
ｓ分子線下で除去し、次いで該基板表面の平坦性を回復
させるために、ＧａＡｓバッファ層４を成長させ、最表
面をＡｓで終端させる。次に、ＧａＡｓバッファ層４を
成長させた該基板をII−VI族化合物半導体成長室に搬送
し、表面のＡｓの再配列構造を高速電子線回折等で観察
しながら基板温度を昇温し、Ａｓの被覆率が７５％程度
となる（２×４）の再配列構造を形成する。続いて、II
族ビームを照射しながら基板温度をII−VI族化合物半導
体薄膜の成長温度２８０℃程度に安定させ、ＺｎＳｅバ
ッファ層６の形成を開始する。その際、はじめの数原子
層はII族過剰条件下で成長を行なうなどして、ＧａとＳ
ｅ、ＧａとＳができるだけ結合しないようにしていた
（例えばアプライド フィジックス レター (Appl.Ph
ys. Lett.)、６８巻、２８２８ページ、１９９６年）。
【０００８】しかし、このような方法では完全にＧａと
Ｓｅ、ＧａとＳが結合するのを防ぐことは難しく、たと
えば、II−VI族化合物半導体成長室内に残留しているＳ
やＳｅによってＧａＡｓ基板の表面が汚染されたり（例
えばアプライド フィジックス レター(Appl. Phys. L
ett.)、６８巻、２８２８ページ、１９９６年）、Ａｓ
の被覆率の基板面内でのバラツキのためにII−VI族化合
物層の欠陥密度のウエハ面内での均一性や再現性に問題
があるなど、II−VI族化合物光デバイスの高効率化およ
び長寿命化に対して大きな障害を有していた。
Ｓｅ、ＧａとＳが結合するのを防ぐことは難しく、たと
えば、II−VI族化合物半導体成長室内に残留しているＳ
やＳｅによってＧａＡｓ基板の表面が汚染されたり（例
えばアプライド フィジックス レター(Appl. Phys. L
ett.)、６８巻、２８２８ページ、１９９６年）、Ａｓ
の被覆率の基板面内でのバラツキのためにII−VI族化合
物層の欠陥密度のウエハ面内での均一性や再現性に問題
があるなど、II−VI族化合物光デバイスの高効率化およ
び長寿命化に対して大きな障害を有していた。
【０００９】そこで本発明の目的は、II−VI／III−Ｖ
界面での結晶欠陥の発生を抑制し、III−Ｖ族化合物基
板上に再現性良く均一で高品質なII−VI族化合物半導体
を作製する方法を提供することである。また、長寿命で
高出力の光デバイスが作製可能な均一で高品質なII−VI
族化合物半導体を提供することである。
界面での結晶欠陥の発生を抑制し、III−Ｖ族化合物基
板上に再現性良く均一で高品質なII−VI族化合物半導体
を作製する方法を提供することである。また、長寿命で
高出力の光デバイスが作製可能な均一で高品質なII−VI
族化合物半導体を提供することである。
【００１０】
【課題を解決するための手段】本発明者は、上記の目的
を達成するために種々の検討を重ねた結果、本発明を完
成した。
を達成するために種々の検討を重ねた結果、本発明を完
成した。
【００１１】第１の発明は、ＧａＡｓ基板上に構成元素
としてＩｎを含むIII−Ｖ族化合物半導体層を積層し、
その上にII−VI族化合物半導体層を成長させるII−VI族
化合物半導体の製造方法であって、前記Ｉｎを含むIII
−Ｖ族化合物半導体層の厚さを臨界膜厚以下にすること
を特徴とするII−VI族化合物半導体の製造方法に関す
る。
としてＩｎを含むIII−Ｖ族化合物半導体層を積層し、
その上にII−VI族化合物半導体層を成長させるII−VI族
化合物半導体の製造方法であって、前記Ｉｎを含むIII
−Ｖ族化合物半導体層の厚さを臨界膜厚以下にすること
を特徴とするII−VI族化合物半導体の製造方法に関す
る。
【００１２】第２の発明は、ＧａＡｓ基板上に構成元素
としてＩｎを含むIII−Ｖ族化合物半導体層を積層し、
その上にII−VI族化合物半導体層を成長させるII−VI族
化合物半導体の製造方法であって、前記Ｉｎを含むIII
−Ｖ族化合物半導体層の組成を、前記ＧａＡｓ基板と格
子整合するように形成することを特徴とするII−VI族化
合物半導体の製造方法に関する。
としてＩｎを含むIII−Ｖ族化合物半導体層を積層し、
その上にII−VI族化合物半導体層を成長させるII−VI族
化合物半導体の製造方法であって、前記Ｉｎを含むIII
−Ｖ族化合物半導体層の組成を、前記ＧａＡｓ基板と格
子整合するように形成することを特徴とするII−VI族化
合物半導体の製造方法に関する。
【００１３】第３の発明は、前記ＧａＡｓ基板がｎ型基
板である第１又は第２の発明のII−VI族化合物半導体の
製造方法に関する。
板である第１又は第２の発明のII−VI族化合物半導体の
製造方法に関する。
【００１４】第４の発明は、前記Ｉｎを含むIII−Ｖ族
化合物半導体層がＩｎ・Ｇａ・Ａｓ・Ｐ、又はＩｎ・Ａ
ｓからなる第１又は第２の発明のII−VI族化合物半導体
の製造方法に関する。
化合物半導体層がＩｎ・Ｇａ・Ａｓ・Ｐ、又はＩｎ・Ａ
ｓからなる第１又は第２の発明のII−VI族化合物半導体
の製造方法に関する。
【００１５】第５の発明は、ＧａＡｓ基板上に構成元素
としてＩｎを含むIII−Ｖ族化合物半導体層を積層し、
その上にII−VI族化合物半導体層を成長させるII−VI族
化合物半導体の製造方法であって、前記ＧａＡｓ基板と
前記Ｉｎを含むIII−Ｖ族化合物半導体層との間の格子
不整合量を小さくするIII−Ｖ族化合物半導体層を前記
基板上に設け、その上に前記Ｉｎを含むIII−Ｖ族化合
物半導体層を積層することを特徴とするII−VI族化合物
半導体の製造方法に関する。
としてＩｎを含むIII−Ｖ族化合物半導体層を積層し、
その上にII−VI族化合物半導体層を成長させるII−VI族
化合物半導体の製造方法であって、前記ＧａＡｓ基板と
前記Ｉｎを含むIII−Ｖ族化合物半導体層との間の格子
不整合量を小さくするIII−Ｖ族化合物半導体層を前記
基板上に設け、その上に前記Ｉｎを含むIII−Ｖ族化合
物半導体層を積層することを特徴とするII−VI族化合物
半導体の製造方法に関する。
【００１６】第６の発明は、前記Ｉｎを含むIII−Ｖ族
化合物半導体層の厚さ、及び前記の格子不整合量を小さ
くするIII−Ｖ族化合物半導体層全体の厚さを、臨界膜
厚以下にする第５の発明のII−VI族化合物半導体の製造
方法に関する。
化合物半導体層の厚さ、及び前記の格子不整合量を小さ
くするIII−Ｖ族化合物半導体層全体の厚さを、臨界膜
厚以下にする第５の発明のII−VI族化合物半導体の製造
方法に関する。
【００１７】第７の発明は、ＧａＡｓ基板上に構成元素
としてＩｎを含むIII−Ｖ族化合物半導体層を積層し、
その上にII−VI族化合物半導体層を成長させるII−VI族
化合物半導体の製造方法であって、前記Ｉｎを含むIII
−Ｖ族化合物半導体層として、積層構造を有しその少な
くとも１層が構成元素としてＩｎを含むIII−Ｖ族化合
物半導体層で構成される超格子層を設けることを特徴と
するII−VI族化合物半導体の製造方法に関する。
としてＩｎを含むIII−Ｖ族化合物半導体層を積層し、
その上にII−VI族化合物半導体層を成長させるII−VI族
化合物半導体の製造方法であって、前記Ｉｎを含むIII
−Ｖ族化合物半導体層として、積層構造を有しその少な
くとも１層が構成元素としてＩｎを含むIII−Ｖ族化合
物半導体層で構成される超格子層を設けることを特徴と
するII−VI族化合物半導体の製造方法に関する。
【００１８】第８の発明は、前記超格子層全体の厚さを
臨界膜厚以下にする第７の発明のII−VI族化合物半導体
の製造方法に関する。
臨界膜厚以下にする第７の発明のII−VI族化合物半導体
の製造方法に関する。
【００１９】第９の発明は、前記超格子層全体の平均の
格子定数が前記ＧａＡｓ基板の格子定数とほぼ一致する
ように前記超格子層を形成する第７の発明のII−VI族化
合物半導体の製造方法に関する。
格子定数が前記ＧａＡｓ基板の格子定数とほぼ一致する
ように前記超格子層を形成する第７の発明のII−VI族化
合物半導体の製造方法に関する。
【００２０】第１０の発明は、ＧａＡｓ基板上に構成元
素としてＩｎを含むIII−Ｖ族化合物半導体層が積層さ
れ、その上にII−VI族化合物半導体層が形成されたII−
VI族化合物半導体であって、前記Ｉｎを含むIII−Ｖ族
化合物半導体層の厚さが臨界膜厚以下であることを特徴
とするII−VI族化合物半導体に関する。
素としてＩｎを含むIII−Ｖ族化合物半導体層が積層さ
れ、その上にII−VI族化合物半導体層が形成されたII−
VI族化合物半導体であって、前記Ｉｎを含むIII−Ｖ族
化合物半導体層の厚さが臨界膜厚以下であることを特徴
とするII−VI族化合物半導体に関する。
【００２１】第１１の発明は、ＧａＡｓ基板上に構成元
素としてＩｎを含むIII−Ｖ族化合物半導体層が積層さ
れ、その上にII−VI族化合物半導体層が形成されたII−
VI族化合物半導体であって、前記Ｉｎを含むIII−Ｖ族
化合物半導体層が、前記ＧａＡｓ基板と格子整合する組
成を有することを特徴とするII−VI族化合物半導体に関
する。
素としてＩｎを含むIII−Ｖ族化合物半導体層が積層さ
れ、その上にII−VI族化合物半導体層が形成されたII−
VI族化合物半導体であって、前記Ｉｎを含むIII−Ｖ族
化合物半導体層が、前記ＧａＡｓ基板と格子整合する組
成を有することを特徴とするII−VI族化合物半導体に関
する。
【００２２】第１２の発明は、前記ＧａＡｓ基板がｎ型
基板である第１０又は第１１の発明のII−VI族化合物半
導体に関する。
基板である第１０又は第１１の発明のII−VI族化合物半
導体に関する。
【００２３】第１３の発明は、前記Ｉｎを含むIII−Ｖ
族化合物半導体層がＩｎ・Ｇａ・Ａｓ・Ｐ、又はＩｎ・
Ａｓからなる第１０又は第１１の発明のII−VI族化合物
半導体に関する。
族化合物半導体層がＩｎ・Ｇａ・Ａｓ・Ｐ、又はＩｎ・
Ａｓからなる第１０又は第１１の発明のII−VI族化合物
半導体に関する。
【００２４】第１４の発明は、ＧａＡｓ基板上に構成元
素としてＩｎを含むIII−Ｖ族化合物半導体層が積層さ
れ、その上にII−VI族化合物半導体層が形成されたII−
VI族化合物半導体であって、前記ＧａＡｓ基板と前記Ｉ
ｎを含むIII−Ｖ族化合物半導体層との間に、前記Ｇａ
Ａｓ基板と前記Ｉｎを含むIII−Ｖ族化合物半導体層と
の間の格子不整合量を小さくするIII−Ｖ族化合物半導
体層が設けられていることを特徴とするII−VI族化合物
半導体に関する。
素としてＩｎを含むIII−Ｖ族化合物半導体層が積層さ
れ、その上にII−VI族化合物半導体層が形成されたII−
VI族化合物半導体であって、前記ＧａＡｓ基板と前記Ｉ
ｎを含むIII−Ｖ族化合物半導体層との間に、前記Ｇａ
Ａｓ基板と前記Ｉｎを含むIII−Ｖ族化合物半導体層と
の間の格子不整合量を小さくするIII−Ｖ族化合物半導
体層が設けられていることを特徴とするII−VI族化合物
半導体に関する。
【００２５】第１５の発明は、前記Ｉｎを含むIII−Ｖ
族化合物半導体層の厚さ、及び前記の格子不整合量を小
さくするIII−Ｖ族化合物半導体層全体の厚さが、臨界
膜厚以下である第１４の発明のII−VI族化合物半導体に
関する。
族化合物半導体層の厚さ、及び前記の格子不整合量を小
さくするIII−Ｖ族化合物半導体層全体の厚さが、臨界
膜厚以下である第１４の発明のII−VI族化合物半導体に
関する。
【００２６】第１６の発明は、ＧａＡｓ基板上に構成元
素としてＩｎを含むIII−Ｖ族化合物半導体層が積層さ
れ、その上にII−VI族化合物半導体層が形成されている
II−VI族化合物半導体であって、前記Ｉｎを含むIII−
Ｖ族化合物半導体層が、積層構造を有しその少なくとも
１層が構成元素としてＩｎを含むIII−Ｖ族化合物半導
体層で構成される超格子層であることを特徴とするII−
VI族化合物半導体に関する。
素としてＩｎを含むIII−Ｖ族化合物半導体層が積層さ
れ、その上にII−VI族化合物半導体層が形成されている
II−VI族化合物半導体であって、前記Ｉｎを含むIII−
Ｖ族化合物半導体層が、積層構造を有しその少なくとも
１層が構成元素としてＩｎを含むIII−Ｖ族化合物半導
体層で構成される超格子層であることを特徴とするII−
VI族化合物半導体に関する。
【００２７】第１７の発明は、前記超格子層全体の厚さ
が臨界膜厚以下である第１６の発明のII−VI族化合物半
導体に関する。
が臨界膜厚以下である第１６の発明のII−VI族化合物半
導体に関する。
【００２８】第１８の発明は、前記超格子層全体の平均
の格子定数が前記ＧａＡｓ基板の格子定数とほぼ一致し
ている第１６の発明のII−VI族化合物半導体に関する。
の格子定数が前記ＧａＡｓ基板の格子定数とほぼ一致し
ている第１６の発明のII−VI族化合物半導体に関する。
【００２９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて詳細に説明する。なお、本実施の形態では、ｎ
型ＧａＡｓ基板の例を挙げて説明する。
を用いて詳細に説明する。なお、本実施の形態では、ｎ
型ＧａＡｓ基板の例を挙げて説明する。
【００３０】実施形態１ 図１に、本発明におけるII−VI族化合物半導体の基本的
な層構造を示す。本実施形態の半導体は、III−Ｖ族化
合物半導体成長室においてＧａＡｓ基板１上に、Ｉｎを
含むIII−Ｖ族化合物半導体層２としてＩｎＧａＡｓＰ
層を堆積させ、この基板を真空搬送機構を介してII−VI
族化合物半導体成長室に移送し、II−VI族化合物半導体
層３を積層することにより得られる。
な層構造を示す。本実施形態の半導体は、III−Ｖ族化
合物半導体成長室においてＧａＡｓ基板１上に、Ｉｎを
含むIII−Ｖ族化合物半導体層２としてＩｎＧａＡｓＰ
層を堆積させ、この基板を真空搬送機構を介してII−VI
族化合物半導体成長室に移送し、II−VI族化合物半導体
層３を積層することにより得られる。
【００３１】上記構成にすることにより、ＧａＡｓ基板
上に直接成長した場合と比べて、結晶欠陥が非常に少な
く、また実際の発光デバイスに応用した場合も通電中の
劣化が少ない、極めて優れたII−VI族化合物半導体が得
られる。
上に直接成長した場合と比べて、結晶欠陥が非常に少な
く、また実際の発光デバイスに応用した場合も通電中の
劣化が少ない、極めて優れたII−VI族化合物半導体が得
られる。
【００３２】実施形態２ 図２に、本発明のさらに具体的なII−VI族化合物半導体
の層構造を示す。まず、III−Ｖ族半導体成長室におい
てＧａＡｓ基板１表面の自然酸化膜除去を行い、続いて
ＧａＡｓバッファ層を堆積させた。次いで、任意の組成
のＩｎＧａＡｓＰ層５を積層した。このＩｎＧａＡｓＰ
層５の膜厚を、ＧａＡｓ基板１との間の格子不整合によ
る結晶欠陥が発生しないように臨界膜厚以下とした。本
実施形態ではＧａＡｓ基板１とＩｎＧａＡｓＰ層５との
間には０．１％の格子不整合があり、ＩｎＧａＡｓＰ層
５の膜厚はこの場合の臨界膜厚である０．１５μｍ以下
の０．１μｍ程度とした。
の層構造を示す。まず、III−Ｖ族半導体成長室におい
てＧａＡｓ基板１表面の自然酸化膜除去を行い、続いて
ＧａＡｓバッファ層を堆積させた。次いで、任意の組成
のＩｎＧａＡｓＰ層５を積層した。このＩｎＧａＡｓＰ
層５の膜厚を、ＧａＡｓ基板１との間の格子不整合によ
る結晶欠陥が発生しないように臨界膜厚以下とした。本
実施形態ではＧａＡｓ基板１とＩｎＧａＡｓＰ層５との
間には０．１％の格子不整合があり、ＩｎＧａＡｓＰ層
５の膜厚はこの場合の臨界膜厚である０．１５μｍ以下
の０．１μｍ程度とした。
【００３３】ＩｎＧａＡｓＰ層５の臨界膜厚は、ＧａＡ
ｓ基板１とＩｎＧａＡｓＰ層５との格子不整合の大きさ
により変化し、例えばMatthewsとBlakesleeにより検討
されたジャーナル オブ クリスタル グロウス(J. Cr
yst. Growth)、２７巻、１１８ページ、１９７４年に掲
載の力学的平衡理論により計算できる。
ｓ基板１とＩｎＧａＡｓＰ層５との格子不整合の大きさ
により変化し、例えばMatthewsとBlakesleeにより検討
されたジャーナル オブ クリスタル グロウス(J. Cr
yst. Growth)、２７巻、１１８ページ、１９７４年に掲
載の力学的平衡理論により計算できる。
【００３４】この基板を真空搬送機構を介してII−VI族
化合物半導体成長室に移送し、厚さ約１０ｎｍのＺｎＳ
ｅバッファ層６を堆積させてから、厚さ約１μmのＭｇ
ＺｎＳＳｅ層７を堆積させた。
化合物半導体成長室に移送し、厚さ約１０ｎｍのＺｎＳ
ｅバッファ層６を堆積させてから、厚さ約１μmのＭｇ
ＺｎＳＳｅ層７を堆積させた。
【００３５】ＳｅとＳを比較するとＳの方がよりＧａと
の結合が強く三次元成長を起こしやすいため、ＺｎＳｅ
バッファ層の形成は、II−VI／III−Ｖ界面からＳを遠
ざける意味で、その形成は効果的である。また、ＺｎＳ
ｅはＧａＡｓとの格子不整合量が０．２７％と比較的小
さいため、ＧａＡｓ上にII−VI族化合物を成長させる場
合、II−VI族化合物層側のバッファ層として効果的であ
る。
の結合が強く三次元成長を起こしやすいため、ＺｎＳｅ
バッファ層の形成は、II−VI／III−Ｖ界面からＳを遠
ざける意味で、その形成は効果的である。また、ＺｎＳ
ｅはＧａＡｓとの格子不整合量が０．２７％と比較的小
さいため、ＧａＡｓ上にII−VI族化合物を成長させる場
合、II−VI族化合物層側のバッファ層として効果的であ
る。
【００３６】これにより、II−VI／III−Ｖ界面でのＧ
ａとＳｅ又はＧａとＳの結合が抑制され、ＧａＡｓバッ
ファ層上に直接成長した場合と比べて、結晶欠陥が非常
に少なく、また実際の発光デバイスに応用した場合も通
電中の劣化が少ない、極めて優れたII−VI族化合物半導
体が得られた。
ａとＳｅ又はＧａとＳの結合が抑制され、ＧａＡｓバッ
ファ層上に直接成長した場合と比べて、結晶欠陥が非常
に少なく、また実際の発光デバイスに応用した場合も通
電中の劣化が少ない、極めて優れたII−VI族化合物半導
体が得られた。
【００３７】実施形態３ 本実施形態では、実施形態２におけるＩｎＧａＡｓＰ層
５として、ＧａＡｓ基板１とほぼ格子整合する組成のＩ
ｎ0.4Ｇａ0.6Ａｓ0.17Ｐ0.83を厚さ約０．２μｍで積層
し、この上に厚さ約１０ｎｍのＺｎＳｅバッファ層６
と、厚さ約１μmのＭｇＺｎＳＳｅ層７を堆積させ、高
品質な半導体を得た。
５として、ＧａＡｓ基板１とほぼ格子整合する組成のＩ
ｎ0.4Ｇａ0.6Ａｓ0.17Ｐ0.83を厚さ約０．２μｍで積層
し、この上に厚さ約１０ｎｍのＺｎＳｅバッファ層６
と、厚さ約１μmのＭｇＺｎＳＳｅ層７を堆積させ、高
品質な半導体を得た。
【００３８】実施形態４ 図３に、本実施形態のII−VI族化合物半導体の層構造を
示す。まず、III−Ｖ族化合物半導体成長室においてＧ
ａＡｓ基板１表面の自然酸化膜除去を行い、続いてＧａ
Ａｓバッファ層４を堆積させた。次いでＩｎＡｓ層８を
積層した。その後、この基板を真空搬送機構を介してII
−VI族化合物半導体成長室に移送し、厚さ約１０ｎｍの
ＺｎＳｅバッファ層６を堆積させてから、厚さ約１μm
のＭｇＺｎＳＳｅ層７を堆積させた。また、本実施形態
ではＩｎＡｓ層８の膜厚を臨界膜厚以下の１原子層程度
に薄くして、ＧａＡｓ基板１との間の約７％の格子不整
合による結晶欠陥が発生しないようにした。
示す。まず、III−Ｖ族化合物半導体成長室においてＧ
ａＡｓ基板１表面の自然酸化膜除去を行い、続いてＧａ
Ａｓバッファ層４を堆積させた。次いでＩｎＡｓ層８を
積層した。その後、この基板を真空搬送機構を介してII
−VI族化合物半導体成長室に移送し、厚さ約１０ｎｍの
ＺｎＳｅバッファ層６を堆積させてから、厚さ約１μm
のＭｇＺｎＳＳｅ層７を堆積させた。また、本実施形態
ではＩｎＡｓ層８の膜厚を臨界膜厚以下の１原子層程度
に薄くして、ＧａＡｓ基板１との間の約７％の格子不整
合による結晶欠陥が発生しないようにした。
【００３９】これにより、II−VI／III−Ｖ界面のIII族
原子がＩｎＡｓのＩｎのみであるため、Ｓｅ又はＳと反
応を起こし難く、３次元成長が抑制され、ＧａＡｓバッ
ファ層４上に直接成長した場合と比べて、結晶欠陥が非
常に少なく、また実際の発光デバイスに応用した場合も
通電中の劣化が少ない、極めて優れた特性のII−VI族化
合物半導体が得られた。
原子がＩｎＡｓのＩｎのみであるため、Ｓｅ又はＳと反
応を起こし難く、３次元成長が抑制され、ＧａＡｓバッ
ファ層４上に直接成長した場合と比べて、結晶欠陥が非
常に少なく、また実際の発光デバイスに応用した場合も
通電中の劣化が少ない、極めて優れた特性のII−VI族化
合物半導体が得られた。
【００４０】実施形態５ 図４に、本実施形態のII−VI族化合物半導体の層構造を
示す。本実施形態は、実施形態４におけるＩｎＡｓ層８
の下にＩｎＡｓとＧａＡｓとの間の格子不整合量を補償
するためのIII−Ｖ族化合物半導体層９が挿入されてい
る点に特徴がある。この半導体層９は原子層オーダーの
厚さを有する層から構成される。この半導体層９全体の
膜厚は臨界膜厚以下であることが好ましい。また、Ｉｎ
Ａｓ層８も臨界膜厚以下であることが好ましい。
示す。本実施形態は、実施形態４におけるＩｎＡｓ層８
の下にＩｎＡｓとＧａＡｓとの間の格子不整合量を補償
するためのIII−Ｖ族化合物半導体層９が挿入されてい
る点に特徴がある。この半導体層９は原子層オーダーの
厚さを有する層から構成される。この半導体層９全体の
膜厚は臨界膜厚以下であることが好ましい。また、Ｉｎ
Ａｓ層８も臨界膜厚以下であることが好ましい。
【００４１】上記実施形態４と同様の手順でＧａＡｓ基
板１上にＧａＡｓバッファ層４を堆積させた後、本実施
形態では、まず３／２原子層分のＧａＰ層、次いで１／
２原子層分のＩｎＰ層を積層した。そしてその上に１／
２原子層分のＩｎＡｓ層を形成した。その際、各層とＧ
ａＡｓ層との間の格子不整合量は、ＧａＰが−３．５８
％、ＩｎＰが３．８１％、ＩｎＡｓが７．１７％であ
り、上記構造の場合、平均０．０４８％程度となり、最
表面はＩｎＡｓであるにもかかわらず格子不整合量をか
なり小さくできた。その後、この基板を真空搬送機構を
介してII−VI族化合物半導体用成長室に移送し、厚さ約
１０ｎｍのＺｎＳｅバッファ層６を堆積させてから、厚
さ約１μmのＭｇＺｎＳＳｅ層７を堆積させた。
板１上にＧａＡｓバッファ層４を堆積させた後、本実施
形態では、まず３／２原子層分のＧａＰ層、次いで１／
２原子層分のＩｎＰ層を積層した。そしてその上に１／
２原子層分のＩｎＡｓ層を形成した。その際、各層とＧ
ａＡｓ層との間の格子不整合量は、ＧａＰが−３．５８
％、ＩｎＰが３．８１％、ＩｎＡｓが７．１７％であ
り、上記構造の場合、平均０．０４８％程度となり、最
表面はＩｎＡｓであるにもかかわらず格子不整合量をか
なり小さくできた。その後、この基板を真空搬送機構を
介してII−VI族化合物半導体用成長室に移送し、厚さ約
１０ｎｍのＺｎＳｅバッファ層６を堆積させてから、厚
さ約１μmのＭｇＺｎＳＳｅ層７を堆積させた。
【００４２】これにより、II−VI／III−Ｖ界面のIII族
原子がＩｎＡｓのＩｎのみであるため、Ｓｅ又はＳと反
応を起こし難く、３次元成長が抑制され、さらにＩｎＡ
ｓ／ＩｎＰ／ＧａＰ層全体の平均の格子定数がＧａＡｓ
と近いため、新たな超格子層での新たな結晶欠陥の発生
がなく、結晶欠陥の非常に少ない、また実際の発光デバ
イスに応用した場合も通電中の劣化が少ない、極めて優
れたII−VI族化合物半導体が得られた。
原子がＩｎＡｓのＩｎのみであるため、Ｓｅ又はＳと反
応を起こし難く、３次元成長が抑制され、さらにＩｎＡ
ｓ／ＩｎＰ／ＧａＰ層全体の平均の格子定数がＧａＡｓ
と近いため、新たな超格子層での新たな結晶欠陥の発生
がなく、結晶欠陥の非常に少ない、また実際の発光デバ
イスに応用した場合も通電中の劣化が少ない、極めて優
れたII−VI族化合物半導体が得られた。
【００４３】実施形態６ 図５に、本実施形態のII−VI族化合物半導体薄膜の層構
造を示す。まず、III−Ｖ族化合物半導体成長室におい
てＧａＡｓ基板１表面の自然酸化膜除去を行い、続いて
ＧａＡｓバッファ層４を堆積させた。次いで、任意の組
成のＩｎＧａＡｓ層と任意の組成のＩｎＧａＰ層を交互
に積層し超格子層１０を形成した。その後、この基板を
真空搬送機構を介してII−VI族化合物半導体成長室に移
送し、厚さ約１０ｎｍのＺｎＳｅバッファ層６を堆積さ
せてから、厚さ約１μmのＭｇＺｎＳＳｅ層７を堆積さ
せた。
造を示す。まず、III−Ｖ族化合物半導体成長室におい
てＧａＡｓ基板１表面の自然酸化膜除去を行い、続いて
ＧａＡｓバッファ層４を堆積させた。次いで、任意の組
成のＩｎＧａＡｓ層と任意の組成のＩｎＧａＰ層を交互
に積層し超格子層１０を形成した。その後、この基板を
真空搬送機構を介してII−VI族化合物半導体成長室に移
送し、厚さ約１０ｎｍのＺｎＳｅバッファ層６を堆積さ
せてから、厚さ約１μmのＭｇＺｎＳＳｅ層７を堆積さ
せた。
【００４４】これにより、II−VI／III−Ｖ界面でのＧ
ａ−Ｓｅ結合又はＧａ−Ｓ結合の形成が抑制され、Ｇａ
Ａｓバッファ層４上に直接成長した場合と比べて、結晶
欠陥が非常に少なく、また実際の発光デバイスに応用し
た場合も通電中の劣化が少ない、極めて優れたII−VI族
化合物半導体が得られた。
ａ−Ｓｅ結合又はＧａ−Ｓ結合の形成が抑制され、Ｇａ
Ａｓバッファ層４上に直接成長した場合と比べて、結晶
欠陥が非常に少なく、また実際の発光デバイスに応用し
た場合も通電中の劣化が少ない、極めて優れたII−VI族
化合物半導体が得られた。
【００４５】前記超格子層を設けた場合は、界面でのＩ
ｎ組成を大きくしても、該III−Ｖ族化合物半導体層全
体の平均歪みがあまり大きくならないため、ＧａＡｓ基
盤と格子整合をとりながら欠陥発生の抑制が可能とな
る。
ｎ組成を大きくしても、該III−Ｖ族化合物半導体層全
体の平均歪みがあまり大きくならないため、ＧａＡｓ基
盤と格子整合をとりながら欠陥発生の抑制が可能とな
る。
【００４６】超格子層の厚さは臨界膜厚以下である方
が、新たな結晶欠陥の発生を無くす意味で望ましい。ま
た、超格子層は、全体で基盤と格子整合しているこが好
ましく、格子整合すれば、その上に積層するII−VI族化
合物半導体層の臨界膜厚に影響を与えない。
が、新たな結晶欠陥の発生を無くす意味で望ましい。ま
た、超格子層は、全体で基盤と格子整合しているこが好
ましく、格子整合すれば、その上に積層するII−VI族化
合物半導体層の臨界膜厚に影響を与えない。
【００４７】実施形態７ 本実施形態では、ＩｎＧａＡｓ／ＩｎＧａＰ超格子層１
０とＧａＡｓ基板１との間の格子不整合により結晶欠陥
が発生しないように、超格子層全体の層厚を臨界膜厚以
下とした。本実施形態では、厚さ３ｎｍのＩｎ0.4Ｇａ
0.6Ａｓ層と厚さ１１．５ｎｍのＩｎ0.4Ｇａ0.6Ｐ層を
１０周期積層した超格子層を形成した。この場合、Ｉｎ
0.4Ｇａ0.6Ａｓ層とＧａＡｓ層との間には約２．８７
％、Ｉｎ0.4Ｇａ0.6Ｐ層とＧａＡｓ層との間には−０．
６２％の格子不整合があり、超格子層とＧａＡｓ層との
間には平均で約０．１％の格子不整合があった。そこ
で、超格子層全体の層厚が、この場合の臨界膜厚である
０．１５μｍ以下となるよう、１０周期で合計約０．１
４５μｍとした。
０とＧａＡｓ基板１との間の格子不整合により結晶欠陥
が発生しないように、超格子層全体の層厚を臨界膜厚以
下とした。本実施形態では、厚さ３ｎｍのＩｎ0.4Ｇａ
0.6Ａｓ層と厚さ１１．５ｎｍのＩｎ0.4Ｇａ0.6Ｐ層を
１０周期積層した超格子層を形成した。この場合、Ｉｎ
0.4Ｇａ0.6Ａｓ層とＧａＡｓ層との間には約２．８７
％、Ｉｎ0.4Ｇａ0.6Ｐ層とＧａＡｓ層との間には−０．
６２％の格子不整合があり、超格子層とＧａＡｓ層との
間には平均で約０．１％の格子不整合があった。そこ
で、超格子層全体の層厚が、この場合の臨界膜厚である
０．１５μｍ以下となるよう、１０周期で合計約０．１
４５μｍとした。
【００４８】超格子層の臨界膜厚は、ＧａＡｓ基板と超
格子層との格子不整合の大きさにより変化し、例えばMa
tthewsとBlakesleeにより検討されたジャーナル オブ
クリスタル グロウス(J. Cryst. Growth)、２７巻、
１１８ページ、１９７４年に掲載の力学的平衡理論によ
り計算できる。
格子層との格子不整合の大きさにより変化し、例えばMa
tthewsとBlakesleeにより検討されたジャーナル オブ
クリスタル グロウス(J. Cryst. Growth)、２７巻、
１１８ページ、１９７４年に掲載の力学的平衡理論によ
り計算できる。
【００４９】この超格子上に厚さ約１０ｎｍのＺｎＳｅ
バッファ層と、厚さ約１μmのＭｇＺｎＳＳｅ層を堆積
させた。
バッファ層と、厚さ約１μmのＭｇＺｎＳＳｅ層を堆積
させた。
【００５０】これにより、II−VI／III−Ｖ界面でのＧ
ａ−Ｓｅ結合又はＧａ−Ｓ結合の形成が抑制され、さら
にＩｎＧａＡｓ／ＩｎＧａＰ超格子層での新たな結晶欠
陥の発生も抑制され、結晶欠陥が非常に少なく、また実
際の発光デバイスに応用した場合も通電中の劣化が少な
い、極めて優れたII−VI族化合物半導体が得られた。
ａ−Ｓｅ結合又はＧａ−Ｓ結合の形成が抑制され、さら
にＩｎＧａＡｓ／ＩｎＧａＰ超格子層での新たな結晶欠
陥の発生も抑制され、結晶欠陥が非常に少なく、また実
際の発光デバイスに応用した場合も通電中の劣化が少な
い、極めて優れたII−VI族化合物半導体が得られた。
【００５１】実施形態８ 本実施形態では、実施形態６におけるＩｎＧａＡｓ／Ｉ
ｎＧａＰ超格子層１０として、その平均の格子定数がＧ
ａＡｓ基板１とほぼ一致するように、厚さ５ｎｍのＩｎ
0.24Ｇａ0.76Ａｓ層と厚さ５ｎｍのＩｎ0.24Ｇａ0.76Ｐ
層を２０周期積層した超格子層を形成した。この上に厚
さ約１０ｎｍのＺｎＳｅバッファ層６と、厚さ約１μm
のＭｇＺｎＳＳｅ層７を堆積させた。
ｎＧａＰ超格子層１０として、その平均の格子定数がＧ
ａＡｓ基板１とほぼ一致するように、厚さ５ｎｍのＩｎ
0.24Ｇａ0.76Ａｓ層と厚さ５ｎｍのＩｎ0.24Ｇａ0.76Ｐ
層を２０周期積層した超格子層を形成した。この上に厚
さ約１０ｎｍのＺｎＳｅバッファ層６と、厚さ約１μm
のＭｇＺｎＳＳｅ層７を堆積させた。
【００５２】これにより、II−VI／III−Ｖ界面でのＧ
ａ−Ｓｅ結合又はＧａ−Ｓ結合の形成が抑制され、さら
にＩｎＧａＡｓ／ＩｎＧａＰ超格子層１０の平均の格子
定数がＧａＡｓとほぼ一致しているため、超格子層１０
での新たな結晶欠陥の発生がなく、結晶欠陥の非常に少
ない、また実際の発光デバイスに応用した場合も通電中
の劣化が少ない、極めて優れたII−VI族化合物半導体が
得られた。
ａ−Ｓｅ結合又はＧａ−Ｓ結合の形成が抑制され、さら
にＩｎＧａＡｓ／ＩｎＧａＰ超格子層１０の平均の格子
定数がＧａＡｓとほぼ一致しているため、超格子層１０
での新たな結晶欠陥の発生がなく、結晶欠陥の非常に少
ない、また実際の発光デバイスに応用した場合も通電中
の劣化が少ない、極めて優れたII−VI族化合物半導体が
得られた。
【００５３】なお、以上の実施形態は、ＧａＡｓ基板上
のＭｇＺｎＳＳｅ層の作製方法について説明したが、Ｚ
ｎＳＳｅやＺｎＣｄＳＳｅ、ＢｅＭｇＺｎＳｅなど他の
II−VI族化合物半導体の作製にも適用可能であり、Ｇａ
Ａｓ基板上のIII−Ｖ族化合物半導体層の伝導型や添加
不純物の種類によらず効果がある。また、構成元素とし
てＩｎを含むIII−Ｖ族化合物半導体層に、III族原子と
してＡｌやＶ族原子としてＳｂを含む混晶を用いても、
適当なＩｎの組成を選べば同様の効果が得られる。
のＭｇＺｎＳＳｅ層の作製方法について説明したが、Ｚ
ｎＳＳｅやＺｎＣｄＳＳｅ、ＢｅＭｇＺｎＳｅなど他の
II−VI族化合物半導体の作製にも適用可能であり、Ｇａ
Ａｓ基板上のIII−Ｖ族化合物半導体層の伝導型や添加
不純物の種類によらず効果がある。また、構成元素とし
てＩｎを含むIII−Ｖ族化合物半導体層に、III族原子と
してＡｌやＶ族原子としてＳｂを含む混晶を用いても、
適当なＩｎの組成を選べば同様の効果が得られる。
【００５４】以上の本発明においては、ＧａＡｓ基板
上、又はＧａＡｓ基板上のＧａＡｓバッファ層上に、構
成元素としてＩｎを含むIII−Ｖ族化合物半導体層を積
層し、その上にII−VI族化合物半導体層を形成する。Ｉ
ｎは、Ｇａと比べてＳｅやＳと結合しにくいため、該II
I−Ｖ族化合物半導体層表面において、II−VI族化合物
半導体層の成長開始前に成長室内に残留しているＳｅや
Ｓによる汚染や、II−VI族化合物半導体層の成長開始後
のＧａ−Ｓｅ結合又はＧａ−Ｓ結合の形成が抑制され
る。これにより、II−VI／III−Ｖ界面から発生する欠
陥の密度が低減され、ＧａＡｓ基板上に非常に高品質な
II−VI族化合物半導体層を形成でき、長寿命・高出力な
II−VI族化合物発光半導体レーザー等の作製が可能とな
る。
上、又はＧａＡｓ基板上のＧａＡｓバッファ層上に、構
成元素としてＩｎを含むIII−Ｖ族化合物半導体層を積
層し、その上にII−VI族化合物半導体層を形成する。Ｉ
ｎは、Ｇａと比べてＳｅやＳと結合しにくいため、該II
I−Ｖ族化合物半導体層表面において、II−VI族化合物
半導体層の成長開始前に成長室内に残留しているＳｅや
Ｓによる汚染や、II−VI族化合物半導体層の成長開始後
のＧａ−Ｓｅ結合又はＧａ−Ｓ結合の形成が抑制され
る。これにより、II−VI／III−Ｖ界面から発生する欠
陥の密度が低減され、ＧａＡｓ基板上に非常に高品質な
II−VI族化合物半導体層を形成でき、長寿命・高出力な
II−VI族化合物発光半導体レーザー等の作製が可能とな
る。
【００５５】また、Ｇａ−Ｓｅ結合又はＧａ−Ｓ結合に
起因する界面での欠陥発生を抑制する効果は、該III−
Ｖ族化合物半導体層中の構成元素であるＩｎ組成が大き
いほど効果が大きい。特に、前記超格子層を設けた場合
は、界面でのＩｎ組成を大きくしても、該III−Ｖ族化
合物半導体層全体の平均歪みがあまり大きくならないた
め、ＧａＡｓ基盤と格子整合をとりながら欠陥発生の抑
制が可能となる。また、前記の格子不整合補償用III−
Ｖ族化合物半導体層を設けた場合は、II−VI／III−Ｖ
界面のIII族原子がＩｎのみであるため、Ｓｅ又はＳと
反応を起こし難く、３次元成長が抑制され、欠陥の発生
を抑制できる。
起因する界面での欠陥発生を抑制する効果は、該III−
Ｖ族化合物半導体層中の構成元素であるＩｎ組成が大き
いほど効果が大きい。特に、前記超格子層を設けた場合
は、界面でのＩｎ組成を大きくしても、該III−Ｖ族化
合物半導体層全体の平均歪みがあまり大きくならないた
め、ＧａＡｓ基盤と格子整合をとりながら欠陥発生の抑
制が可能となる。また、前記の格子不整合補償用III−
Ｖ族化合物半導体層を設けた場合は、II−VI／III−Ｖ
界面のIII族原子がＩｎのみであるため、Ｓｅ又はＳと
反応を起こし難く、３次元成長が抑制され、欠陥の発生
を抑制できる。
【００５６】Ｉｎの欠陥発生抑制効果は、表面上のＩｎ
量が成長に影響を与えることから、該III−Ｖ族化合物
半導体層の厚さにはよらないが、その上に堆積させるII
−VI族化合物半導体層の品質を考えると、該III−Ｖ族
化合物半導体層全体の厚さは、新たな結晶欠陥の発生を
無くす意味で臨界膜厚以下であることが望ましい。さら
には、該III−Ｖ族化合物半導体層全体の平均の格子定
数がＧａＡｓ基板とほぼ一致（基板と格子整合）してい
ることが最も望ましい。
量が成長に影響を与えることから、該III−Ｖ族化合物
半導体層の厚さにはよらないが、その上に堆積させるII
−VI族化合物半導体層の品質を考えると、該III−Ｖ族
化合物半導体層全体の厚さは、新たな結晶欠陥の発生を
無くす意味で臨界膜厚以下であることが望ましい。さら
には、該III−Ｖ族化合物半導体層全体の平均の格子定
数がＧａＡｓ基板とほぼ一致（基板と格子整合）してい
ることが最も望ましい。
【００５７】該III−Ｖ族化合物半導体層は、ＧａＡｓ
基板上に堆積させたＧａＡｓバッファ層上に積層する
と、該III−Ｖ族化合物半導体層の平坦性がよくなりさ
らに効果的である。
基板上に堆積させたＧａＡｓバッファ層上に積層する
と、該III−Ｖ族化合物半導体層の平坦性がよくなりさ
らに効果的である。
【００５８】
【発明の効果】以上の説明から明らかなように本発明の
ように、ＧａＡｓ基板上、又はＧａＡｓ基板上のＧａＡ
ｓバッファ層上に、構成元素としてＩｎを含むIII−Ｖ
族化合物半導体層を積層し、その上にII−VI族化合物半
導体層を形成することによって、II−VI／III−Ｖ界面
から発生する欠陥密度が低減され、非常に高品質なII−
VI族化合物半導体を得ることができた。この半導体を用
いることによって、長寿命で高出力の光デバイスを作製
することが可能になった。
ように、ＧａＡｓ基板上、又はＧａＡｓ基板上のＧａＡ
ｓバッファ層上に、構成元素としてＩｎを含むIII−Ｖ
族化合物半導体層を積層し、その上にII−VI族化合物半
導体層を形成することによって、II−VI／III−Ｖ界面
から発生する欠陥密度が低減され、非常に高品質なII−
VI族化合物半導体を得ることができた。この半導体を用
いることによって、長寿命で高出力の光デバイスを作製
することが可能になった。
【図１】本発明のII−VI族化合物半導体の層構造を示す
図である。
図である。
【図２】本発明のII−VI族化合物半導体の層構造を示す
図である。
図である。
【図３】本発明のII−VI族化合物半導体の層構造を示す
図である。
図である。
【図４】本発明のII−VI族化合物半導体の層構造を示す
図である。
図である。
【図５】本発明のII−VI族化合物半導体の層構造を示す
図である。
図である。
【図６】従来のII−VI族化合物半導体の層構造を示す図
である。
である。
１ ＧａＡｓ基板 ２ Ｉｎを含むIII−Ｖ族化合物半導体層 ３ II−VI族化合物半導体層 ４ ＧａＡｓバッファ層 ５ ＩｎＧａＡｓＰ層 ６ ＺｎＳｅバッファ層 ７ ＭｇＺｎＳＳｅ層 ８ ＩｎＡｓ層 ９ 格子不整合補償用III−Ｖ族化合物半導体層 １０ ＩｎＧａＡｓ／ＩｎＧａＰ超格子層
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｓ 3/18 Ｈ０１Ｌ 29/26
Claims (18)
- 【請求項１】 ＧａＡｓ基板上に構成元素としてＩｎを
含むIII−Ｖ族化合物半導体層を積層し、その上にII−V
I族化合物半導体層を成長させるII−VI族化合物半導体
の製造方法であって、前記Ｉｎを含むIII−Ｖ族化合物
半導体層の厚さを臨界膜厚以下にすることを特徴とする
II−VI族化合物半導体の製造方法。 - 【請求項２】 ＧａＡｓ基板上に構成元素としてＩｎを
含むIII−Ｖ族化合物半導体層を積層し、その上にII−V
I族化合物半導体層を成長させるII−VI族化合物半導体
の製造方法であって、前記Ｉｎを含むIII−Ｖ族化合物
半導体層の組成を、前記ＧａＡｓ基板と格子整合するよ
うに形成することを特徴とするII−VI族化合物半導体の
製造方法。 - 【請求項３】 前記ＧａＡｓ基板がｎ型基板である請求
項１又は２記載のII−VI族化合物半導体の製造方法。 - 【請求項４】 前記Ｉｎを含むIII−Ｖ族化合物半導体
層がＩｎ・Ｇａ・Ａｓ・Ｐ、又はＩｎ・Ａｓからなる請
求項１又は２記載のII−VI族化合物半導体の製造方法。 - 【請求項５】 ＧａＡｓ基板上に構成元素としてＩｎを
含むIII−Ｖ族化合物半導体層を積層し、その上にII−V
I族化合物半導体層を成長させるII−VI族化合物半導体
の製造方法であって、前記ＧａＡｓ基板と前記Ｉｎを含
むIII−Ｖ族化合物半導体層との間の格子不整合量を小
さくするIII−Ｖ族化合物半導体層を前記基板上に設
け、その上に前記Ｉｎを含むIII−Ｖ族化合物半導体層
を積層することを特徴とするII−VI族化合物半導体の製
造方法。 - 【請求項６】 前記Ｉｎを含むIII−Ｖ族化合物半導体
層の厚さ、及び前記の格子不整合量を小さくするIII−
Ｖ族化合物半導体層全体の厚さを、臨界膜厚以下にする
請求項５記載のII−VI族化合物半導体の製造方法。 - 【請求項７】 ＧａＡｓ基板上に構成元素としてＩｎを
含むIII−Ｖ族化合物半導体層を積層し、その上にII−V
I族化合物半導体層を成長させるII−VI族化合物半導体
の製造方法であって、前記Ｉｎを含むIII−Ｖ族化合物
半導体層として、積層構造を有しその少なくとも１層が
構成元素としてＩｎを含むIII−Ｖ族化合物半導体層で
構成される超格子層を設けることを特徴とするII−VI族
化合物半導体の製造方法。 - 【請求項８】 前記超格子層全体の厚さを臨界膜厚以下
にする請求項７記載のII−VI族化合物半導体の製造方
法。 - 【請求項９】 前記超格子層全体の平均の格子定数が前
記ＧａＡｓ基板の格子定数とほぼ一致するように前記超
格子層を形成する請求項７記載のII−VI族化合物半導体
の製造方法。 - 【請求項１０】 ＧａＡｓ基板上に構成元素としてＩｎ
を含むIII−Ｖ族化合物半導体層が積層され、その上にI
I−VI族化合物半導体層が形成されたII−VI族化合物半
導体であって、前記Ｉｎを含むIII−Ｖ族化合物半導体
層の厚さが臨界膜厚以下であることを特徴とするII−VI
族化合物半導体。 - 【請求項１１】 ＧａＡｓ基板上に構成元素としてＩｎ
を含むIII−Ｖ族化合物半導体層が積層され、その上にI
I−VI族化合物半導体層が形成されたII−VI族化合物半
導体であって、前記Ｉｎを含むIII−Ｖ族化合物半導体
層が、前記ＧａＡｓ基板と格子整合する組成を有するこ
とを特徴とするII−VI族化合物半導体。 - 【請求項１２】 前記ＧａＡｓ基板がｎ型基板である請
求項１０又は１１記載のII−VI族化合物半導体。 - 【請求項１３】 前記Ｉｎを含むIII−Ｖ族化合物半導
体層がＩｎ・Ｇａ・Ａｓ・Ｐ、又はＩｎ・Ａｓからなる
請求項１０又は１１記載のII−VI族化合物半導体。 - 【請求項１４】 ＧａＡｓ基板上に構成元素としてＩｎ
を含むIII−Ｖ族化合物半導体層が積層され、その上にI
I−VI族化合物半導体層が形成されたII−VI族化合物半
導体であって、前記ＧａＡｓ基板と前記Ｉｎを含むIII
−Ｖ族化合物半導体層との間に、前記ＧａＡｓ基板と前
記Ｉｎを含むIII−Ｖ族化合物半導体層との間の格子不
整合量を小さくするIII−Ｖ族化合物半導体層が設けら
れていることを特徴とするII−VI族化合物半導体。 - 【請求項１５】 前記Ｉｎを含むIII−Ｖ族化合物半導
体層の厚さ、及び前記の格子不整合量を小さくするIII
−Ｖ族化合物半導体層全体の厚さが、臨界膜厚以下であ
る請求項１４記載のII−VI族化合物半導体。 - 【請求項１６】 ＧａＡｓ基板上に構成元素としてＩｎ
を含むIII−Ｖ族化合物半導体層が積層され、その上にI
I−VI族化合物半導体層が形成されているII−VI族化合
物半導体であって、前記Ｉｎを含むIII−Ｖ族化合物半
導体層が、積層構造を有しその少なくとも１層が構成元
素としてＩｎを含むIII−Ｖ族化合物半導体層で構成さ
れる超格子層であることを特徴とするII−VI族化合物半
導体。 - 【請求項１７】 前記超格子層全体の厚さが臨界膜厚以
下である請求項１６記載のII−VI族化合物半導体。 - 【請求項１８】 前記超格子層全体の平均の格子定数が
前記ＧａＡｓ基板の格子定数とほぼ一致している請求項
１６記載のII−VI族化合物半導体。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25462296A JP3097570B2 (ja) | 1996-09-26 | 1996-09-26 | Ｉｉ−ｖｉ族化合物半導体およびその製造方法 |
| US08/936,272 US6072202A (en) | 1996-09-26 | 1997-09-24 | II-VI compound semiconductor device with III-V buffer layer |
| US09/272,737 US6320208B1 (en) | 1996-09-26 | 1999-03-08 | II-VI compound semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25462296A JP3097570B2 (ja) | 1996-09-26 | 1996-09-26 | Ｉｉ−ｖｉ族化合物半導体およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107045A true JPH10107045A (ja) | 1998-04-24 |
| JP3097570B2 JP3097570B2 (ja) | 2000-10-10 |
Family
ID=17267594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25462296A Expired - Fee Related JP3097570B2 (ja) | 1996-09-26 | 1996-09-26 | Ｉｉ−ｖｉ族化合物半導体およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6072202A (ja) |
| JP (1) | JP3097570B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015162605A (ja) * | 2014-02-27 | 2015-09-07 | 国立研究開発法人物質・材料研究機構 | デバイス作製用基板、その製造方法及び近赤外線発光デバイス |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999019776A1 (en) * | 1997-10-14 | 1999-04-22 | Seiko Instruments Inc. | Watch containing flat heat conductor and provided with thermoelectric generation unit |
| US6372356B1 (en) * | 1998-06-04 | 2002-04-16 | Xerox Corporation | Compliant substrates for growing lattice mismatched films |
| US7979714B2 (en) * | 2006-06-02 | 2011-07-12 | Harris Corporation | Authentication and access control device |
| CN112802961B (zh) * | 2021-01-25 | 2025-04-29 | 苏州矩阵光电有限公司 | 制备InSb功能层的方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715915B2 (ja) * | 1985-10-15 | 1995-02-22 | 日本電気株式会社 | ヘテロ結晶構造 |
| JPH06104533A (ja) * | 1992-09-22 | 1994-04-15 | Matsushita Electric Ind Co Ltd | 青色発光素子およびその製造方法 |
| WO1994015369A1 (en) * | 1992-12-22 | 1994-07-07 | Research Corporation Technologies, Inc. | Group ii-vi compound semiconductor light emitting devices and an ohmic contact therefor |
| US5488233A (en) * | 1993-03-11 | 1996-01-30 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting device with compound semiconductor layer |
| JPH06291032A (ja) * | 1993-04-06 | 1994-10-18 | Matsushita Electric Ind Co Ltd | 化合物半導体成長用基板 |
| JPH06302859A (ja) * | 1993-04-12 | 1994-10-28 | Matsushita Electric Ind Co Ltd | 発光素子 |
| JPH077218A (ja) * | 1993-06-15 | 1995-01-10 | Sony Corp | 半導体レーザ |
| JPH07231142A (ja) * | 1994-02-18 | 1995-08-29 | Mitsubishi Electric Corp | 半導体発光素子 |
| JPH08288544A (ja) * | 1995-04-14 | 1996-11-01 | Toshiba Corp | 半導体発光素子 |
-
1996
- 1996-09-26 JP JP25462296A patent/JP3097570B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-24 US US08/936,272 patent/US6072202A/en not_active Expired - Fee Related
-
1999
- 1999-03-08 US US09/272,737 patent/US6320208B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015162605A (ja) * | 2014-02-27 | 2015-09-07 | 国立研究開発法人物質・材料研究機構 | デバイス作製用基板、その製造方法及び近赤外線発光デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3097570B2 (ja) | 2000-10-10 |
| US6072202A (en) | 2000-06-06 |
| US6320208B1 (en) | 2001-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6072189A (en) | III-nitride optoelectronic semiconductor device containing Lattice mismatched III-nitride semiconductor materials | |
| US6746777B1 (en) | Alternative substrates for epitaxial growth | |
| US6233265B1 (en) | AlGaInN LED and laser diode structures for pure blue or green emission | |
| US20070128743A1 (en) | Process of producing group III nitride based reflectors | |
| WO2005086868A2 (en) | Metamorphic buffer on small lattice constant substrates | |
| JPH0652807B2 (ja) | 光子装置用の４元ｉｉ−ｖｉ族材料 | |
| JP3143662B2 (ja) | 光―電子半導体素子 | |
| JPH0468579A (ja) | 化合物半導体発光素子 | |
| JP3855061B2 (ja) | Ｓｉ基板上への化合物半導体薄膜形成方法 | |
| JPH09260786A (ja) | 半導体発光素子およびその製造方法 | |
| US20110042706A1 (en) | AlxGa(1-x)As Substrate, Epitaxial Wafer for Infrared LEDs, Infrared LED, Method of Manufacturing AlxGa(1-x)As Substrate, Method of Manufacturing Epitaxial Wafer for Infrared LEDs, and Method of Manufacturing Infrared LEDs | |
| JP2019522359A (ja) | 歪み管理のための希土類プニクタイド | |
| JP3097570B2 (ja) | Ｉｉ−ｖｉ族化合物半導体およびその製造方法 | |
| JP3334598B2 (ja) | ＩｎＰ基板上ＩＩ−ＶＩ族化合物半導体薄膜 | |
| US6695913B1 (en) | III-Nitride optoelectronic semiconductor device containing lattice mismatched III-Nitride semiconductor materials | |
| JP4084506B2 (ja) | 半導体発光素子の製造方法 | |
| JP2803722B2 (ja) | 半導体装置及びその製造方法 | |
| JPS607121A (ja) | 超格子の構造 | |
| US5372970A (en) | Method for epitaxially growing a II-VI compound semiconductor | |
| JP4002323B2 (ja) | 化合物半導体の製造方法 | |
| JPH0758808B2 (ja) | 発光素子 | |
| JPH10335748A (ja) | 化合物半導体の製造方法及び化合物半導体装置 | |
| JP3344189B2 (ja) | 分布ブラッグ反射ミラー多層膜を有する半導体装置 | |
| JP2737748B2 (ja) | 化合物半導体の接合方法 | |
| JP3061321B2 (ja) | 結晶改善された化合物半導体デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |