JPH10107073A - Bgaパッケージ用実装基板 - Google Patents

Bgaパッケージ用実装基板

Info

Publication number
JPH10107073A
JPH10107073A JP8255123A JP25512396A JPH10107073A JP H10107073 A JPH10107073 A JP H10107073A JP 8255123 A JP8255123 A JP 8255123A JP 25512396 A JP25512396 A JP 25512396A JP H10107073 A JPH10107073 A JP H10107073A
Authority
JP
Japan
Prior art keywords
bga package
hole
mounting board
solder
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8255123A
Other languages
English (en)
Other versions
JP3643656B2 (ja
Inventor
Tadashi Arakawa
忠史 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MELCO KK
Original Assignee
MELCO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MELCO KK filed Critical MELCO KK
Priority to JP25512396A priority Critical patent/JP3643656B2/ja
Publication of JPH10107073A publication Critical patent/JPH10107073A/ja
Application granted granted Critical
Publication of JP3643656B2 publication Critical patent/JP3643656B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465Application of solder
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 半田付け不良が発生している場合には半田付
けのやり直しをしなければならなかった。 【解決手段】 実装基板20におけるBGAパッケージ
10の端子11が当接する部位には、表面から裏面へと
貫通しつつ、表面から裏面へ至る途中で少なくとも大径
となる半田溜まりを設けたスルーホール40を形成して
あるため、BGAパッケージ10を実装した後で半田付
け不良が判明したときでも当該BGAパッケージ10を
取り外すことなく、半田付けの不良が発生した箇所だけ
を修正することができ、作業性を向上させることができ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ボールグリッド電
極を有するICなどの電子パッケージ(「BGAパッケ
ージ」)を半田付け接続するBGAパッケージ用実装基
板に関する。
【0002】
【従来の技術】従来、BGAパッケージ用実装基板とし
て、図14に示すものが知られている。同図において、
基板1の表面に半田付けで装着されるBGAパッケージ
2は、概略矩形薄箱形に形成され、その底面には略平面
状の端子2aが複数形成されている。ここにおいて、同
端子2aには予備半田が施されているため、わずかに球
面状に突出したボールグリッド電極となっている。
【0003】一方、基板1の表面には、金属箔にて形成
されるプリント配線の端部に上記BGAパッケージ2の
端子2aに対面するように概略矩形状のランド1aを形
成してある。かかる構成とした基板1表面にBGAパッ
ケージ2を装着するときは、各ランド1a表面にクリー
ム半田を塗布した後、BGAパッケージ2を所定位置に
載置し、図示しない加熱装置にてリフロー処理を施す。
すると、同クリーム半田は溶融し、ボールグリッドの端
子2aとランド1aとの間を短絡して固着させる。
【0004】
【発明が解決しようとする課題】上述した従来のBGA
パッケージ用実装基板においては、BGAパッケージ2
を半田付け接続したときに端子2a部分が外部に露出し
ないため、半田付け不良が発生している場合には半田付
けのやり直しをしなければならなかった。すなわち、リ
フロー処理を施してBGAパッケージ2を取り外すとと
もに、ランド1a表面をクリーニングし、再度上述した
ようなリフロー処理を施す。このため、作業的に煩わし
いという課題があった。
【0005】本発明は、上記課題にかんがみてなされた
もので、半田付け不良が発生した場合に比較的容易に修
正を行うことが可能なBGAパッケージ用実装基板の提
供を目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、請求項1にかかる発明は、載置面との対向面に端子
を略平面状に形成したBGAパッケージ用実装基板であ
って、同実装基板における上記端子の半田付け部位には
スルーホールを形成するとともに、同スルーホールには
BGAパッケージとは裏面側に半田溜まりを形成した構
成としてある。
【0007】ところで、かかる表面実装基板以外におい
ては、上記プリント配線とともに基板を貫通するスルー
ホールを形成し、ICの足の端部を挿入して半田付け接
続している。このようなスルーホールをそのままBGA
パッケージ用実装基板に使用した場合には次のような問
題点がある。クリーム半田を使用する場合にしてもフロ
ー半田を利用する場合にしてもスルーホールに入る半田
は多い。一方、半田の熱膨張と熱収縮の際の体積差はか
なり大きく、熱膨張したときに実装基板とBGAパッケ
ージとの隙間に入り込んでしまうと隣接する端子間を短
絡させてしまうことになりかねない。
【0008】これに対し、請求項1にかかる発明におい
ては、実装基板におけるBGAパッケージの端子の半田
付け部位にはスルーホールを形成してあり、同スルーホ
ールを介して半田付け接続する。但し、スルーホールに
はBGAパッケージとは裏面側に半田溜まりを形成して
あるので、半田付けの熱膨張と熱収縮の体積変化は主に
半田溜まり内で現れ、スルーホールにおけるBGAパッ
ケージの側では変化が少なく、実装基板とBGAパッケ
ージとの隙間に入り込んで隣接する端子間を短絡させて
しまうことはない。
【0009】本発明のBGAパッケージとは、載置面と
の対向面に端子を略平面状に形成したようなものであれ
ばよく、広い意味でのICなどの電子パッケージであれ
ばよい。従って、IC以外にも小型モータであったり、
小型スイッチ素子であったりするなど適宜変更可能であ
る。また、半田溜まりはスルーホール内の半田付けの熱
膨張と熱収縮を吸収するバッファの役目をするものであ
ればよく、具体的な形状については適宜変更可能であ
る。その一例として、請求項2にかかる発明は、上記半
田溜まりは上記スルーホールにおける上記BGAパッケ
ージの載置面の開口以外の部分に形成した大径部分で構
成してある。
【0010】かかる構成からなる請求項2にかかる発明
においては、スルーホール内で大径部分を形成してあ
り、体積変化をこの大径部分で吸収できるようになる。
さらに、他の一例として、請求項3にかかる発明は、請
求項2に記載のBGAパッケージ用実装基板において、
上記半田溜まりは上記BGAパッケージの載置面側の開
口で先細りとなる略円錐形状に形成した構成としてあ
る。かかる構成からなる請求項3にかかる発明において
は、BGAパッケージの側の開口が細径となるとともに
裏面は太径となっているので、太径の側で半田の体積変
化を吸収できるし、裏面からの修正時には大きな開口に
よって作業を容易にできる。また、BGAパッケージの
載置面と反対の側からドリルの先端部分で孔空けするよ
うにすれば、かかる円錐形状も容易に形成できる。
【0011】さらに、半田溜まりの他の一例として、請
求項4にかかる発明は、請求項2に記載のBGAパッケ
ージ用実装基板において、上記半田溜まりは上記BGA
パッケージの載置面側の開口で先細りとなる溝状に形成
した構成としてある。スルーホールを溝状とすることに
より、スルーホール自身の毛細管現象による吸引性が高
くなり、実装基板とBGAパッケージとの隙間に入り込
んで吸引されようとするのに抗することになる。そし
て、BGAパッケージの載置面側の開口では不必要にた
くさんの半田が溢れ出るというようなことも無くなる。
【0012】さらに、請求項5にかかる発明は、請求項
2に記載のBGAパッケージ用実装基板において、上記
半田溜まりは円柱孔に対して上記BGAパッケージの載
置面側とは反対の側の開口部分に広径部分を形成した構
成としてある。本来の円柱孔のスルーホールの反対側開
口部分に広径部分を形成したことにより、この広径部分
が体積変化を吸収する。また、かかる半田溜まりは一定
径のスルーホールを作成しておいてから、反対側開口部
分を大径化するだけであり、ドリルで円錐径を形成する
場合に比べて深さの精度が低くても良くなる。
【0013】以上のようにしてスルーホールを備えるも
のの、必ずしもスルーホールだけで構成する必要はな
く、その一例として、請求項6にかかる発明は、請求項
1〜請求項5に記載のBGAパッケージ用実装基板にお
いて、上記スルーホールにおける上記BGAパッケージ
の載置面側の開口部分にパッドを並設した構成としてあ
る。パッドを並設してあればクリーム半田でのリフロー
処理による半田付けを行い、半田付け不良が生じている
部分で裏面側から修正が可能となる。
【0014】
【発明の効果】以上説明したように本発明は、BGAパ
ッケージの実装にスルーホールを使用しているので、実
装後に修正が必要なときには裏面から容易に行えるとと
もに、単にスルーホールを使用した場合に生じる短絡の
可能性を無くして信頼性を向上させることが可能なBG
Aパッケージ用実装基板を提供することができる。ま
た、請求項2にかかる発明によれば、スルーホール内に
形成する大径部分で容易に体積変化を吸収可能となる。
【0015】さらに、請求項3にかかる発明によれば、
円錐形状であるので、ドリルなどによって極めて容易に
形成できるし、修正作業時に開口が大きいので作業も容
易となる。さらに、請求項4にかかる発明によれば、ス
ルーホールの吸引性によって半田が溢れ出にくくするこ
とができる。さらに、請求項5にかかる発明によれば、
円柱孔のスルーホールの一端の開口を大きくするだけで
あるので、製造が容易になる。
【0016】さらに、請求項6にかかる発明によれば、
パッドの併用によって従来の作業工程を変化させる必要
が無くなり、修正が必要な時にだけスルーホールを利用
するといったことも可能となる。
【0017】
【発明の実施の形態】以下、図面にもとづいて本発明の
実施形態を説明する。図1は、本発明の一実施形態にか
かるBGAパッケージ用実装基板を斜視図により示して
いる。同図において、電子部品としてのICをBGAパ
ッケージ10として形成してあり、実装基板20上に当
該BGAパッケージ10を半田付け接続可能としてあ
る。
【0018】BGAパッケージ10は概略薄箱形に形成
されているとともに底面には六つの矩形状の端子11が
縦に二列、横に三列形成されており、その表面には予備
半田を施してある。本実施形態においては、かかる形状
及び数量の端子11からなるボールグリッド電極として
あるが、むろんこれに限るものではないし、また、全体
の形状についても薄箱形等である必要はない。そして、
少なくともその底面に複数の端子11が形成されている
ものであれば、広く適用可能である。
【0019】実装基板20上にはプリント配線31が配
線されるとともに実装される上記BGAパッケージ10
の端子11に対面する部位にはクリーム半田を塗布可能
なランド32を形成してある。また、このランド32部
分には、予め、図2及び図3に示すような円錐形状のス
ルーホール40を形成してある。このスルーホール40
は、予め実装基板20の表裏面に所定のプリント配線3
1を施しておき、テーパー状の孔を空け、表裏面のプリ
ント配線31を導通させるように銅メッキや半田メッキ
を施して形成する。むろん、これらは半田の濡れ性が高
いものである。
【0020】本実施例においては、スルーホール40を
テーパー状(円錐形状)に形成してあるが、いわゆる半
田溜まりを備えるものであれば良く、必ずしもかかる形
状に限られる必要はない。半田溜まりは半田の熱膨張と
熱収縮の体積変化を吸収するものであり、基本的にはス
ルーホール40におけるBGAパッケージ10の載置面
の開口以外の部分に形成した大径部分である。従って、
図4に示すように、スルーホール41の途中が最大径と
なるようにしてあっても良い。このような形状は、例え
ば、図5に示すようにして細径のドリルを斜めに差し込
んで回転させるようにして形成可能である。
【0021】一方、図6には、スルーホール42自体を
溝状に形成する例を示している。溝状にすると半田の吸
引性が良くなり、半田が溢れにくいし、溢れ出た場合で
も熱収縮時に吸い込むことができるようになる。図2及
び図3に示すような円錐形状の場合や、図6に示すよう
な先細りの溝状とする場合、いずれにおいても深すぎる
と実装基板20における開口が大きくなりすぎてしま
い、高い加工精度が要求される。これに対し、図7に示
す例では、最初に細径のスルーホール43を形成してお
き、その後でBGAパッケージ10の実装面とは反対の
面から太径とする。この場合、深さの精度は低くてもB
GAパッケージ10の実装面での開口は一定径となる。
従って、孔空けの作業は二回になるものの精度は低くて
も良くなる。また、孔空けを二回する場合でも、一回目
の孔空けは一定径であるので複数枚の実装基板20を重
ねておいて同時に孔空け可能である。
【0022】図1〜図3の例に戻って本実施形態の動作
を説明する。かかる構成とした実装基板20にBGAパ
ッケージ10を装着するときは、スルーホール40の当
該実装基板20の裏面側開口よりクリーム半田50を塗
り込んでおき、図8に示すように、BGAパッケージ1
0のボールグリッド電極の端子11がスルーホール40
における実装基板20の表面側開口に当接するように位
置決めしてBGAパッケージ10を載置する。
【0023】この後、図示しない加熱装置にてリフロー
処理を行うと、図9に示すようにクリーム半田50は溶
融してBGAパッケージ10の端子11にからみつき、
冷却して固着する。ところで、スルーホール40に半田
溜まりの機能を持たせたことによる効果を図10及び図
11に示している。図10には半田が少なめの場合を示
しており、少なめの場合でも熱膨張時と熱収縮時との間
では体積差の変動は大きい。しかし、体積変動による液
面の変化は開口径に対して一定比率であるため、開口径
の大きな裏面側で変動する液面が体積変化の大部分を吸
収してしまう。また、図11には半田が多めの場合を示
しており、多めの場合でも開口径の大きな裏面側で変動
する液面が体積変化の大部分を吸収してしまう。特に多
めの時にはBGAパッケージ10と実装基板20との間
の隙間に半田が入り込んでしまうことを防がなければな
らないが、同図から明らかなように開口径の小さな表面
側では液面の変化が小さく、溢れ出てしまう心配はな
い。従って、端子11間の短絡も防止できる。
【0024】一方、半田付け不良が発生した場合は、不
具合が発生した箇所のスルーホール40の実装基板20
裏面側開口に半田小手等をあてがい、固化した半田を再
び溶融させ、再度、この部分のみの半田付けの修正作業
を行う。例えば、図12に示すように半田量の不足によ
る不具合が発生した場合は、半田小手60をスルーホー
ル40の裏面側開口にあてがいつつ、糸状半田70など
を用いて半田量を補うようにすればよい。従って、従来
のようにBGAパッケージ10を取り外す必要がなく、
半田付けの修正作業を行うことができるため、作業性の
向上を図ることが可能である。
【0025】ここにおいて、かかる修正作業が必要なス
ルーホール40の裏面側が広径となっているので、半田
小手60をあてがい易く、修正作業が容易となる。ま
た、同様の理由により、クリーム半田50の詰め込みも
容易となる。上述した実施例においては、スルーホール
40にクリーム半田50を塗り込んでおいてリフロー処
理をしているが、通常は、従来と同様にランド32に対
して表面側からクリーム半田50を塗布しておいてBG
Aパッケージ10を載置し、リフロー処理して半田付け
接続するようにしても良い。そして、修正が必要なとき
に限って裏面側から半田量を補うようにしても良い。む
ろん、この場合は端子11間を短絡してしまった半田を
完全に取り除くことはできないこともあるが、従来の工
程をそのまま生かせるというメリットもある。特に、こ
の場合にはランド32を小さめにして短絡を防止し、未
接続の半田付け不良が生じたら半田を補うようにすれば
よい。
【0026】また、図13に示すように、フロー半田槽
80を通すことも可能である。この場合には溶融した半
田81がスルーホール40の毛細管現象によって吸引さ
れ、BGAパッケージ10の端子11とランド32との
間に入り込んで接続する。このように、実装基板20に
おけるBGAパッケージ10の端子11が当接する部位
には、表面から裏面へと貫通しつつ、表面から裏面へ至
る途中で少なくとも大径となる半田溜まりを設けたスル
ーホール40を形成してあるため、BGAパッケージ1
0を実装した後で半田付け不良が判明したときでも当該
BGAパッケージ10を取り外すことなく、半田付けの
不良が発生した箇所だけを修正することができ、作業性
を向上させることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態にかかるBGAパッケージ
用実装基板の斜視図である。
【図2】スルーホールの拡大斜視図である。
【図3】スルーホールの拡大断面図である。
【図4】スルーホールの変形例を示す断面図である。
【図5】同スルーホールの製造方法を示す説明図であ
る。
【図6】スルーホールの他の変形例を示す透視斜視図で
ある。
【図7】スルーホールの他の変形例を示す透視斜視図で
ある。
【図8】BGAパッケージの実装過程を示す要部断面図
である。
【図9】BGAパッケージを実装した状態の要部断面図
である。
【図10】半田量が少なめのときにおける半田溶融時と
固着時の体積変化を示す要部断面図である。
【図11】半田量が多めのときにおける半田溶融時と固
着時の体積変化を示す要部断面図である。
【図12】半田付け不良時における修正作業を示す要部
断面図である。
【図13】フロー半田法による半田付け作業を示す模式
図である。
【図14】従来のBGAパッケージ用実装基板の斜視図
である。
【符号の説明】
10…BGAパッケージ 11…端子 20…実装基板 32…ランド 40…スルーホール 41…スルーホール 42…スルーホール 43…スルーホール

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 載置面との対向面に端子を略平面状に形
    成したBGAパッケージ用実装基板であって、同実装基
    板における上記端子の半田付け部位にはスルーホールを
    形成するとともに、同スルーホールにはBGAパッケー
    ジとは裏面側に半田溜まりを形成したことを特徴とする
    BGAパッケージ用実装基板。
  2. 【請求項2】 上記請求項1に記載のBGAパッケージ
    用実装基板において、上記半田溜まりは上記スルーホー
    ルにおける上記BGAパッケージの載置面の開口以外の
    部分に形成した大径部分で構成したことを特徴とするB
    GAパッケージ用実装基板。
  3. 【請求項3】 上記請求項2に記載のBGAパッケージ
    用実装基板において、上記半田溜まりは上記BGAパッ
    ケージの載置面側の開口で先細りとなる略円錐形状に形
    成したことを特徴とするBGAパッケージ用実装基板。
  4. 【請求項4】 上記請求項2に記載のBGAパッケージ
    用実装基板において、上記半田溜まりは上記BGAパッ
    ケージの載置面側の開口で先細りとなる溝状に形成した
    ことを特徴とするBGAパッケージ用実装基板。
  5. 【請求項5】 上記請求項2に記載のBGAパッケージ
    用実装基板において、上記半田溜まりは円柱孔に対して
    上記BGAパッケージの載置面側とは反対の側の開口部
    分に広径部分を形成した構成としたことを特徴とするB
    GAパッケージ用実装基板。
  6. 【請求項6】 上記請求項1〜請求項5に記載のBGA
    パッケージ用実装基板において、上記スルーホールにお
    ける上記BGAパッケージの載置面側の開口部分にパッ
    ドを並設したことを特徴とするBGAパッケージ用実装
    基板。
JP25512396A 1996-09-26 1996-09-26 Bgaパッケージ用実装基板 Expired - Lifetime JP3643656B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25512396A JP3643656B2 (ja) 1996-09-26 1996-09-26 Bgaパッケージ用実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25512396A JP3643656B2 (ja) 1996-09-26 1996-09-26 Bgaパッケージ用実装基板

Publications (2)

Publication Number Publication Date
JPH10107073A true JPH10107073A (ja) 1998-04-24
JP3643656B2 JP3643656B2 (ja) 2005-04-27

Family

ID=17274418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25512396A Expired - Lifetime JP3643656B2 (ja) 1996-09-26 1996-09-26 Bgaパッケージ用実装基板

Country Status (1)

Country Link
JP (1) JP3643656B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6176709B1 (en) 1998-12-28 2001-01-23 Melco Inc Socket and adapter integrated circuit, and integrated circuit assembly
US6642624B2 (en) 1999-05-31 2003-11-04 Nec Corporation Ball grid array type semiconductor device
JP2007522631A (ja) * 2004-02-16 2007-08-09 アンドラーシュ・ファザカシュ バスバーのための半田付けネスト

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6176709B1 (en) 1998-12-28 2001-01-23 Melco Inc Socket and adapter integrated circuit, and integrated circuit assembly
US6642624B2 (en) 1999-05-31 2003-11-04 Nec Corporation Ball grid array type semiconductor device
JP2007522631A (ja) * 2004-02-16 2007-08-09 アンドラーシュ・ファザカシュ バスバーのための半田付けネスト

Also Published As

Publication number Publication date
JP3643656B2 (ja) 2005-04-27

Similar Documents

Publication Publication Date Title
JP3643656B2 (ja) Bgaパッケージ用実装基板
JPH08203629A (ja) プリント配線装置
JPH07131139A (ja) 電子部品用配線基板
CA2300020C (en) Electronic circuit board and soldering method therefor
JP2010109010A (ja) 挿入実装部品搭載回路基板およびその製造方法
US7032803B2 (en) Jet nozzle structure for soldering apparatus
JP2002359461A (ja) 電子部品の実装方法および実装構造体、メタルマスク
JP2926902B2 (ja) プリント配線基板
JP2002026482A (ja) 電子部品の実装構造
JPH04314389A (ja) 電子部品の半田付け方法
JPH11284318A (ja) 電子部品実装基板
JPH0749732Y2 (ja) 半田付け実装部品のリ−ド
JPH0738219A (ja) 両面プリント配線板
JPH04243187A (ja) プリント基板
JP2000196228A (ja) ボールグリッドアレイパッケージ用実装基板およびボールグリッドアレイパッケージの実装方法
KR20250151315A (ko) 반도체 패키지
JPH02222195A (ja) フットプリント内バイアホールを穴埋めした多層配線板の製造方法
JP2591766Y2 (ja) プリント基板
JP2007235044A (ja) スルーホールのはんだ付け構造
JPH11177224A (ja) メタルマスク及びプリント配線板
JPH10230405A (ja) プリント配線板用ドリル
JP2006041121A (ja) リード端子付き電子部品及び電子部品の実装方法
JPH0621604A (ja) チップ電子部品表面実装回路基板装置
JPS62213069A (ja) 電気コネクタ
JPH0758432A (ja) プリント配線板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130204

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term