JPH11284318A

JPH11284318A - 電子部品実装基板

Info

Publication number: JPH11284318A
Application number: JP10196598A
Authority: JP
Inventors: Masaki Hirano; 正樹平野
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1998-03-30
Filing date: 1998-03-30
Publication date: 1999-10-15

Abstract

(57)【要約】【課題】電子部品のリードピンの間隔が狭くなってもリ
ードピンと半田付け配線パターン領域とのコンタクト不
良が発生し難い半田付けが可能な電子部品実装基板を提
供することにある。【解決手段】表面に電子部品を搭載する基板上の電子部
品のリードピンと接触する領域に矩形の凹部が形成さ
れ、凹部の底面と少なくとも対向する側面が導体により
被覆されかつ導体が配線パターンに接続されているもの
である。あるいは、凹部の底面が導体により被覆されか
つ導体が配線パターンに接続され、底面には基板の裏面
側まで貫通する孔が設けられているものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電子部品実装基
板に関し、詳しくは、フラットパッケージＩＣの端子ピ
ン（リードピン）の間隔が狭くなってもリードピンと半
田付け配線パターン領域とのコンタクト不良が発生し難
い半田付けが可能なフラットパッケージＩＣ実装基板に
関する。

【０００２】

【従来の技術】ＩＣデバイスは、パッケージとリードピ
ンの形状などにより各種の型式に分類されている。ＤＩ
Ｐ型（Dual Inline Package）は、両側面より引出され
たリードピンが下方に屈曲し、その先端を配線基板のス
ルーホールに挿入してハンダ付けするか、コネクタ等に
挿入する挿入型である。超ＬＳＩに使用されるＳＯＰ
（Small Outline Package ）型は、両側面のリードピン
が下方に屈曲し、さらに先端を外方に直角に屈曲して、
この部分を基板の配線パターンに対するハンダ付け面と
する面付け型（表面実装型）である。また、ＱＦＰ（Qu
ad Flat Package ）型は、リードピンを４側面に設けた
もので、やはり面付け型である。なお、後者のような面
付け型は、通常、フラットパッケージと呼ばれる。

【０００３】各ＩＣデバイスは、リードピンが正規と異
なる形状に屈曲していると、挿入型では先端がスルーホ
ールに挿入されず、また面付け型ではハンダ付け面が配
線パターンに接触しない場合があって、いずれもハンダ
付けが不完全または不能となって製品不良の原因とな
る。特に、フラットパッケージＩＣは、そのピン数が増
加の傾向にあって、そのため、ピン間隔が狭くなってき
ているので、次で説明するような問題がある。図４は、
基板側に設けられるリードピンを半田付けする半田付け
配線パターン領域（ランド）とリードピンとの関係の断
面説明図である。（ａ）は、ピン数が多くなくかつピン
間隔がある程度採られている場合であって、かつ、リー
ドピンの高さが揃っている場合である。これは、フラッ
トパッケージの１辺の長さにもよるが、例えば、ＱＦＰ
でピン数が比較的少ない場合である。しかし、ピン数
が、４０ピン以上にもなると、その間隔は０．０５mm程
度か、それ以下となって、そのピン幅とピン間隔とが狭
くなる。その分、ピン相互の高さのばらつきが大きく影
響し、（ｂ）に示すように、ランド３に対してリードピ
ン２が浮く接触不良が発生し、あるいは（ｃ）に示すよ
うに、隣接するリードピン２における半田が相互に結合
するブリッジが発生し、あるいはまた（ｄ）のようにピ
ン間結合容量Ｃの増加などの問題が生じる。なお、図
中、１は、基板であり、２はリードピン、３はランド、
４は半田である。

【０００４】

【発明が解決しようとする課題】図５は、この発明の先
行技術の１つとしての特開平５−１９１０２７号「プリ
ント基板におけるランドパターン」に記述されている技
術であり、面付け（表面実装）型の半導体デバイス６に
おいて、そのリードピン７における半田ブリッジを防止
し、良好な接触を採る発明の例である。その概要として
基板１にランドパターンに対応してバスタブ型の凹部５
を形成してリードピン７を凹部５に配置して半田付けを
することにより、特に、前記した図４（ｃ）のブリッジ
を防止する。ただし、この場合の半田付け接続は、半田
をバスタブ型の凹部５に塗布してからリードピン７をバ
スタブ型の凹部５に挿入して半田接続するものであっ
て、半田の上にリードピン７が挿入される関係で、半田
の量によって半田付けの際に半田が溢れる危険性が高
い。

【０００５】図５に示すものは、図４（ａ）に示すよう
な、リードピン間隔がある程度採られている場合には有
効であるが、前もって半田をバスタブ凹部５に設けてお
かなければならず、図５と異なり、半田を上部から供給
する場合においては、実際にリードピン間隔が狭くなっ
て、その間隔が０．０５mm程度か、それ以下となってく
ると、バスタブ型の凹部５のエリアが狭くかつ小さくな
ってくるので、リードピンの高さのばらつきにより、前
記の図４（ｂ）〜（ｄ）で説明した問題が発生する。そ
の理由の１つには、リードピンとバスタブとの間の間隙
の狭さと半田の表面張力との関係で、上から供給される
半田が盛り上がったり、底まで回らないこと、さらに、
半田の量が多くなるとすぐに凹部から溢れることなどに
よる。この発明の目的は、このような従来技術の問題点
を解決するものであって、電子部品のリードピンの間隔
が狭くなってもリードピンと半田付け配線パターン領域
とのコンタクト不良が発生し難い半田付けが可能な電子
部品実装基板を提供することにある。

【０００６】

【課題を解決するための手段】このような目的を達成す
るこの発明の電子部品実装基板の特徴は、表面に電子部
品を搭載する基板上の電子部品のリードピンと接触する
領域に矩形の凹部が形成され、凹部の底面と少なくとも
対向する側面が導体により被覆されかつ導体が配線パタ
ーンに接続されているものである。また、他の発明とし
ては、凹部の底面が導体により被覆されかつ導体が配線
パターンに接続され、底面には基板の裏面側まで貫通す
る孔が設けられているものである。

【０００７】

【発明の実施の形態】このように、基板上のリードピン
と接触する領域に矩形の凹部を設けて、その底面および
対向する両側面を導体で被覆することにより、対向する
両側面の導体から底面に向かって上部からの半田を回り
込ませることができる。側面に導体が設けられない場合
でも、底面に基板裏面まで貫通する孔（スルーホール）
を設けることにより、半田の上部からの供給において、
リードピンに高さのばらつきに応じて形成される空間を
通して基板の裏面側へと空気抜き（ガス抜き）ができる
ので、このガス抜きに応じて上部から供給された半田を
凹部底面とリードピンとの間の空間を経てスルーホール
まで浸透させることができる。これによりリードピンに
高さのばらつきあっても、上部から供給された半田を凹
部底面とリードピンとの間の空間に浸透させることがで
きるので、リードピンと配線パターンとの接続不良は発
生し難い。また、この底面までの浸透により凹部の外側
へと流れる半田が抑制されることから半田ブリッジによ
る隣接リードピン同士の結合も抑えられ、かつ、ピン間
結合容量の増加もなくなる。

【０００８】

【実施例】図１は、この発明の電子部品実装基板をフラ
ットパッケージＩＣ実装基板に適用した一実施例の断面
図であり、図２（ａ）は、そのリードピンとの接続部分
の拡大図、（ｂ）は、その半田付け状態の説明図、図３
は、ＱＦＰとフラットパッケージＩＣ実装基板との関係
を示す概要図である。図３において、１０は、フラット
パッケージＩＣの実装基板であり、１１は、ＱＦＰであ
る。ＱＦＰ１１の各リードピン１２の先端部１２ａに対
応してランドとして形成されたバスタブ凹部１３がＱＦ
Ｐ１１の各辺に沿って基板１０に形成されている。各リ
ードピン１２とバスタブ凹部１３との関係は、図１に示
すように、先端部１２ａがバスタブ凹部１３に浸かる深
さにあって、バスタブ凹部１３の上面を除いて底面１３
ａと４側面１３ｂに導体が配線パターン１４が延長とし
て被覆されている。この導体としては、例えば、配線パ
ターン１４と同様な銅あるいはアルミニューム等の金属
導体であり、これによりバスタブコーティング部１５が
形成されている。さらに、底面１３ａの中央部には、ス
ルーホール１６が形成され、基板１０の裏面まで貫通し
ている。

【０００９】また、ＱＦＰ１１の本体の下側にもＱＦＰ
１１の形状より少し大きい凹部１７が形成されていて、
凹部１７の深さは、バスタブ凹部１３の深さに対応して
いて、しかも、その深さがＱＦＰ１１の底面および側面
との間に間隙１８ができるものとなっている。このよう
に、バスタブ凹部１３の底面１３ａに加えて４側面１３
ｂまで導体によりコーティングされていることでリード
ピン１２との間隙が小さくなってもバスタブ凹部１３の
上部から供給される半田４は、側面導体に案内されて底
面１３ａまで浸透する。さらに、スルーホール１６が底
面に設けられているので、半田４の上部からの供給に応
じてバスタブ凹部１３の空気が基板１０の裏面へと逃
げ、いわゆるガス抜きが行われる。しかも、このスルー
ホール１６は、必要以上に多い半田４を上面に溢れさせ
ることなく、基板１０の裏面側へと逃がす作用を持つ。
このようなスルーホール１６の寸法とバスタブ凹部１３
の大きさとの関係を示すと図２（ａ）のようになる。す
なわち、基板１０の厚さを２mm〜３mm程度とすれば、バ
スタブ凹部１３の深さは、０．３５mm±１０％程度であ
り、バスタブ凹部１３のリードピンの延長方向の長さ
は、１．５mm±２０％程度である。また、スルーホール
１６の径は、０．２mm〜０．５mm程度である。

【００１０】このようなバスタブ凹部１３を持つ基板１
０に上部から半田４を供給して半田付けをした場合に
は、半田４がバスタブ凹部１３ｂの側面壁に沿って底面
１３ａへと進入し、図２（ｂ）に示すように、リードピ
ン１２の先端部１２ａの裏面とバスタブ凹部１３の底部
１３ａの間に半田４の接続層４ａができる。さらに、こ
の接続層４ａの一部は、スルーホール１６へと逃げる。
これにより、半田４の上部への盛り上がりが少なくな
り、かつ、リードピン１２の高さばらつきに応じて、リ
ードピン１２の先端部１２ａの裏面（底部）とバスタブ
凹部１３の底部１３ａの間に必要な厚さで接続層４ａが
形成されるので、リードピン１２の高さのばらつきに関
係なく、リードピン１２と配線パターン１４との十分な
接触が取れる。さらに、底面と周面を含めての接触にな
るので、接触抵抗も低くなる。これによりコンタクト不
良が発生し難い半田接続ができる。

【００１１】次に、底面１３ａと４側面１３ｂに導体の
コーディング１５を持つバスタブ凹部１３の形成方法に
ついて簡単に説明する。多層基板を表面の積層をバスタ
ブ凹部１３の形成位置に対応して矩形の孔あきのある層
とし、これを積層する。次に、バスタブ凹部１３を含め
てパターン形成部分を形成する孔あきマスクを使用して
スパッタリングか、あるいは電気メッキを行い、バスタ
ブ凹部１３を配線パターンとともに形成する。その後
に、バスタブ凹部１３の矩形より一回り小さい孔を有す
るマスクによりバスタブ凹部１３のエッジングすること
により、底面１３ａと４側面１３ｂの部分を残したバス
タブ凹部１３を形成する。

【００１２】このようにして形成されたバスタブ凹部１
３に対して、次にドリルにより、それぞれの底面１３ａ
の中央部に孔をあけることでスルーホール１６を形成す
る。なお、スルーホール１６は、通常の多層基板で各層
を接続するスルーホール１６として配線パターンと同時
に形成されてもよく、このような場合には、スルーホー
ル１６の内側には金属層が形成できる。このスルーホー
ル１６は、多層配線の場合には、配線パターン１４を除
いてどの配線パターンとも接続されないものであるが、
バスタブ凹部１３に接続される配線パターン１４と接続
される配線パターンは例外である。

【００１３】ところで、ＱＦＰ１１の本体の下側に設け
た凹部１７とＱＦＰ１１の底部との間には、底面および
側面とに空間があることが望ましい。これらの空間の形
成により、煙突効果でＱＦＰ１１により発生する熱を上
へと逃がすことができるからである。これにより基板１
０の温度上昇を防止できる。

【００１４】以上説明してきたが、実施例では、ＱＦＰ
の例を中心に説明しているが、この発明は、ＱＦＰに限
らず、各種の表面実装型の電子部品について適用できる
ことはもちろんである。また、バスタブ凹部の底面およ
び側面にコーティングされる導体は、金属の導体に限定
されるものではなく、側面としては、底面まで半田が進
入するように案内できればよいので、少なくともバスタ
ブ凹部の対向する２側面と底面とに導体がコーティング
されていればよい。さらに、実施例のバスタブ凹部に接
続される配線パターン１４は、表面層に設けられている
が、これは、多層基板の途中の層に設けられ、バスタブ
凹部と接続されるようなパターンであってもよいことは
もちろんである。

【００１５】

【発明の効果】以上説明してきたように、この発明にあ
っては、リードピンに高さのばらつきあっても、上部か
ら供給された半田を凹部底面とリードピンとの間の空間
に浸透させることができるので、リードピンと配線パタ
ーンとの接続不良は発生し難い。また、この底面までの
浸透により凹部の外側へと流れる半田が抑制されること
から半田ブリッジによる隣接リードピン同士の結合も抑
えられ、かつ、ピン間結合容量の増加もなくなる。

【図面の簡単な説明】

【図１】図１は、この発明の電子部品実装基板をフラッ
トパッケージＩＣ実装基板に適用した一実施例の断面図
である。

【図２】図２（ａ）は、そのリードピンとの接続部分の
拡大図、（ｂ）は、その半田付け状態の説明図である。

【図３】図３は、ＱＦＰとフラットパッケージＩＣ実装
基板との関係を示す概要図である。

【図４】図４は、基板側に設けられるリードピンを半田
付けする配線パターンの領域との関係の断面説明図であ
って、（ａ）は、正常な接続状態の説明図、（ｂ）は、
コンタクト不良の説明図、（ｃ）は、ブリッジ状態の説
明図、（ｄ）は、ピン間容量の増加の説明図である。

【図５】図５は、この発明の先行技術の半田結合による
ブリッジを防止し、良好な接触を採る発明の説明図であ
る。

【符号の説明】

１，１０…基板、２，１２…リードピン、３…ランド、
４…半田、４ａ…半田層、１１…ＱＦＰ、１２ａ…リー
ドピンの先端部、１３…バスタブ凹部、１３ａ…底面、
１３ｂ…側面１４…配線パターン、１５…バスタブコーティング部、
１６…スルーホール、１７…凹部、１８…間隙。

Claims

【特許請求の範囲】

【請求項１】表面に電子部品を搭載する基板上の前記電
子部品の端子ピンと接触する領域に矩形の凹部が形成さ
れ、前記凹部の底面と少なくとも対向する側面が導体に
より被覆されかつ前記導体が配線パターンに接続されて
いる電子部品実装基板。
【請求項２】表面に電子部品を搭載する基板上の前記電
子部品の端子ピンと接触する領域に矩形の凹部が形成さ
れ、前記凹部の底面が導体により被覆されかつ前記導体
が配線パターンに接続され、前記底面には前記基板の裏
面側まで貫通する孔が設けられている電子部品実装基
板。
【請求項３】表面にフラットパッケージＩＣを搭載する
基板上の前記フラットパッケージＩＣの端子ピンと接触
する領域に矩形の凹部が形成され、前記凹部の底面と各
側面が導体により被覆されかつ前記導体が配線パターン
に接続され、前記底面には前記基板の裏面側まで貫通す
る孔が設けられている電子部品実装基板。