JPH10107199A - 半導体パッケージ装置 - Google Patents

半導体パッケージ装置

Info

Publication number
JPH10107199A
JPH10107199A JP8280125A JP28012596A JPH10107199A JP H10107199 A JPH10107199 A JP H10107199A JP 8280125 A JP8280125 A JP 8280125A JP 28012596 A JP28012596 A JP 28012596A JP H10107199 A JPH10107199 A JP H10107199A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
chip
lead frame
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8280125A
Other languages
English (en)
Inventor
Katsuki Nakaniwa
克樹 中庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP8280125A priority Critical patent/JPH10107199A/ja
Publication of JPH10107199A publication Critical patent/JPH10107199A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体チップの全体がジャンクションコート
材によって確実にコーティングし、封止樹脂をモールド
する際の応力緩和を図る。 【解決手段】 多数個のリード端子片4とタブ吊り片1
5に連設されたチップ実装部16とを有するリードフレ
ーム10のチップ実装部16上に半導体チップ2を実装
するとともに、この半導体チップ2にジャンクションコ
ート材7を塗布した後、半導体チップ2を封止樹脂3に
よって封止する。チップ実装部16は、主面部16aに
タブ吊り片15と連続する外周壁16bが一体に立ち上
がり形成された略浅皿状を呈し、内部に半導体チップ2
を実装する収納凹部17が構成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多数個のリード端
子片が形成されたリードフレームにタブ吊り片を介して
連設されたチップ実装部上に半導体チップを実装すると
ともに、この半導体チップとリード端子片の基端部とを
封止樹脂をモールド成形して封止してなる半導体パッケ
ージ装置に関する。
【0002】
【従来の技術】半導体装置は、一般に運搬、取扱性、半
導体チップの保護、プリント基板等に対する実装性等を
目的としてパッケージ化されて構成されている。
【0003】このパッケージには、金属フレーム上に半
導体チップを実装した後に封止樹脂をモールド成形して
なる樹脂封止パッケージ型が提供されている。この樹脂
封止型の半導体パッケージ装置は、量産に適しかつ低価
格であるといった特徴を有している。すなわち、この半
導体パツケージ装置は、長尺のメタルリボンを素材とし
て精密プレス機に連続して供給し、これに打抜き工程を
施して半導体形成領域である多数個のリードフレームが
連続して形成されてなり、このリードフレームの所定領
域にそれぞれ半導体チップを実装した後に封止樹脂のモ
ールド成形が行われ、さらに切り離しが行われて形成さ
れる。
【0004】半導体パッケージ装置1は、図8及び図9
に示すように、半導体チップ2を封止した矩形を呈する
封止樹脂部3の外周側面から多数個のリード端子4が突
出形成されて構成されている。半導体チップ2は、各リ
ード端子4とともにリードフレームに形成された半導体
実装部5の表面上に実装され、さらに各リード端子4と
リードワイヤ6によるリードボンディングが行われる。
封止樹脂部3は、例えばエポキシ樹脂、シリコーン樹脂
或いはフェノール樹脂等の熱可塑性合成樹脂を素材とし
て、射出成形機によって半導体チップ2やリード端子4
の基端部を一括して封止する。
【0005】上述した半導体パッケージ装置1を構成す
る従来のリードフレームは、リード端子4を構成する図
示しない多数個の短冊状片が両側に配列形成された中央
領域に、一対のタブ吊り片51a、51bを介して半導
体実装部50を一体に連設してなる。この半導体実装部
50は、図5乃至図7に示すように、矩形平板状を呈す
るとともにリードフレームの形成時に、タブ吊り片51
a、51bとの連設部52a、52bがクランク状に折
曲されて構成されている。リードフレームには、このよ
うにして形成された半導体実装部50の主面53上に半
導体チップ2が実装される。リードフレームには、半導
体チップ2を半導体実装部50上に実装した状態で封止
樹脂部3のモールド成形が行われるとともに、次工程へ
と搬送されてプレス装置によりリード端子4を構成する
短冊状片の先端部の切断及び折曲げ処理が施されて半導
体パッケージ装置1を構成する。
【0006】
【発明が解決しようとする課題】ところで、上述した従
来のリードフレームにおいては、半導体チップ2を封止
する封止樹脂部3がエポキシ樹脂等の熱可塑性合成樹脂
を材料とすることから、この熱可塑性合成樹脂の硬化時
に半導体実装部50の主面53上に実装した半導体チッ
プ2に対して熱応力が作用される。また、このリードフ
レームには、封止樹脂部3のモールド成形時に半導体実
装部50の主面53上に実装した半導体チップ2が動か
ないように何らかの処置を施す必要がある。
【0007】したがって、リードフレームには、図6に
示すように、半導体実装部50の主面53上に実装され
た半導体チップ2の表面を被覆するようにしてジャンク
ションコート材7が塗布される。半導体チップ2は、こ
のジャンクションコート材7によって半導体実装部50
の主面53上に保持されるとともに、封止樹脂部3のモ
ールド成形時の応力緩和が図られる。
【0008】ところで、リードフレームは、上述したよ
うに半導体チップ2を実装する半導体実装部50が矩形
平板状に形成されていることから、塗布されるジャンク
ションコート材7がその粘性が小さい場合にこの半導体
実装部50から流れ落ちてしまうといった問題を生じさ
せる。リードフレームは、このようにジャンクションコ
ート材7流れ落ちてしまうために半導体チップ2の充分
なコーティングが不能となることから上述したジャンク
ションコート材7の所望の作用が奏せられないといった
問題があった。
【0009】一方、リードフレームは、かかる問題点を
解消するために例えば粘性をやや大きくしたジャンクシ
ョンコート材7が用いられた場合に、流れ難いことから
半導体チップ2の外周部を全体に亘って充分にコーティ
ングすることができないといった問題を生じさせる。ま
た、リードフレームは、予め半導体実装部50の主面5
3上にジャンクションコート材7を塗布する場合におい
ても、このジャンクションコート材7が半導体実装部5
0から漏れ落ちるといった問題を生じさせる。したがっ
て、従来のリードフレームにおいては、使用するジャン
クションコート材7についての粘度の設定及びその管理
が必要とされ、またこのジャンクションコート材7を半
導体実装部50に実装した半導体チップ2に塗布するた
めに面倒な工程を必要とさせていた。
【0010】したがって、本発明は、半導体チップの外
周部がジャンクションコート材によって確実にコーティ
ングされるようにして封止樹脂をモールドする際の応力
緩和が図られるようにした半導体装置を提供することを
目的とする。
【0011】
【課題を解決するための手段】この目的を達成した本発
明に係る半導体パッケージ装置は、多数個のリード端子
片とタブ吊り片を介して連設された半導体実装部とを有
するリードフレームの半導体実装部に半導体チップを実
装するとともにこの半導体チップにジャンクションコー
ト材を塗布しかつ上記リード端子片の基端部及び半導体
実装部とを含んで封止樹脂部によって封装して構成す
る。上記半導体実装部は、半導体チップが実装される主
面部に上記タブ吊り片と連続する外周壁が一体に立ち上
がり形成されてなる略浅皿状を呈して形成され、その内
部に半導体チップを収納する収納凹部が構成されたこと
を特徴とする。
【0012】以上のように構成された本発明に係る半導
体パッケージ装置によれば、半導体チップが略浅皿状を
呈して形成された半導体実装部の収納凹部内に収納され
ることから、封止樹脂部をモールドする際の応力緩和を
図るために半導体チップに塗布されるジャンクションコ
ート材が半導体実装部から流れ落ちることが阻止され
て、半導体チップの全体を確実にコーティングする。し
たがって、半導体パッケージ装置は、このジャンクショ
ンコート材の作用が確実に奏される。また、半導体パッ
ケージ装置は、ジャンクションコート材の粘度管理等を
不要とするとともに塗布工程を簡易化し、半導体チップ
の実装精度が向上されて高精度に形成される。
【0013】
【発明の実施の形態】以下、本発明の具体的な実施の形
態について図面を参照して詳細に説明する。半導体パッ
ケージ装置1は、上述した従来のリードフレーム10と
基本的な構成を同様とされたリードフレーム10が用い
られる。すなわち、リードフレーム10は、長尺のメタ
ルリボンを素材としてこれに精密プレス機による打抜き
工程を施して図1に示すように形成されてなる。半導体
パッケージ装置1は、このリードフレーム10の後述す
る半導体実装部16に半導体チップ2を実装するととも
に合成樹脂材料によって封止樹脂部3をモールド成形
し、さらにリード端子4を構成する短冊状のリード端子
形成片14の先端部側を切断するとともにこれを折曲げ
処理して形成される。
【0014】リードフレーム10は、両側縁に沿って互
いに平行な一対のリード部11a、11bの内側に、図
1に示した半導体形成領域Hが連続して形成される。こ
れらリード部11a、11bには、一定の間隔を以って
搬送用のパーホレーション12がそれぞれ設けられてい
る。半導体形成領域Hは、所定の間隔を以ってリード部
11a、11b間を直交状態で連結する互いに平行なブ
リッジ片13a、13bと、これらブリッジ片13a、
13bの相対する側縁部から同一面内において適宜に折
曲された状態でそれぞれ一体に突出形成された多数個の
リード端子形成片14を有する。また、リードフレーム
10は、ブリッジ片13a、13bの中央部に位置する
リード部11a、11bから互いに対向するようにして
一体に突設されたタブ吊り片15a、15bと、これら
タブ吊り片15a、15bの基端部に一体に連設された
半導体実装部16とから構成されている。
【0015】各リード端子形成片14は、図1に示すよ
うに、それぞれの先端部が、半導体実装部16の外周部
に適宜近接して延在するようにしてブリッジ片13a、
13bから一体に突設されている。各リード端子形成片
14は、これら先端部が後述するように半導体実装部1
6に実装された半導体チップ2とリードワイヤ6により
ワイヤボンディングされる接続部を構成する。また、各
リード端子形成片14は、後述するようにブリッジ片1
3a、13bから突出されるそれぞれの先端部が切断さ
れることによってリード端子4を構成する。
【0016】リードフレーム10は、図1において1点
鎖線Lで示す半導体実装部16及び各リード端子形成片
14の基端部を含む内周領域に封止樹脂部3がモールド
成形される。また、リードフレーム10は、同図におい
て2点鎖線Mで示す各リード端子形成片14のブリッジ
片13側の基端部を含む外周領域が、封止樹脂部3のモ
ールド成形後にプレス機により切断及び折曲げ処理が施
されることによって、図8に示すように封止樹脂部3の
外周部に沿ってそれぞれL字状に折曲された状態で突出
される半導体パッケージ装置1を完成させる。
【0017】半導体パッケージ装置1は、半導体実装部
16の構成に大きな特徴を有している。すなわち、半導
体実装部16は、図2乃至図4に示すように、半導体チ
ップ2が載置される矩形の主面部16aと、この主面部
16aの外周から一体に立ち上がり形成された外周壁部
16bとからなり、内部に半導体チップ2を収納する収
納空間部17を構成している。半導体実装部16は、長
手方向の両外周壁部16bの上縁部でタブ吊り部15
a、15bの先端部と一体に連結されている。
【0018】半導体実装部16は、各外周壁部16bが
下方に向かって次第に内方に傾斜された傾斜壁として構
成されることによって、収納空間部17がその開口部分
を主面部16aの外形寸法よりもやや大とされた逆台形
を呈する略浅皿状に構成される。また、半導体実装部1
6は、収納空間部17を構成する主面部16aの外形寸
法が半導体チップ2の載置面の外形寸法よりもやや大と
されるとともに、外周壁部16bの高さ寸法が半導体チ
ップ2の厚みよりもやや小とされている。したがって、
半導体実装部16は、後述するように収納空間部17に
実装された半導体チップ2の上方部が外周壁部16bか
ら突出露呈している。
【0019】以上のように構成された半導体実装部16
は、メタルリボンから精密プレス機によってリードフレ
ーム10を打抜き形成した後に、対応領域にスタンピン
グ加工を施すことによって形成される。勿論、半導体実
装部16は、リードフレーム10の打抜き工程の際に、
プレス金型中に組み込まれたスタンピングロッドを下型
に押し当てて対応領域を絞り形成することによって外形
抜きと同時に形成するようにしてもよい。
【0020】リードフレーム10は、自動実装機へと搬
送されて、図4に示すように、上方部から半導体実装部
16の主面部16a上へと半導体チップ2が供給されて
装填される。リードフレーム10は、半導体実装部16
を略浅皿状に形成したことにより、主面部16a上に供
給された半導体チップ2が外周壁部16bによって係止
され次工程への搬送途中での脱落や位置ズレが防止され
る。なお、リードフレーム10には、半導体チップ2を
確実に保持するために半導体実装部16の主面部16a
上に予め接着剤を塗布する。この場合、接着剤は、略浅
皿状に形成した半導体実装部16の構成によって、主面
部16aから流れ落ちることは無い。
【0021】リードフレーム10は、このようにして半
導体チップ2が半導体実装部16上に装填された状態
で、自動布線機へと搬送されてこの半導体チップ2のパ
ッドとリード端子形成片14の先端部との間にリードワ
イヤ6の布線が施されることにより相互の電気的な接続
が行われる。さらに、リードフレーム10は、ジャンク
ションコート材供給部へと搬送されることによって、半
導体実装部16に実装された半導体チップ2の表面上に
SiO等を素材とした適宜の粘性を有するジャンクショ
ンコート材7が塗布される。ジャンクションコート材7
は、半導体チップ2の表面からその一部が側周面へと流
れ出す。
【0022】リードフレーム10は、上述したように半
導体実装部16を略浅皿状に形成したことから、その外
周壁部16bによって半導体チップ2の側周面から流れ
出したジャンクションコート材7が受け止められて主面
部16aからの流れ落ちが防止される。したがって、半
導体チップ2は、図3に示すように、その外周部全体が
ジャンクションコート材7によって確実にコーティング
される。
【0023】リードフレーム10は、モールド成形機へ
と搬送されて半導体チップ2を封止する封止樹脂部3の
モールド成形が行われる。モールド成形機は、型開き状
態の成形金型中にリードフレーム10が位置決めされた
状態で装填されると、この成形金型の型締めを行う。成
形金型には、ポット内から溶融状態の上述したエポキシ
樹脂等の熱可塑性合成樹脂材料がそのキャビティに射出
充填される。リードフレーム10には、これによって上
述した図1において1点鎖線Lで示す所定の領域に封止
樹脂部3がアウトサート成形される。
【0024】リードフレーム10は、半導体実装部16
に実装された半導体チップ2の外周部がジャンクション
コート材7によってコーティングされている。熱可塑性
合成樹脂材料は、硬化して封止樹脂部3を形成する際に
発生する熱応力を封止する半導体チップ2に対して作用
させる。しかしながら、半導体チップ2は、ジャンクシ
ョンコート材7によって全体をコーティングされている
ことからこの熱応力が確実に緩和され、内部回路が損傷
される等の不都合の発生が防止されるとともに半導体実
装部16上の実装精度の向上が図られる。
【0025】リードフレーム10は、プレス機へと搬送
されて、各領域から形成された半導体パッケージ装置1
の切り離しを行う。リードフレーム10は、上述した図
1において2点鎖線Mで示すように、各リード端子形成
片14がそれぞれブリッジ片13a、13bの突出部の
近傍において切断されるとともに、封止樹脂部3の側面
に沿って折曲されてリード端子4を構成する。
【0026】以上のようにして形成された半導体パッケ
ージ装置1は、リードフレーム10の半導体実装部16
に実装された半導体チップ2がジャンクションコート材
7によって全体を確実にコーティングされていることか
ら、実装精度の向上が図られる。したがって、半導体パ
ッケージ装置1は、半導体チップ2のパッドと各リード
端子4とがリードワイヤ6によって確実に接続され、高
精度に形成されるとともに歩留り率の向上が図られる。
また、半導体パッケージ装置1は、封止樹脂部3のモー
ルド成形に際して発生して半導体チップ2に作用する熱
応力がジャンクションコート材7によって緩和されるこ
とから、半導体チップ2のダメージ発生が防止される。
さらにまた、半導体パッケージ装置1は、半導体チップ
2にジャンクションコート材7を塗布するに際して、そ
の精密さを不要とするとともにこのジャンクションコー
ト材7の高精度の管理を不要とすることから、塗布工程
の合理化が図られる。
【0027】なお、上述した半導体パッケージ装置1に
おいては、半導体実装部16を略矩形浅皿状に形成した
が、その形状については実装する半導体チップ2の形状
に対応して適宜形成される。また、半導体パッケージ装
置1においては、半導体実装部16の主面部16aに半
導体チップ2を実装固定するために、例えば導電性接着
剤を用いてもよい。
【0028】
【発明の効果】以上詳細に説明したように、本発明に係
る半導体パッケージ装置によれば、リードフレームの基
本的な構成を変更することなく、封止樹脂部のモールド
成形に際して発生する応力を緩和するためのジャンクシ
ョンコート材が半導体チップの全体に亘って塗布される
ことから、その作用効果が確実に達成されて高精度でか
つ歩留りよく製造される。また、半導体パッケージ装置
は、ジャンクションコート材の塗布を簡易に行うことが
できるとともに、その高精度の粘度管理等を不要とする
ことからジャンクションコート材の塗布工程の合理化が
図られ、コストダウンが達成される。
【図面の簡単な説明】
【図1】本発明に係る半導体パッケージ装置に使用され
るリードフレームの要部平面図である。
【図2】同リードフレームの半導体実装部の構成を説明
する要部平面図である。
【図3】同半導体実装部の要部縦断面図である。
【図4】同半導体実装部の要部分解斜視図である。
【図5】従来のリードフレームの半導体実装部の構成を
説明する要部平面図である。
【図6】同半導体実装部の要部縦断面図である。
【図7】同半導体実装部の要部斜視図である。
【図8】半導体パッケージ装置の斜視図である。
【図9】半導体パッケージ装置の縦断面図である。
【符号の説明】
1 半導体パッケージ装置 2 半導体チップ 3 封止樹脂部 4 リード端子 5 半導体実装部 6 リードワイヤ 10 リードフレーム 11a,11b リード部 13a,13b ブリッジ片 14 リード端子形成片 15a,15b タブ吊り片 16 半導体実装部 16a 主面部 16b 外周壁部 17 収納凹部 H 半導体形成領域

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 多数個のリード端子片とタブ吊り片に連
    設されたチップ実装部とを有するリードフレームの、上
    記チップ実装部上に半導体チップを実装するとともに、
    この半導体チップにジャンクションコート材を塗布した
    後、上記リード端子片の基端部及びチップ実装部とを含
    む領域を封止する封止樹脂部をモールド成形してなり、 上記チップ実装部は、半導体チップが実装される主面部
    に上記タブ吊り片と連続する外周壁が一体に立ち上がり
    形成されてなる略浅皿状を呈して形成され、その内部に
    半導体チップを収納する収納凹部が構成されたことを特
    徴とする半導体パッケージ装置。
JP8280125A 1996-09-30 1996-09-30 半導体パッケージ装置 Pending JPH10107199A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8280125A JPH10107199A (ja) 1996-09-30 1996-09-30 半導体パッケージ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8280125A JPH10107199A (ja) 1996-09-30 1996-09-30 半導体パッケージ装置

Publications (1)

Publication Number Publication Date
JPH10107199A true JPH10107199A (ja) 1998-04-24

Family

ID=17620690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8280125A Pending JPH10107199A (ja) 1996-09-30 1996-09-30 半導体パッケージ装置

Country Status (1)

Country Link
JP (1) JPH10107199A (ja)

Similar Documents

Publication Publication Date Title
US4012766A (en) Semiconductor package and method of manufacture thereof
US6624005B1 (en) Semiconductor memory cards and method of making same
US20010013639A1 (en) Ball-grid-array semiconductor with protruding terminals
US6983537B2 (en) Method of making a plastic package with an air cavity
US7220615B2 (en) Alternative method used to package multimedia card by transfer molding
US3691289A (en) Packaging of semiconductor devices
US5686698A (en) Package for electrical components having a molded structure with a port extending into the molded structure
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
JP2001230347A (ja) 半導体装置及びその製造方法
KR100428271B1 (ko) 집적회로패키지와그제조방법
US5192681A (en) Low cost erasable programmable read only memory package
US5136367A (en) Low cost erasable programmable read only memory package
JPH05299530A (ja) 樹脂封止半導体装置及びその製造方法
KR100346671B1 (ko) 플라스틱성형타입반도체장치및그의제조방법
US6645792B2 (en) Lead frame and method for fabricating resin-encapsulated semiconductor device
EP0430204B1 (en) Plastic mould type semiconductor device
US5036381A (en) Multiple electronic devices within a single carrier structure
JPH10107199A (ja) 半導体パッケージ装置
JPS62298146A (ja) 電子装置
JP2596606B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH0653399A (ja) 樹脂封止型半導体装置
JP2752803B2 (ja) 半導体装置の製造方法
JPS6164132A (ja) 半導体装置
JPH065928A (ja) 樹脂封止型電子部品
KR100196896B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041130