JPS6164132A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6164132A
JPS6164132A JP59185909A JP18590984A JPS6164132A JP S6164132 A JPS6164132 A JP S6164132A JP 59185909 A JP59185909 A JP 59185909A JP 18590984 A JP18590984 A JP 18590984A JP S6164132 A JPS6164132 A JP S6164132A
Authority
JP
Japan
Prior art keywords
semiconductor chip
groove
island
solder
sieve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59185909A
Other languages
English (en)
Inventor
Masanobu Shin
新　政信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59185909A priority Critical patent/JPS6164132A/ja
Publication of JPS6164132A publication Critical patent/JPS6164132A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H10W72/387—Flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プレーナ又は、メサ型半導体装置の製造方法
に関するものである。
〔従来の技術〕
従来、樹脂封止型半導体装置は、一般に次のように製造
されていた。
即ち、先ず第２図四、　ｔＢｌ、　ｔｃ）及び第３図四
、　ｔＢｌ。
（ｑに示す如く、平坦な金属板を所定の形状に加工した
リードフレーム１のアイランド部１′に半田３を載せ、
その上方から半導体チップ２ｔ−あて、半導体チップ２
に適当な荷重を与えることによって半導体チップ２を半
田３にてアイランド部１′に固定させ、半導体チップ２
上の電極とリードフレーム１のリードとの間に金細線４
等によシ必要な電気接続を行なう。しかる後に第４図に
示す如く樹Ｒ８で半導体チップ２および金細線４等を封
止し、リードフレーム固定板９を所定位置で切断し、第
５図に示す如き独立した製品の樹脂封止型半導体装置に
分離する。
しかしながら、このような従来の半導体装置では、半導
体チップ２ｔ−リードフレーム１に半田３を用い固定さ
せる際、第２図（Ｂ１．（Ｃ）及び第３図（均。
（ｑに示すようにある程度の荷重を半導体チップ２に加
える為、半導体チップ２の断面５への半田３の盛シ上）
は避けられないことであった。第３図の半導体チップ２
０メ？溝部はガラス６によシ保護がなされているが、半
田３の量のバラツキ及び半導体チップ２並びに半田３の
半導体チップ２の中心からのズレによりメサ溝部のガラ
ス保餓膜６を通υ越し、半導体チップ２のシリコン基板
露出断面５にまで半田３が付着し特性歩留を低下させて
いた。又アイランド部１′が平面である為、半導体チッ
プ２の接着強度が弱く、樹脂封止後も耐湿性に問題がち
９信頼性を著しく低下させる原因になっている。
〔発明が解決しようとする問題点〕
従って１本発明の目的は、半導体チップのシリコン基板
露出断面部への半田盛上りを防止させ、なおかつ樹脂封
止後の耐湿性も向上させ、特性。
歩留及び信頼性を大幅に改善した半導体装置を提供する
ことにある。
〔問題点を解決するための手段〕
本発明によれば、リードフレームの半導体素子載置部に
は、半導体素子の接触する部分とその外周に網目状の溝
を有し、この溝の網の目のほぼ中央部に半導体素子を半
田もしくはロー材で取）付けた半導体装置を得る。
〔実施例〕
以下、本発明について図面を参照してよシ詳細に説明す
る。
第１図四、　（Ｂｌ、　ｔｃ）および第４図、第５図は
本発明の一実施例の製造工程を示したもので、まず、リ
ードフレーム１１が作られる。リードフレーム１１は、
金楓板を打ち抜いて外部へ電極を導出するリードと半導
体チップ１２を取シ付けるアイランド１１’との組を復
数組固定板１９で一体化するように形成される。アイラ
ンド１１′では半導体チップ１２が接触する面とその外
側に半田逃げのためと樹脂封止の際に樹脂のくいつき向
上のための１＄１７が網の目状に形成されている。そし
て第１図ＴＢ）に示すように半田１３を４１７の網の目
の中央部に載せ、その上にメサタイプあるいはプレーナ
タイプの半導体チップ１２を載せる。次に、第１図（Ｃ
）に示すように、半導体チップ１２の上方から適当な荷
重を与えることによって、半導体チップ１２を１ｌ１１
７を有するアイランド１１に取り付ける。この時、半田
１３は半導体チップ１２の下から外側に逃げるが、溝１
７内に吸収される。
このため、半田１７が半導体チップ１２の側面にはい上
ることはない。その後、第１図（５）に示すように、半
導体チップ１２表面の電極リード間が金細線１４等によ
って配線がなされる。更に、第４図に示すように、半導
体チップ１２と金側ａ１４とを少なくとも封止するよう
に樹脂８がモールド等で被覆せられ、第５図に示すよう
に、リードフレーム１工の固定板１９が切断除去されて
、個々の半導体装置１０に分離される。
〔発明の効果〕
このように、本発明によれば、半導体チップ１２を取シ
付ける半田１３は溝１７内に逃げるので、半導体チップ
１２の側面にはい上ることはない。又、半導体チップ１
２の外周の溝１７へは、モールド樹脂８がくいつき耐湿
性を向上させるため、素子特性の劣化がなく信頼性の高
い半導体装置を得ることができる。
【図面の簡単な説明】
第１図向は本発明の一実施例によって半導体チップをリ
ードフレームのアイランドに取シ付けた工程の平面図、
第１図（均および（ｑは本発明の一実施例によって半導
体チップをリードフレームのアイランドに取り付ける工
程の断面図である。第２回内は、従来のプレーナ型半導
体装置の平面図、第２図（Ｂ）および（Ｃ）はプレーナ
型半導体チップを従来のリードフレームのアイランドに
取シ付ける工程の断面図、第３回内は従来のメサ型半導
体装置の平面図、第３図向および（ｃ）は従来のメサ型
半導体チップを従来のリードフレームのアイランドに取
シ付ける工程を示す断面図である。第４図は、樹脂封止
工程後を示す平面図、第５図は、固定板切断後を示す平
面図である。 １．１１・・・・・・リードフレーム、１’、１１’　
・・・・・・アイランド、２．１２・・・・・・半導体
チップ、３゜１３・・・・・・半田、４，１４・・・・
・・金ｍ線、５・・・・・・半導体チップ側面、６・・
・・・・ガラス保護膜、１７・・・・・・溝、８・・・
・・・樹脂、９．１９・・・・・・フレーム固定板、１
０・・・・・・半導体装置。

Claims (1)

    【特許請求の範囲】
  1. 　半導体素子載置部には、半導体素子の接触する部分と
    その外周に複数の溝を有し、この溝内の中央部に半導体
    素子を半田もしくはロー材で取り付けたことを特徴とす
    る半導体装置。
JP59185909A 1984-09-05 1984-09-05 半導体装置 Pending JPS6164132A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59185909A JPS6164132A (ja) 1984-09-05 1984-09-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59185909A JPS6164132A (ja) 1984-09-05 1984-09-05 半導体装置

Publications (1)

Publication Number Publication Date
JPS6164132A true JPS6164132A (ja) 1986-04-02

Family

ID=16178998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59185909A Pending JPS6164132A (ja) 1984-09-05 1984-09-05 半導体装置

Country Status (1)

Country Link
JP (1) JPS6164132A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2849533A1 (fr) * 2002-12-27 2004-07-02 St Microelectronics Sa Assemblage d'un composant semiconducteur
DE102004058878A1 (de) * 2004-12-06 2006-06-14 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
CN104112728A (zh) * 2013-11-22 2014-10-22 广东美的制冷设备有限公司 器件安装结构和集成电路模块
DE102013219642A1 (de) * 2013-09-27 2015-04-02 Siemens Aktiengesellschaft Verfahren zum Diffusionslöten unter Ausbildung einer Diffusionszone als Lötverbindung und elektronische Baugruppe mit einer solchen Lötverbindung

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2849533A1 (fr) * 2002-12-27 2004-07-02 St Microelectronics Sa Assemblage d'un composant semiconducteur
DE102004058878A1 (de) * 2004-12-06 2006-06-14 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE102013219642A1 (de) * 2013-09-27 2015-04-02 Siemens Aktiengesellschaft Verfahren zum Diffusionslöten unter Ausbildung einer Diffusionszone als Lötverbindung und elektronische Baugruppe mit einer solchen Lötverbindung
WO2015043969A3 (de) * 2013-09-27 2015-07-02 Siemens Aktiengesellschaft Verfahren zum diffusionslöten unter ausbildung einer diffusionszone als lötverbindung und elektronische baugruppe mit einer solchen lötverbindung
US10004147B2 (en) 2013-09-27 2018-06-19 Siemens Aktiengesellschaft Method for the diffusion soldering of an electronic component to a substrate
CN104112728A (zh) * 2013-11-22 2014-10-22 广东美的制冷设备有限公司 器件安装结构和集成电路模块
CN104112728B (zh) * 2013-11-22 2017-10-31 广东美的制冷设备有限公司 器件安装结构和集成电路模块

Similar Documents

Publication Publication Date Title
US6841414B1 (en) Saw and etch singulation method for a chip package
US7042068B2 (en) Leadframe and semiconductor package made using the leadframe
US6890845B2 (en) Chip scale surface mounted device and process of manufacture
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US4974057A (en) Semiconductor device package with circuit board and resin
US5286679A (en) Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
US6445060B1 (en) Coated semiconductor die/leadframe assembly and method for coating the assembly
US20110057298A1 (en) Partially Patterned Lead Frames and Methods of Making and Using the Same in Semiconductor Packaging
GB2072423A (en) Hermetic tape packaging semiconductor devices
JP4408475B2 (ja) ボンディングワイヤを採用しない半導体装置
JP4803855B2 (ja) 半導体装置の製造方法
JPS6164132A (ja) 半導体装置
JPH10247701A (ja) 半導体装置およびその製造に用いるリードフレーム
US7309910B2 (en) Micro lead frame packages and methods of manufacturing the same
JPS6050346B2 (ja) 半導体装置の製造方法
EP4528811A1 (en) Packaged semiconductor device and method of manufacturing
JPS60178636A (ja) 半導体装置
JP2564595B2 (ja) 半導体装置の製造方法
JPS61285730A (ja) 半導体装置の製造方法及びこれに用いる樹脂封止部材
JPS6095927A (ja) 半導体装置
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
KR100201389B1 (ko) 반도체 패키지
KR0121171Y1 (ko) 멀티칩 반도체 패키지
JPH02303056A (ja) 半導体集積回路の製造方法