JPH05207327A - 水平同期回路 - Google Patents
水平同期回路Info
- Publication number
- JPH05207327A JPH05207327A JP4034036A JP3403692A JPH05207327A JP H05207327 A JPH05207327 A JP H05207327A JP 4034036 A JP4034036 A JP 4034036A JP 3403692 A JP3403692 A JP 3403692A JP H05207327 A JPH05207327 A JP H05207327A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- horizontal synchronizing
- frequency
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 水平同期信号の周波数の２倍の周波数の内部
水平同期信号を出力する水平同期回路において、出力信
号をより安定にする。 【構成】 デコーダＬＳＩ１は、複合映像信号から、安
定した自走水平同期信号を作成する。そして、ＡＦＣ回
路３は、波形整形された同期信号と基準信号との位相が
合うように発振基本クロックの周波数を調整する。タイ
ミング発生回路４は、基本クロックを分周して内部水平
同期信号を作成するとともに、その信号を基準信号とし
てＡＦＣ回路３に与える。
水平同期信号を出力する水平同期回路において、出力信
号をより安定にする。 【構成】 デコーダＬＳＩ１は、複合映像信号から、安
定した自走水平同期信号を作成する。そして、ＡＦＣ回
路３は、波形整形された同期信号と基準信号との位相が
合うように発振基本クロックの周波数を調整する。タイ
ミング発生回路４は、基本クロックを分周して内部水平
同期信号を作成するとともに、その信号を基準信号とし
てＡＦＣ回路３に与える。
Description
【０００１】
【産業上の利用分野】この発明は、テレビジョン受信機
などに適用される水平同期回路に関するものである。
などに適用される水平同期回路に関するものである。
【０００２】
【従来の技術】図２は従来の水平同期回路をその周辺回
路とともに示すブロック図であり、図において、１は複
合映像信号からＲＧＢ信号を作成するとともに水平同期
信号および垂直同期信号を抽出するＬＳＩ化されたデコ
ーダ部（以下、デコーダＬＳＩという。）である。
路とともに示すブロック図であり、図において、１は複
合映像信号からＲＧＢ信号を作成するとともに水平同期
信号および垂直同期信号を抽出するＬＳＩ化されたデコ
ーダ部（以下、デコーダＬＳＩという。）である。
【０００３】デコーダＬＳＩ１において、１１は複合映
像信号から搬送色信号を分離するとともに、この搬送色
信号からＲ、Ｇ、Ｂの映像信号を作成するＲＧＢ分離回
路、１２は複合映像信号を同期分離し水平同期信号Ｈお
よび垂直同期信号Ｖを発生するＨＶ同期分離回路、１３
はこのＨＶ同期分離回路から出力される水平同期信号と
後述する分周器１５からフィードバックされる自走水平
同期信号とを比較し偏差に応じた電圧信号を発生するＡ
ＦＣ回路、１４は水晶発振子などの発振源から３２×ｆ
N （ｆN は水平同期信号の周波数）の周波数信号を導入
し、ＡＦＣ回路１３の出力する電圧信号により周波数制
御した出力を発生するＶＣＯなどによる周波数変換回
路、１５はこの周波数変換回路の出力を分周し、水平同
期信号を発生する分周器である。この分周器１５の出力
は図示しない表示装置の偏向系の走査信号として用いら
れる自走水平同期信号である。
像信号から搬送色信号を分離するとともに、この搬送色
信号からＲ、Ｇ、Ｂの映像信号を作成するＲＧＢ分離回
路、１２は複合映像信号を同期分離し水平同期信号Ｈお
よび垂直同期信号Ｖを発生するＨＶ同期分離回路、１３
はこのＨＶ同期分離回路から出力される水平同期信号と
後述する分周器１５からフィードバックされる自走水平
同期信号とを比較し偏差に応じた電圧信号を発生するＡ
ＦＣ回路、１４は水晶発振子などの発振源から３２×ｆ
N （ｆN は水平同期信号の周波数）の周波数信号を導入
し、ＡＦＣ回路１３の出力する電圧信号により周波数制
御した出力を発生するＶＣＯなどによる周波数変換回
路、１５はこの周波数変換回路の出力を分周し、水平同
期信号を発生する分周器である。この分周器１５の出力
は図示しない表示装置の偏向系の走査信号として用いら
れる自走水平同期信号である。
【０００４】また、２はＲＧＢ信号および内部水平同期
信号を用いて映像信号処理を行う映像信号処理回路であ
る。３Ａは複合映像信号から水平同期信号を分離すると
ともに新たな水平同期信号作成用の約３２ＭＨｚの基本
クロックを発生するＡＦＣ回路、４はＡＦＣ回路３Ａが
出力した基本クロックを分周して新たな水平同期信号
（内部水平同期信号）を作成するタイミング発生回路で
ある。
信号を用いて映像信号処理を行う映像信号処理回路であ
る。３Ａは複合映像信号から水平同期信号を分離すると
ともに新たな水平同期信号作成用の約３２ＭＨｚの基本
クロックを発生するＡＦＣ回路、４はＡＦＣ回路３Ａが
出力した基本クロックを分周して新たな水平同期信号
（内部水平同期信号）を作成するタイミング発生回路で
ある。
【０００５】次に動作について説明する。複合映像信号
は、デコーダＬＳＩ１のＲＧＢ分離回路１１およびＨＶ
同期分離回路１２に入力する。ＲＧＢ分離回路１１は、
複合映像信号から搬送色信号を分離し、さらに、この搬
送色信号からＲ、Ｇ、Ｂの映像信号を作成して、映像信
号処理回路２に出力する。ＨＶ同期分離回路１２は、複
合映像信号から水平同期信号Ｈおよび垂直同期信号Ｖを
分離し、水平同期信号ＨをＡＦＣ回路１３に出力する。
は、デコーダＬＳＩ１のＲＧＢ分離回路１１およびＨＶ
同期分離回路１２に入力する。ＲＧＢ分離回路１１は、
複合映像信号から搬送色信号を分離し、さらに、この搬
送色信号からＲ、Ｇ、Ｂの映像信号を作成して、映像信
号処理回路２に出力する。ＨＶ同期分離回路１２は、複
合映像信号から水平同期信号Ｈおよび垂直同期信号Ｖを
分離し、水平同期信号ＨをＡＦＣ回路１３に出力する。
【０００６】ＡＦＣ回路１３はＨＶ同期分離回路１２の
出力する水平同期信号Ｈと分周器１５の出力する自走水
平同期信号とを比較し、これらの偏差に応じた電圧信号
を周波数変換回路１４に出力する。周波数変換回路１４
は、図示しない発振源から３２×ｆN の周波数信号を導
入し、この周波数信号をＡＦＣ回路１３から入力した電
圧信号に応じて周波数変換し、分周器１５へ出力する。
分周器１５は、周波数変換回路１４から入力する周波数
信号を分周し自走水平同期信号として偏向系へ出力す
る。すなわち、ＡＦＣ回路１３、周波数変換回路１４お
よび分周器１５は、分周器１５の出力する自走水平同期
信号を複合映像信号の水平同期信号と同期させるべくフ
ィードバック制御を行っている。
出力する水平同期信号Ｈと分周器１５の出力する自走水
平同期信号とを比較し、これらの偏差に応じた電圧信号
を周波数変換回路１４に出力する。周波数変換回路１４
は、図示しない発振源から３２×ｆN の周波数信号を導
入し、この周波数信号をＡＦＣ回路１３から入力した電
圧信号に応じて周波数変換し、分周器１５へ出力する。
分周器１５は、周波数変換回路１４から入力する周波数
信号を分周し自走水平同期信号として偏向系へ出力す
る。すなわち、ＡＦＣ回路１３、周波数変換回路１４お
よび分周器１５は、分周器１５の出力する自走水平同期
信号を複合映像信号の水平同期信号と同期させるべくフ
ィードバック制御を行っている。
【０００７】一方、複合映像信号は、ＡＦＣ回路３Ａに
も入力する。ＡＦＣ回路３Ａは、複合映像信号から水平
同期信号を抽出するとともに、約３２ＭＨｚの基本クロ
ックを発生する。そして、その水平同期信号の位相とタ
イミング発生回路４から与えられる基準信号の位相とを
比較し、両者の位相が一致するように基本クロックの周
波数を調整する。そして、タイミング発生回路４は、そ
の基本クロックを１／１０２４に分周して、内部水平同
期信号とする。
も入力する。ＡＦＣ回路３Ａは、複合映像信号から水平
同期信号を抽出するとともに、約３２ＭＨｚの基本クロ
ックを発生する。そして、その水平同期信号の位相とタ
イミング発生回路４から与えられる基準信号の位相とを
比較し、両者の位相が一致するように基本クロックの周
波数を調整する。そして、タイミング発生回路４は、そ
の基本クロックを１／１０２４に分周して、内部水平同
期信号とする。
【０００８】この内部水平同期信号は、ＡＦＣ回路３Ａ
に基準信号として入力される。また、内部水平同期信号
は映像信号処理回路２にも供給される。映像信号処理回
路２は、内部水平同期信号を用いて、ＲＧＢ信号につい
て映像信号処理を行う。そして、内部水平同期信号は、
この水平同期回路の後段に位置する表示装置にも与えら
れ、表示制御用の同期信号としても使用される。
に基準信号として入力される。また、内部水平同期信号
は映像信号処理回路２にも供給される。映像信号処理回
路２は、内部水平同期信号を用いて、ＲＧＢ信号につい
て映像信号処理を行う。そして、内部水平同期信号は、
この水平同期回路の後段に位置する表示装置にも与えら
れ、表示制御用の同期信号としても使用される。
【０００９】このように、この水平同期回路は、ＮＴＳ
Ｃ方式の水平周波数（約１５．７ｋＨｚ）の２倍の周波
数を有する内部水平周波数を映像信号処理回路２および
表示装置に供給する。よって、映像信号処理回路２およ
び表示装置は、順次走査や、通常のインタレース走査の
２倍の走査線数によるインタレース走査を行うことがで
き、画質改善をはかることができる。
Ｃ方式の水平周波数（約１５．７ｋＨｚ）の２倍の周波
数を有する内部水平周波数を映像信号処理回路２および
表示装置に供給する。よって、映像信号処理回路２およ
び表示装置は、順次走査や、通常のインタレース走査の
２倍の走査線数によるインタレース走査を行うことがで
き、画質改善をはかることができる。
【００１０】
【発明が解決しようとする課題】従来の水平同期信号周
波数を２倍にする水平同期回路は以上のように構成され
ているので、映像信号入力が切換わったときなど、入力
信号が一瞬途切れたり乱れたりして、ＡＦＣ回路３Ａに
入力される複合映像信号がなくなると、同期はずれが生
じ内部水平同期信号に乱れが生ずることがある。その場
合には、表示装置に表示される映像が一瞬乱れてしまう
という問題点があった。
波数を２倍にする水平同期回路は以上のように構成され
ているので、映像信号入力が切換わったときなど、入力
信号が一瞬途切れたり乱れたりして、ＡＦＣ回路３Ａに
入力される複合映像信号がなくなると、同期はずれが生
じ内部水平同期信号に乱れが生ずることがある。その場
合には、表示装置に表示される映像が一瞬乱れてしまう
という問題点があった。
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、入力信号が一瞬途切れたような
場合であっても、同期はずれを生ずることのない水平同
期回路を得ることを目的とする。
ためになされたもので、入力信号が一瞬途切れたような
場合であっても、同期はずれを生ずることのない水平同
期回路を得ることを目的とする。
【００１２】
【課題を解決するための手段】この発明に係る水平同期
回路は、複合映像信号から分離された水平同期信号とフ
ィードバックされた自走水平同期信号とを比較し、これ
らの偏差に応じて発振源からの周波数信号を制御して自
走水平同期信号を生成するデコーダ部と、このデコーダ
部が出力した自走水平同期信号を波形整形する波形整形
回路と、波形整形された同期信号と内部水平同期信号と
の位相を同期させるＡＦＣ回路と、このＡＦＣ回路の出
力信号にもとづいて内部水平同期信号を作成するタイミ
ング発生回路とを備えたものである。
回路は、複合映像信号から分離された水平同期信号とフ
ィードバックされた自走水平同期信号とを比較し、これ
らの偏差に応じて発振源からの周波数信号を制御して自
走水平同期信号を生成するデコーダ部と、このデコーダ
部が出力した自走水平同期信号を波形整形する波形整形
回路と、波形整形された同期信号と内部水平同期信号と
の位相を同期させるＡＦＣ回路と、このＡＦＣ回路の出
力信号にもとづいて内部水平同期信号を作成するタイミ
ング発生回路とを備えたものである。
【００１３】
【作用】この発明におけるＡＦＣ回路およびタイミング
発生回路は、安定した水平同期信号の供給を受け、周波
数の安定した内部水平同期信号を作成する。
発生回路は、安定した水平同期信号の供給を受け、周波
数の安定した内部水平同期信号を作成する。
【００１４】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１において、３は波形整形回路５か
ら出力された同期信号と基準信号との位相差をなくすよ
うに作用するＡＦＣ回路、５はデコーダＬＳＩ１から出
力された自走水平同期信号を波形整形した後ＡＦＣ回路
３に供給する波形整形回路である。その他のものは同一
符号を付して図２に示したものと同一のものである。
ついて説明する。図１において、３は波形整形回路５か
ら出力された同期信号と基準信号との位相差をなくすよ
うに作用するＡＦＣ回路、５はデコーダＬＳＩ１から出
力された自走水平同期信号を波形整形した後ＡＦＣ回路
３に供給する波形整形回路である。その他のものは同一
符号を付して図２に示したものと同一のものである。
【００１５】次に動作について説明する。デコーダＬＳ
Ｉ１において、ＡＦＣ回路１３、周波数変換回路１４お
よび分周器１５によって、ＨＶ同期分離回路１２の分離
した水平同期信号と分周器１５の出力する自走水平同期
信号とが同期するようにフィードバック制御がなされて
いる。そして、この自走水平同期信号は、複合映像信号
が一瞬途切れたような場合であっても、周波数変換回路
１４には発振源からの周波数信号が導入されているの
で、ほぼ一定の周波数信号に維持されている。
Ｉ１において、ＡＦＣ回路１３、周波数変換回路１４お
よび分周器１５によって、ＨＶ同期分離回路１２の分離
した水平同期信号と分周器１５の出力する自走水平同期
信号とが同期するようにフィードバック制御がなされて
いる。そして、この自走水平同期信号は、複合映像信号
が一瞬途切れたような場合であっても、周波数変換回路
１４には発振源からの周波数信号が導入されているの
で、ほぼ一定の周波数信号に維持されている。
【００１６】デコーダＬＳＩ１から出力された自走水平
同期信号は、波形整形回路５によって、後段の回路にお
ける処理に適するように、パルス幅（デューティ）が変
更される。そして、パルス幅が適切になった同期信号が
ＡＦＣ回路３に与えられる。
同期信号は、波形整形回路５によって、後段の回路にお
ける処理に適するように、パルス幅（デューティ）が変
更される。そして、パルス幅が適切になった同期信号が
ＡＦＣ回路３に与えられる。
【００１７】ＡＦＣ回路３は、約３２ＭＨｚの基本クロ
ックを発生する。そして、波形整形回路５から与えられ
た同期信号の位相とタイミング発生回路４から与えられ
る基準信号の位相とを比較し、両者の位相が一致するよ
うに基本クロックの周波数を調整する。そして、タイミ
ング発生回路４は、その基本クロックを１／１０２４に
分周して、内部水平同期信号とする。この内部水平同期
信号は、ＡＦＣ回路３に基準信号として与えられるとと
もに、映像信号処理回路２および表示装置に与えられ
る。
ックを発生する。そして、波形整形回路５から与えられ
た同期信号の位相とタイミング発生回路４から与えられ
る基準信号の位相とを比較し、両者の位相が一致するよ
うに基本クロックの周波数を調整する。そして、タイミ
ング発生回路４は、その基本クロックを１／１０２４に
分周して、内部水平同期信号とする。この内部水平同期
信号は、ＡＦＣ回路３に基準信号として与えられるとと
もに、映像信号処理回路２および表示装置に与えられ
る。
【００１８】以上のようにして、内部水平同期信号は水
平同期信号と同期している状態となる。その状態におい
て複合映像信号が一瞬途切れたような場合には、デコー
ダＬＳＩ１が自走水平同期信号の出力状態を上述のよう
に維持するので、ＡＦＣ回路３は、安定して基本クロッ
クを供給し続ける。よって、タイミング発生回路４の出
力が乱れることはない。
平同期信号と同期している状態となる。その状態におい
て複合映像信号が一瞬途切れたような場合には、デコー
ダＬＳＩ１が自走水平同期信号の出力状態を上述のよう
に維持するので、ＡＦＣ回路３は、安定して基本クロッ
クを供給し続ける。よって、タイミング発生回路４の出
力が乱れることはない。
【００１９】なお、上記実施例ではＮＴＳＣ方式の場合
について説明したが、複合映像信号がＰＡＬ方式やＳＥ
ＣＡＭ方式ものであってもよく、それらの場合にも同様
の効果を奏する。
について説明したが、複合映像信号がＰＡＬ方式やＳＥ
ＣＡＭ方式ものであってもよく、それらの場合にも同様
の効果を奏する。
【００２０】
【発明の効果】以上のように、この発明によれば、水平
同期信号の周波数の２倍などの周波数を有する内部水平
同期信号を出力する水平同期回路を、デコーダ部から出
力される安定した自走水平同期信号を用いて内部水平同
期信号を作成するように構成したので、内部水平同期信
号を出力する従来の回路に比べて、出力信号をより安定
にすることができるものが得られる効果がある。
同期信号の周波数の２倍などの周波数を有する内部水平
同期信号を出力する水平同期回路を、デコーダ部から出
力される安定した自走水平同期信号を用いて内部水平同
期信号を作成するように構成したので、内部水平同期信
号を出力する従来の回路に比べて、出力信号をより安定
にすることができるものが得られる効果がある。
【図１】この発明の一実施例による水平同期回路とその
周辺回路とを示すブロック図である。
周辺回路とを示すブロック図である。
【図２】従来の水平同期回路とその周辺回路とを示すブ
ロック図である。
ロック図である。
１ デコーダＬＳＩ（デコーダ部） ３ ＡＦＣ回路 ４ タイミング発生回路 ５ 波形整形回路
Claims (1)
- 【請求項１】 複合映像信号から分離された水平同期信
号とフィードバックされた自走水平同期信号とを比較
し、これらの偏差に応じて発振源からの周波数信号を制
御して自走水平同期信号を生成するデコーダ部と、この
デコーダ部が出力した自走水平同期信号を波形整形する
波形整形回路と、波形整形された同期信号と内部水平同
期信号との位相を同期させるＡＦＣ回路と、このＡＦＣ
回路の出力信号にもとづいて前記内部水平同期信号を作
成するタイミング発生回路とを備えた水平同期回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034036A JPH05207327A (ja) | 1992-01-27 | 1992-01-27 | 水平同期回路 |
| DE4300834A DE4300834A1 (ja) | 1992-01-27 | 1993-01-14 | |
| US08/006,493 US5315387A (en) | 1992-01-27 | 1993-01-21 | Horizontal synchronization circuit |
| AU31976/93A AU653882B2 (en) | 1992-01-27 | 1993-01-22 | Horizontal synchronization circuit |
| GB9301511A GB2263836B (en) | 1992-01-27 | 1993-01-26 | Horizontal synchronization circuit |
| HK161695A HK161695A (en) | 1992-01-27 | 1995-10-19 | Horizontal synchronization circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034036A JPH05207327A (ja) | 1992-01-27 | 1992-01-27 | 水平同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05207327A true JPH05207327A (ja) | 1993-08-13 |
Family
ID=12403107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4034036A Pending JPH05207327A (ja) | 1992-01-27 | 1992-01-27 | 水平同期回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5315387A (ja) |
| JP (1) | JPH05207327A (ja) |
| AU (1) | AU653882B2 (ja) |
| DE (1) | DE4300834A1 (ja) |
| GB (1) | GB2263836B (ja) |
| HK (1) | HK161695A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4432755A1 (de) * | 1994-04-04 | 1995-10-05 | Hitachi Ltd | Einstellbare Bildröhren-Anzeigevorrichtung und phasensynchrone Schaltung zur Verwendung in einer Anzeigevorrichtung |
| US5565928A (en) * | 1994-06-10 | 1996-10-15 | Thomson Consumer Electronics, Inc. | Circuit for generating a scan at a multiple of a synchronizing signal |
| JP3123358B2 (ja) | 1994-09-02 | 2001-01-09 | 株式会社日立製作所 | ディスプレイ装置 |
| JP3318821B2 (ja) * | 1996-01-19 | 2002-08-26 | ソニー株式会社 | 信号判別回路及び同期信号発生器 |
| JP2954052B2 (ja) * | 1996-11-28 | 1999-09-27 | 日本電気アイシーマイコンシステム株式会社 | 映像表示装置 |
| JPH11205627A (ja) * | 1998-01-19 | 1999-07-30 | Sony Corp | 水平偏向装置、自動周波数制御装置および映像信号受信装置 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051312B2 (ja) * | 1981-03-20 | 1985-11-13 | 日本ビクター株式会社 | 水平走査周波数逓倍回路 |
| JPS57173267A (en) * | 1981-04-17 | 1982-10-25 | Toshiba Corp | Afc circuit |
| US4467359A (en) * | 1982-04-15 | 1984-08-21 | Sanyo Electric Co., Ltd. | Horizontal synchronizing circuit |
| JPS58191573A (ja) * | 1982-05-06 | 1983-11-08 | Victor Co Of Japan Ltd | 水平走査周波数逓倍回路 |
| JPS58201469A (ja) * | 1982-05-20 | 1983-11-24 | Matsushita Electric Ind Co Ltd | フイ−ルド識別装置 |
| US4476470A (en) * | 1982-09-22 | 1984-10-09 | Rca Corporation | Three horn E-plane monopulse feed |
| US4729024A (en) * | 1985-03-19 | 1988-03-01 | Canon Kabushiki Kaisha | Synchronizing pulse signal generation device |
| US4636861A (en) * | 1985-04-01 | 1987-01-13 | Rca Corporation | Two-loop line deflection system |
| US4769704A (en) * | 1985-06-04 | 1988-09-06 | Matsushita Electric Industrial Co., Ltd. | Synchronization signal generator |
| JPS6281177A (ja) * | 1985-10-03 | 1987-04-14 | Matsushita Electric Ind Co Ltd | 同期制御回路 |
| DE3603621A1 (de) * | 1986-02-06 | 1987-08-13 | Thomson Brandt Gmbh | Schaltungsanordnung zur erzeugung eines taktsignals |
| IT1204395B (it) * | 1986-06-18 | 1989-03-01 | Sgs Microelettronica Spa | Circuito regolatore di fase,in particolare di fase orizzontale per visualizzatori di dati |
| JPS63155825A (ja) * | 1986-12-18 | 1988-06-29 | Sony Corp | Ａｆｃ回路 |
| US4769705A (en) * | 1987-06-30 | 1988-09-06 | Rca Licensing Corporation | Deflection synchronizing apparatus |
| US4802009A (en) * | 1987-07-13 | 1989-01-31 | Rca Licensing Corporation | Digitally controlled phase locked loop system |
| JPH0793709B2 (ja) * | 1987-09-30 | 1995-10-09 | 株式会社日立製作所 | テレビジョン受像機 |
| JPH087538B2 (ja) * | 1988-08-03 | 1996-01-29 | 株式会社日立製作所 | 水平偏向回路 |
| EP0357080B1 (en) * | 1988-09-02 | 1994-05-11 | Sanyo Electric Co., Ltd. | Phase synchronizing circuit in video signal receiver and method of establishing phase synchronization |
| PL274907A1 (en) * | 1988-09-26 | 1990-04-02 | Zaklady Kineskopowe Unitra Pol | Horizontal deflection pulse phase controlling circuit for double-standart crt displays |
| JP2714112B2 (ja) * | 1989-03-10 | 1998-02-16 | 株式会社日立製作所 | テレビジョン受像機 |
| JPH0349478A (ja) * | 1989-07-18 | 1991-03-04 | Toshiba Corp | 水平同期信号再生回路 |
| CA1318972C (en) * | 1989-09-25 | 1993-06-08 | Alain Tessier | Video overlay circuit |
| JPH03220872A (ja) * | 1990-01-26 | 1991-09-30 | Hitachi Ltd | 同期発生回路 |
| US5043813A (en) * | 1990-03-26 | 1991-08-27 | Thomson Consumer Electronics, Inc. | Display locked timing signals for video processing |
| JPH0444469A (ja) * | 1990-06-12 | 1992-02-14 | Clarion Co Ltd | 水平同期信号分離回路 |
-
1992
- 1992-01-27 JP JP4034036A patent/JPH05207327A/ja active Pending
-
1993
- 1993-01-14 DE DE4300834A patent/DE4300834A1/de not_active Ceased
- 1993-01-21 US US08/006,493 patent/US5315387A/en not_active Expired - Lifetime
- 1993-01-22 AU AU31976/93A patent/AU653882B2/en not_active Ceased
- 1993-01-26 GB GB9301511A patent/GB2263836B/en not_active Expired - Fee Related
-
1995
- 1995-10-19 HK HK161695A patent/HK161695A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| HK161695A (en) | 1995-10-27 |
| GB9301511D0 (en) | 1993-03-17 |
| GB2263836A (en) | 1993-08-04 |
| AU3197693A (en) | 1993-07-29 |
| DE4300834A1 (ja) | 1993-09-16 |
| AU653882B2 (en) | 1994-10-13 |
| GB2263836B (en) | 1995-05-10 |
| US5315387A (en) | 1994-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100312710B1 (ko) | 디지탈 영상기기를 위한 클럭공급장치 | |
| JPH05207327A (ja) | 水平同期回路 | |
| JP3131179B2 (ja) | Ｔｖシステムのダブルウインドー処理装置 | |
| US5912714A (en) | Clock generator for a video signal processing apparatus | |
| JPH0832833A (ja) | ビデオシステムパルス生成回路 | |
| KR930015670A (ko) | 다중 주사 비율 동작을 위한 수평 블랭킹 신호 발생 장치 | |
| JP2590871B2 (ja) | テレビジヨン受像機の水平回路 | |
| KR100287783B1 (ko) | 씨씨티브이카메라 | |
| JP2687484B2 (ja) | 自動周波数制御回路 | |
| KR960011230B1 (ko) | 동기회로 | |
| JPH08251616A (ja) | ビデオカメラ装置 | |
| JPS637078B2 (ja) | ||
| US5168349A (en) | Synchronization of color carriers of different color tv standards having the same line frequency | |
| JPS643252Y2 (ja) | ||
| JPH08172545A (ja) | 水平同期回路 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JP2661300B2 (ja) | 画像標本化クロックの制御方法 | |
| JPH0541812A (ja) | 同期信号発生装置 | |
| JPH07250338A (ja) | ビデオカメラの外部同期方法 | |
| JPH0965354A (ja) | 色副搬送波信号の位相合わせ方法 | |
| JPH10112814A (ja) | 同期再生装置及び同期再生方法 | |
| JPH08242429A (ja) | クロック発生回路及びｍｕｓｅ信号デコード装置 | |
| JPH08265622A (ja) | 電源重畳方式テレビカメラ | |
| JPS63108875A (ja) | 映像信号同期装置 | |
| JPH08294042A (ja) | ビデオカメラ装置 |