JPH10116954A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10116954A JPH10116954A JP8268367A JP26836796A JPH10116954A JP H10116954 A JPH10116954 A JP H10116954A JP 8268367 A JP8268367 A JP 8268367A JP 26836796 A JP26836796 A JP 26836796A JP H10116954 A JPH10116954 A JP H10116954A
- Authority
- JP
- Japan
- Prior art keywords
- inner leads
- bonding
- semiconductor element
- semiconductor device
- inner lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
- H10W70/415—Leadframe inner leads serving as die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5366—Shapes of wire connectors the bond wires having kinks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】LOC構造の半導体装置を形成するにあたり、
半導体素子にボンディング接続するインナーリード側の
ボンディング性能を向上させることにある。 【解決手段】インナーリード1側のワイヤボンディング
部分の直下近傍を半導体素子3に対し直接接触させた
り、薄いエポキシ樹脂により接着させる。直接接触させ
るときは、インナーリード1の下面の一部に凹部5を形
成し、そこに両面接着テープ2を収容する。これによ
り、半導体素子3の上面とインナーリード1の上面間に
ボンディングワイヤ4によりボンディング接続を行って
LOC構造とする。
半導体素子にボンディング接続するインナーリード側の
ボンディング性能を向上させることにある。 【解決手段】インナーリード1側のワイヤボンディング
部分の直下近傍を半導体素子3に対し直接接触させた
り、薄いエポキシ樹脂により接着させる。直接接触させ
るときは、インナーリード1の下面の一部に凹部5を形
成し、そこに両面接着テープ2を収容する。これによ
り、半導体素子3の上面とインナーリード1の上面間に
ボンディングワイヤ4によりボンディング接続を行って
LOC構造とする。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置に関し、
特にリード・オン・チップ(LOC)構造の半導体装置
に関する。
特にリード・オン・チップ(LOC)構造の半導体装置
に関する。
【0002】
【従来の技術】従来、かかるLOC構造を採用した半導
体装置は、例えば特開平5−29528号公報にもある
ように、半導体素子上に接着テープを介してインナーリ
ード(内部リード)を貼り付ける構造が一般的である。
体装置は、例えば特開平5−29528号公報にもある
ように、半導体素子上に接着テープを介してインナーリ
ード(内部リード)を貼り付ける構造が一般的である。
【0003】図3(a),(b)はそれぞれかかる従来
の一例を説明するための半導体装置の断面図および平面
図である。図3(a),(b)に示すように、従来の半
導体装置は、インナーリード1の下面に接着テープ2を
貼り付けたリードフレームに半導体素子3を接着し、ボ
ンディングワイヤ4により半導体素子3の電極パッドと
インナーリード1とをボンディング接続している。この
接着テープ2としては、いわゆる両面接着テープを用い
ればよく、半導体素子3の上にリードを形成した半導体
装置が実現される。
の一例を説明するための半導体装置の断面図および平面
図である。図3(a),(b)に示すように、従来の半
導体装置は、インナーリード1の下面に接着テープ2を
貼り付けたリードフレームに半導体素子3を接着し、ボ
ンディングワイヤ4により半導体素子3の電極パッドと
インナーリード1とをボンディング接続している。この
接着テープ2としては、いわゆる両面接着テープを用い
ればよく、半導体素子3の上にリードを形成した半導体
装置が実現される。
【0004】このようなLOC構造の半導体装置におい
て、インナーリード側のワイヤ接続部の下面には、接着
テープ2が設けられる構造になるので、この接着テープ
2はバッファ部材として機能する。
て、インナーリード側のワイヤ接続部の下面には、接着
テープ2が設けられる構造になるので、この接着テープ
2はバッファ部材として機能する。
【0005】
【発明が解決しようとする課題】上述した従来の半導体
装置は、半導体素子とインナーリード間に接着テープが
介在し、直接接触しない構造になっている。このため、
ボンディング接続を行うときには、熱および超音波のエ
ネルギーが伝わりにくく、ボンディング性が悪いという
問題がある。特に、インナーリード側のボンディング性
が悪くなるという欠点がある。
装置は、半導体素子とインナーリード間に接着テープが
介在し、直接接触しない構造になっている。このため、
ボンディング接続を行うときには、熱および超音波のエ
ネルギーが伝わりにくく、ボンディング性が悪いという
問題がある。特に、インナーリード側のボンディング性
が悪くなるという欠点がある。
【0006】本発明の目的は、このようなインナーリー
ド側のボンディング性能を向上させることのできる半導
体装置を提供することにある。
ド側のボンディング性能を向上させることのできる半導
体装置を提供することにある。
【0007】
【課題を解決するための手段】本発明の半導体装置は、
半導体素子と、前記半導体素子の上面に直接接触させる
とともに、それぞれ下面の一部に凹部を形成した複数の
インナーリードと、前記複数のインナーリードの前記凹
部に収容され、前記複数のインナーリードを前記半導体
素子に接着する両面接着テープとを有し、前記半導体素
子の上面および前記複数のインナーリードの上面間にボ
ンディングワイヤによりボンディング接続を行ってリー
ド・オン・チップ構造とするように構成される。
半導体素子と、前記半導体素子の上面に直接接触させる
とともに、それぞれ下面の一部に凹部を形成した複数の
インナーリードと、前記複数のインナーリードの前記凹
部に収容され、前記複数のインナーリードを前記半導体
素子に接着する両面接着テープとを有し、前記半導体素
子の上面および前記複数のインナーリードの上面間にボ
ンディングワイヤによりボンディング接続を行ってリー
ド・オン・チップ構造とするように構成される。
【0008】また、本発明の半導体装置における前記複
数のインナーリードの凹部は、前記複数のインナーリー
ドのワイヤボンディング部分の直下近傍を除く領域に、
ハーフエッチングを施して形成することができる。
数のインナーリードの凹部は、前記複数のインナーリー
ドのワイヤボンディング部分の直下近傍を除く領域に、
ハーフエッチングを施して形成することができる。
【0009】さらに、本発明の半導体装置は、半導体素
子と、前記半導体素子の上面に搭載する複数のインナー
リードと、前記複数のインナーリード間に充填される絶
縁性接着部材と、前記複数のインナーリードの下面の一
部にコーティングされ、前記半導体素子の上面に前記複
数のインナーリードを接着するエポキシ系樹脂とを有
し、前記半導体素子の上面および前記複数のインナーリ
ードの上面間にボンディングワイヤによりボンディング
接続を行ってリード・オン・チップ構造とするように構
成される。
子と、前記半導体素子の上面に搭載する複数のインナー
リードと、前記複数のインナーリード間に充填される絶
縁性接着部材と、前記複数のインナーリードの下面の一
部にコーティングされ、前記半導体素子の上面に前記複
数のインナーリードを接着するエポキシ系樹脂とを有
し、前記半導体素子の上面および前記複数のインナーリ
ードの上面間にボンディングワイヤによりボンディング
接続を行ってリード・オン・チップ構造とするように構
成される。
【0010】
【発明の実施の形態】次に、本発明の実施の形態ついて
図面を参照して説明する。
図面を参照して説明する。
【0011】図1(a),(b)はそれぞれ本発明の第
1の実施の形態を説明するための半導体装置の断面図お
よび平面図である。図1(a),(b)に示すように、
この実施の形態は、LOC構造の半導体装置であり、半
導体素子3と、リードフレームの一部分とを表わしてい
る。すなわち、かかる半導体装置は、半導体素子3と、
リードフレームの一部であり且つ下面の一部に凹部5を
形成した複数のインナーリード1と、インナーリード1
の凹部5に収容され、インナーリード1を半導体素子3
の上面に接着する両面接着テープ2と、半導体素子3の
上面に形成したパッドおよびインナーリード1の上面を
ボンディング接続するボンディングワイヤ4とをを備え
ている。
1の実施の形態を説明するための半導体装置の断面図お
よび平面図である。図1(a),(b)に示すように、
この実施の形態は、LOC構造の半導体装置であり、半
導体素子3と、リードフレームの一部分とを表わしてい
る。すなわち、かかる半導体装置は、半導体素子3と、
リードフレームの一部であり且つ下面の一部に凹部5を
形成した複数のインナーリード1と、インナーリード1
の凹部5に収容され、インナーリード1を半導体素子3
の上面に接着する両面接着テープ2と、半導体素子3の
上面に形成したパッドおよびインナーリード1の上面を
ボンディング接続するボンディングワイヤ4とをを備え
ている。
【0012】このインナーリード1は、半導体素子3の
上面に直接接触させるとともに、凹部5に収容される両
面接着テープ2により接着固定され、ボンディングワイ
ヤ4により、半導体素子3の上面および複数のインナー
リード1の上面間をボンディング接続している。しか
も、このインナーリード1の凹部5は、インナーリード
1のワイヤボンディング部分の直下近傍を除く領域に、
ハーフエッチングを施して形成される。
上面に直接接触させるとともに、凹部5に収容される両
面接着テープ2により接着固定され、ボンディングワイ
ヤ4により、半導体素子3の上面および複数のインナー
リード1の上面間をボンディング接続している。しか
も、このインナーリード1の凹部5は、インナーリード
1のワイヤボンディング部分の直下近傍を除く領域に、
ハーフエッチングを施して形成される。
【0013】なお、図1(b)からも解るように、両面
接着テープ2は、インナーリード1の凹部5に収容され
るだけでなく、リード間も含めて平面的に設けられる。
接着テープ2は、インナーリード1の凹部5に収容され
るだけでなく、リード間も含めて平面的に設けられる。
【0014】上述した本実施の形態によれば、インナー
リード1のワイヤボンディング部分の直下近傍を除く領
域に両面接着テープ2を介在させずに済むため、ボンデ
ィング時の熱や超音波エネルギーを伝え易く、ボンディ
ング性を向上させている。
リード1のワイヤボンディング部分の直下近傍を除く領
域に両面接着テープ2を介在させずに済むため、ボンデ
ィング時の熱や超音波エネルギーを伝え易く、ボンディ
ング性を向上させている。
【0015】図2(a),(b)はそれぞれ本発明の第
2の実施の形態を説明するための半導体装置の断面図お
よび平面図である。図2(a),(b)に示すように、
この実施の形態は、インナーリード1間を絶縁性接着部
材6で固め、その下面にエポキシ系樹脂7をコーティン
グしたリードフレームに半導体素子3を接続したもので
ある。すなわち、この半導体装置は、半導体素子3と、
半導体素子3の上面に搭載する複数のインナーリード1
と、インナーリード1間に充填される絶縁性接着部材6
と、インナーリード1の下面の一部にコーティングさ
れ、半導体素子3の上面にインナーリード1を接着する
エポキシ系樹脂7とを備え、半導体素子3の上面および
インナーリード1の上面間にボンディングワイヤ4によ
りボンディング接続を行ってリード・オン・チップ構造
としている。
2の実施の形態を説明するための半導体装置の断面図お
よび平面図である。図2(a),(b)に示すように、
この実施の形態は、インナーリード1間を絶縁性接着部
材6で固め、その下面にエポキシ系樹脂7をコーティン
グしたリードフレームに半導体素子3を接続したもので
ある。すなわち、この半導体装置は、半導体素子3と、
半導体素子3の上面に搭載する複数のインナーリード1
と、インナーリード1間に充填される絶縁性接着部材6
と、インナーリード1の下面の一部にコーティングさ
れ、半導体素子3の上面にインナーリード1を接着する
エポキシ系樹脂7とを備え、半導体素子3の上面および
インナーリード1の上面間にボンディングワイヤ4によ
りボンディング接続を行ってリード・オン・チップ構造
としている。
【0016】なお、図2(b)からも解るように、エポ
キシ系樹脂7は、インナーリード1の下面の一部に設け
られるだけでなく、絶縁性接着部材6の下面をも含めて
平面的に設けられる。
キシ系樹脂7は、インナーリード1の下面の一部に設け
られるだけでなく、絶縁性接着部材6の下面をも含めて
平面的に設けられる。
【0017】しかし、かかるエポキシ系樹脂7は、イン
ナーリード1のボンディング部分の直下近傍に設けられ
るが、インナーリード1を固定するだけでよいため、接
着テープに比べて極く薄くて済み、ボンディング時の熱
や超音波エネルギーを伝え易く、ボンディング性を向上
させている。また、前述した実施の形態と比較すると、
ボンディング性では劣るが、インナーリード1に対する
ハーフエッチングを行わなくて済むという利点がある。
ナーリード1のボンディング部分の直下近傍に設けられ
るが、インナーリード1を固定するだけでよいため、接
着テープに比べて極く薄くて済み、ボンディング時の熱
や超音波エネルギーを伝え易く、ボンディング性を向上
させている。また、前述した実施の形態と比較すると、
ボンディング性では劣るが、インナーリード1に対する
ハーフエッチングを行わなくて済むという利点がある。
【0018】要するに、上述した2つの発明の実施の形
態によれば、半導体素子に接着され且つボンディング接
続されるインナーリードの下面のうち、リード側のワイ
ヤボンディング部分の直下近傍は、直接接触させるか、
あるいは薄いエポキシ樹脂を介するだけであり、従来の
ような厚い両面接着テープを介在させないので、ボンデ
ィング時の熱や超音波エネルギーが伝わり易く、ボンデ
ィング性を向上させることができる。
態によれば、半導体素子に接着され且つボンディング接
続されるインナーリードの下面のうち、リード側のワイ
ヤボンディング部分の直下近傍は、直接接触させるか、
あるいは薄いエポキシ樹脂を介するだけであり、従来の
ような厚い両面接着テープを介在させないので、ボンデ
ィング時の熱や超音波エネルギーが伝わり易く、ボンデ
ィング性を向上させることができる。
【0019】
【発明の効果】以上説明したように、本発明の半導体装
置は、インナーリードのボンディング部分の直下近傍を
半導体素子の上面に対して直接接触させるか、もしくは
極く薄いエポキシ樹脂を介在させることにより、厚い両
面接着テープを介在させないので、ボンディング時の熱
や超音波エネルギーを伝わり易くすることができ、ボン
ディング性を向上させることができるという効果があ
る。
置は、インナーリードのボンディング部分の直下近傍を
半導体素子の上面に対して直接接触させるか、もしくは
極く薄いエポキシ樹脂を介在させることにより、厚い両
面接着テープを介在させないので、ボンディング時の熱
や超音波エネルギーを伝わり易くすることができ、ボン
ディング性を向上させることができるという効果があ
る。
【図1】本発明の第1の実施の形態を説明するための半
導体装置の断面および平面を表わす図である。
導体装置の断面および平面を表わす図である。
【図2】本発明の第2の実施の形態を説明するための半
導体装置の断面および平面を表わす図である。
導体装置の断面および平面を表わす図である。
【図3】従来の一例を説明するための半導体装置の断面
および平面を表わす図である。
および平面を表わす図である。
1 インナーリード 2 接着テープ 3 半導体素子 4 ボンデイングワイヤ 5 凹部 6 絶縁性接着部材 7 エポキシ系樹脂
Claims (3)
- 【請求項1】 半導体素子と、前記半導体素子の上面に
直接接触させるとともに、それぞれ下面の一部に凹部を
形成した複数のインナーリードと、前記複数のインナー
リードの前記凹部に収容され、前記複数のインナーリー
ドを前記半導体素子に接着する両面接着テープとを有
し、前記半導体素子の上面および前記複数のインナーリ
ードの上面間にボンディングワイヤによりボンディング
接続を行ってリード・オン・チップ構造とすることを特
徴とする半導体装置。 - 【請求項2】 前記複数のインナーリードの凹部は、前
記複数のインナーリードのワイヤボンディング部分の直
下近傍を除く領域に、ハーフエッチングを施して形成し
た請求項1記載の半導体装置。 - 【請求項3】 半導体素子と、前記半導体素子の上面に
搭載する複数のインナーリードと、前記複数のインナー
リード間に充填される絶縁性接着部材と、前記複数のイ
ンナーリードの下面の一部にコーティングされ、前記半
導体素子の上面に前記複数のインナーリードを接着する
エポキシ系樹脂とを有し、前記半導体素子の上面および
前記複数のインナーリードの上面間にボンディングワイ
ヤによりボンディング接続を行ってリード・オン・チッ
プ構造とすることを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8268367A JP2908350B2 (ja) | 1996-10-09 | 1996-10-09 | 半導体装置 |
| US08/946,790 US5988707A (en) | 1996-10-09 | 1997-10-08 | Semiconductor device of lead-on-chip structure |
| KR1019970051762A KR100254749B1 (ko) | 1996-10-09 | 1997-10-09 | 리드 온 칩 구조의 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8268367A JP2908350B2 (ja) | 1996-10-09 | 1996-10-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10116954A true JPH10116954A (ja) | 1998-05-06 |
| JP2908350B2 JP2908350B2 (ja) | 1999-06-21 |
Family
ID=17457532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8268367A Expired - Fee Related JP2908350B2 (ja) | 1996-10-09 | 1996-10-09 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5988707A (ja) |
| JP (1) | JP2908350B2 (ja) |
| KR (1) | KR100254749B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7102216B1 (en) * | 2001-08-17 | 2006-09-05 | Amkor Technology, Inc. | Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2708191B2 (ja) * | 1988-09-20 | 1998-02-04 | 株式会社日立製作所 | 半導体装置 |
| US6459147B1 (en) * | 2000-03-27 | 2002-10-01 | Amkor Technology, Inc. | Attaching semiconductor dies to substrates with conductive straps |
| KR20020031719A (ko) * | 2000-10-23 | 2002-05-03 | 마이클 디. 오브라이언 | 반도체 패키지 제조용 리드프레임 구조 |
| KR100652517B1 (ko) * | 2004-03-23 | 2006-12-01 | 삼성전자주식회사 | 리드-칩 직접 부착형 반도체 패키지, 그 제조 방법 및 장치 |
| KR100584699B1 (ko) * | 2004-11-04 | 2006-05-30 | 삼성전자주식회사 | 고정 테이프를 갖는 리드 프레임 |
| JP2006324543A (ja) * | 2005-05-20 | 2006-11-30 | Nec Electronics Corp | 固体撮像装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4862245A (en) * | 1985-04-18 | 1989-08-29 | International Business Machines Corporation | Package semiconductor chip |
| US5202577A (en) * | 1990-02-06 | 1993-04-13 | Dai Nippon Printing Co., Ltd. | Leadframe having a particular dam bar |
| JP2816239B2 (ja) * | 1990-06-15 | 1998-10-27 | 株式会社日立製作所 | 樹脂封止型半導体装置 |
| JPH0529528A (ja) * | 1991-07-19 | 1993-02-05 | Hitachi Ltd | 半導体集積回路装置およびそれに用いるリードフレーム |
| US5177591A (en) * | 1991-08-20 | 1993-01-05 | Emanuel Norbert T | Multi-layered fluid soluble alignment bars |
| JPH0828396B2 (ja) * | 1992-01-31 | 1996-03-21 | 株式会社東芝 | 半導体装置 |
| US5834831A (en) * | 1994-08-16 | 1998-11-10 | Fujitsu Limited | Semiconductor device with improved heat dissipation efficiency |
| US5796158A (en) * | 1995-07-31 | 1998-08-18 | Micron Technology, Inc. | Lead frame coining for semiconductor devices |
| KR0167297B1 (ko) * | 1995-12-18 | 1998-12-15 | 문정환 | 엘.오.씨 패키지 및 그 제조방법 |
-
1996
- 1996-10-09 JP JP8268367A patent/JP2908350B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-08 US US08/946,790 patent/US5988707A/en not_active Expired - Fee Related
- 1997-10-09 KR KR1019970051762A patent/KR100254749B1/ko not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7102216B1 (en) * | 2001-08-17 | 2006-09-05 | Amkor Technology, Inc. | Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100254749B1 (ko) | 2000-05-01 |
| JP2908350B2 (ja) | 1999-06-21 |
| US5988707A (en) | 1999-11-23 |
| KR19980032685A (ko) | 1998-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5648682A (en) | Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device | |
| JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
| JP2003100986A (ja) | 半導体装置 | |
| JPS61166051A (ja) | 樹脂封止型半導体装置 | |
| JP2908350B2 (ja) | 半導体装置 | |
| JPH1140601A (ja) | 半導体装置の構造 | |
| JP2758677B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09326463A (ja) | 樹脂封止型半導体装置 | |
| JP2970060B2 (ja) | 樹脂封止型半導体装置用リードフレーム | |
| JPH06216313A (ja) | 樹脂封止半導体装置 | |
| JP3203209B2 (ja) | 半導体装置 | |
| JP2002203935A (ja) | リードフレーム及びこれを用いた半導体装置 | |
| JP2968769B2 (ja) | 樹脂封止型半導体装置 | |
| JP2963952B2 (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH05243476A (ja) | 半導体装置 | |
| JPH10125850A (ja) | リードフレーム、半導体装置およびその製造方法 | |
| KR200169834Y1 (ko) | 반도체 패키지 | |
| JPH04368140A (ja) | 半導体装置 | |
| JPH10107198A (ja) | Ic封止パッケージ | |
| JPS6143456A (ja) | 半導体装置 | |
| JPH10242370A (ja) | 半導体装置 | |
| JPH06151644A (ja) | 樹脂封止型半導体装置 | |
| JP2000269402A (ja) | リードフレーム及び半導体装置 | |
| JPH1012772A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |