JPH10125544A - インピーダンス素子及びその製造方法 - Google Patents

インピーダンス素子及びその製造方法

Info

Publication number
JPH10125544A
JPH10125544A JP8280483A JP28048396A JPH10125544A JP H10125544 A JPH10125544 A JP H10125544A JP 8280483 A JP8280483 A JP 8280483A JP 28048396 A JP28048396 A JP 28048396A JP H10125544 A JPH10125544 A JP H10125544A
Authority
JP
Japan
Prior art keywords
conductor
ferrite
impedance element
impedance
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8280483A
Other languages
English (en)
Other versions
JP3582256B2 (ja
Inventor
Hiroharu Nishimura
弘治 西村
Mitsuyoshi Sakuragawa
満義 桜川
Tomohiro Tsuruta
智広 鶴田
Koichi Watanabe
浩一 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP28048396A priority Critical patent/JP3582256B2/ja
Publication of JPH10125544A publication Critical patent/JPH10125544A/ja
Application granted granted Critical
Publication of JP3582256B2 publication Critical patent/JP3582256B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

(57)【要約】 【課題】 インダクタンスの寄与によるインピーダンス
が大きく、抵抗の寄与によるインピーダンスが小さい電
子機器等のノイズ対策部品用のインピーダンス素子の提
供と、少ない工程数で特殊な設備を必要としないインピ
ーダンス素子の製造方法を提供することを目的とする。 【解決手段】 フェライト焼成体1と、前記フェライト
焼成体1を貫通する複数本配列された導電体2と、これ
らの導電体2を順次接続するようにフェライト焼成体1
表面に設けられた導電性接続部3と、前記フェライト焼
成体の両端部に順次接続された導電体2の両端と電気的
に接続させた一対の端面電極4を備えたインピーダンス
素子。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、主に電気的ノイズ
対策用の電子部品として使用することを目的としたイン
ピーダンス素子及びその製造方法に関するものである。
【0002】
【従来の技術】近年、小型、薄型化されたデジタル電気
機器のノイズ対策用として、小型で高性能のインピーダ
ンス素子が要望されている。
【0003】ノイズ対策用インピーダンス素子に求めら
れるインピーダンス特性としては、インダクタンスの寄
与によるインピーダンスが大きく、抵抗の寄与によるイ
ンピーダンスが小さいことが望ましい。即ち、インダク
タンスLと抵抗Rのインピーダンスはそれぞれ2π・f
・LおよびRとなるので、インダクタンスLのインピー
ダンスが大きいほうが高周波の電気的ノイズを遮断で
き、また、抵抗Rのインピーダンスが小さいほうが大き
な信号を得ることができる。ここでfは周波数である。
【0004】基本的に、高周波領域では、どのような直
線状導電体もインダクタンスを有するが、螺旋状あるい
はコイル状の導電体が大きなインダクタンスが得られる
ので好ましい。また導電体を磁性体中に配設することに
よっても大きなインダクタンスが得られる。このため、
平面上に螺旋状に導体を形成して平面インピーダンス素
子と呼ばれる形状にしたもの、あるいは、導電体を磁性
絶縁体中に配設し立体的な形状にしたチップ型インピー
ダンス素子とよばれるものが考案されている。磁性絶縁
体とは、電気的絶縁性を有する磁性体のことである。
【0005】チップ型インピーダンス素子の中には、導
電体をコイル形状にしたものもありさらにインピーダン
ス特性の向上が図れる。この場合、インダクタンスL
は、磁性絶縁体の比透磁率とその断面積、および、導体
の巻数の自乗に比例する。従って、小型のチップ型イン
ピーダンス素子を得るには、比透磁率の大きな磁性絶縁
体に導体を多くの回数卷くことが望ましい。具体的に
は、磁性絶縁体としてフェライトが良く用いられ、低周
波用で低損失のMn−Zn系と、高周波に適したNiー
Zn系の二つが代表的である。また、電気的絶縁性が必
要なことから、逆に固有抵抗値は大きいことが要求され
る。
【0006】抵抗Rを小さくするには導体の固有抵抗値
が小さい材料が好ましく、その形状は断面積が大きいほ
うが良い。
【0007】以上のチップ型インピーダンス素子の従来
例の一例としては、フェライトグリーンシートに導電体
を挟み込んで積層し、焼成体としたものがある。フェラ
イトグリーンシートとは、有機バインダーの添加された
フェライトペーストを基板上に印刷して乾燥する工程を
複数回繰り返して得られる、焼成前のシートの一般名称
である。この従来例の構造を図7に示す。製造方法とし
ては、有機バインダーの添加されたフェライトペースト
を基板上に印刷して乾燥する工程を複数回繰り返して第
1のフェライトグリーンシート層を形成し、この第1の
フェライトグリーンシート層上に金属導電体を印刷法に
よって形成し、この第1のフェライトグリーンシート層
および金属導電体上に前記のフェライトペーストを印刷
して乾燥する工程を複数回繰り返して第2のフェライト
グリーンシート層を形成し、更に、第1のフェライトグ
リーンシート層、前記の導電体および第2のフェライト
グリーンシート層を圧着して焼成することにより製造さ
れる。図7において1はフェライト焼成体、2は導電
体、4は端面電極である。フェライト焼成体1はNiー
ZnーCu系のフェライト、導電体2は銀、端面電極4
は銀にNi層およびはんだ層が積層された形態になって
いる。
【0008】また、特開平7−22266号公報には、
このようなインピーダンス素子の特性および製造方法を
改善する次のような技術が提案されている。この技術
は、有機バインダーの添加されたフェライトペーストを
基板上に印刷して乾燥する工程を複数回繰り返して第1
のフェライトグリーンシート層を形成し、この第1のフ
ェライトグリーンシート層上に線状の導電体を配置し、
この第1のフェライトグリーンシート層および導電体上
に前記のフェライトペーストを印刷して乾燥する工程を
複数回繰り返して第2のフェライトグリーンシート層を
形成し、更に、第1のフェライトグリーンシート層、前
記の導電体および第2のフェライトグリーンシート層を
圧着して焼成することにより製造される。前記の導電体
は、銀、パラジウム、白金、ニッケル、銅等から選択さ
れる。この方法によれば、前記の導電体を印刷法によっ
て形成する方法に比べ、導電体が厚みを有するのでイン
ピーダンス特性は改善される。
【0009】さらに、インピーダンス特性の向上を図る
ための他の方法として、特開平7−74024号公報に
はフェライト焼成体内部に螺旋形状の導電体を配設した
インピーダンス素子が開示されている。このインピーダ
ンス素子の製造方法としては、フェライトスラリーを押
し出し成形して乾燥した成形品の外部に導線を巻き、更
に、この外面がフェライトで覆われるように押し出し成
形し、切断、焼成して作られる。この構成によれば、導
電体がコイル状となり、中に磁性体のコアが設けられた
形態になるので、インピーダンス特性が向上される。
【0010】
【発明が解決しようとする課題】しかしながら、図7に
示した、導電体を印刷工法によって形成した積層型イン
ピーダンス素子では、導電体が直線状であり、導電体の
厚みが数ミクロンと薄いため、インダクタンスのインピ
ーダンスが小さく、抵抗のインピーダンスが大きいた
め、望ましいインピーダンス特性が得られない。また、
フェライトペーストを反復積層するので工程が複雑であ
り、焼成時に印刷された導電体との収縮率の違い等によ
り導電体やフェライト積層膜の剥離等の危険性があっ
た。
【0011】また、インピーダンス特性を改善するため
に特開平7−22266号公報にて開示されたインピー
ダンス素子は、線状の導電体を用いており、100MH
z帯の周波数におけるインダクタンスのインピーダンス
の値を約80Ωにすることはできるが、デジタル電気機
器のノイズ対策用として100Ω以上は必要であるとい
う近年の市場の要求には十分には応えられない。
【0012】さらに、インピーダンス特性を改善するた
め特開平7−74024号公報にて開示されてるインピ
ーダンス素子は、導電体として螺旋状の形状を用いてい
るためフェライトスラリーを押し出して成形する必要が
あり、成形機等の特殊な設備が必要となるという問題点
があった。
【0013】そこで本発明は上記の従来の問題点を解決
するもので、インピーダンス特性として、インダクタン
スのインピーダンスが大きく、抵抗のインピーダンスが
小さいインピーダンス素子を提供し、さらに、特殊な設
備を必要とせず、簡便な工程で製造できるインピーダン
ス素子の製造方法を提供することを目的としている。
【0014】
【課題を解決するための手段】上記課題を解決するため
に、本発明のインピーダンス素子は、フェライト焼成体
を貫通するように複数本の導電体を配し、前記導電体を
順次接続してつづらおり状になるようにフェライト焼成
体の表面に導電性接続部を設けられたものである。
【0015】この本発明によれば、小型のフェライト素
子の内部に連続した導電体を設けることができるので、
インピーダンス特性として、インダクタンスのインピー
ダンスが大きく、抵抗のインピーダンスが小さいインピ
ーダンス素子を提供できる。
【0016】また、本発明のインピーダンス素子の製造
方法は、フェライトシート上に配列された複数本の導電
体をさらにフェライトシートで積層し、前記導電体を順
次接続するように導電性接続部と積層体の両端部に一対
の端面電極を設けこれを焼成するものである。
【0017】この製造方法により、特殊な設備を必要と
せず、少ない工程数で製造できるインピーダンス素子の
製造方法を提供することができる。
【0018】
【発明の実施の形態】本発明の請求項1に記載の発明
は、磁性絶縁体と、前記磁性絶縁体を貫通する複数本の
導電体と、前記磁性絶縁体の表面に設けられるとともに
前記導電体のそれぞれの端部をつづらおり状に順次接続
する導電性接続部と、前記磁性絶縁体の両端部に設けら
れるとともに前記順次接続された導電体の両端と接続す
る一対の端面電極を備えたインピーダンス素子であり、
インピーダンス特性として、インダクタンスのインピー
ダンスが大きく、抵抗のインピーダンスが小さいという
作用を有する。
【0019】本発明の請求項2に記載の発明は、フェラ
イト焼成体と、前記フェライト焼成体を貫通するように
並列に複数本配列された導電体と、前記導電体を順次接
続するようにフェライト焼成体表面上に設けられた導電
性接続部と、前記順次接続された導電体の両端と接続
し、フェライト焼成体の両端部に設けられた一対の端面
電極と、を備えたインピーダンス素子であり、インピー
ダンス特性として、インダクタンスのインピーダンスが
大きく、抵抗のインピーダンスが小さいという作用を有
する。
【0020】本発明の請求項3に記載の発明は、請求項
1および2に記載の発明において、素子形状がほぼ直方
体を成すこととしたものであり、素子表面上に設ける導
電性接続部および一対の端面電極を形成するのに適した
形状とすることによりチップ型インピーダンス素子を容
易に得られるという作用を有する。
【0021】本発明の請求項4に記載の発明は、請求項
1から3の内のいずれか1に記載の発明において、導電
体を銀、パラジウム、白金の内の1により形成し、ある
いは銀、パラジウム、白金の内の1を主成分とする合金
により形成することにより、特に、抵抗のインピーダン
スが小さく、耐食性に優れるという作用を有する。
【0022】本発明の請求項5に記載の発明は、導電体
をフェライトシート上に並列に複数本配列し、前記導電
体及びフェライトシート上にさらにフェライトシートを
積層して積層体を得る工程と、前記導電体のそれぞれの
端部をつづらおり状に順次接続して導電性接続部を設け
る工程と、前記順次接続された導電体の両端と接続する
一対の端面電極を設ける工程と、前記導電性接続部と端
面電極を設けた積層体を800〜1200℃の温度で焼
成する工程と、を備えたインピーダンス素子の製造方法
であり、インピーダンス特性の優れたインピーダンス素
子を簡便な工程で製造でき、しかも、前記導電体の形状
や配列方法を選択することによりインピーダンス特性を
容易に最適値に設計できるという作用を有する。
【0023】本発明の請求項6に記載の発明は、導電体
をフェライトシート上に並列に複数本配列し、前記導電
体及びフェライトシート上にさらにフェライトシートを
積層して積層体を得る工程と、前記積層体を800〜1
200℃の温度で焼成してフェライト焼成体を得る工程
と、前記導電体のそれぞれの端部をつづらおり状に順次
接続して導電性接続部を設ける工程と、前記順次接続さ
れた導電体の両端と接続する一対の端面電極を設ける工
程と、前記導電性接続部と端面電極を設けたフェライト
焼成体を500〜800℃の温度で焼成する工程と、を
備えたインピーダンス素子の製造方法であり、インピー
ダンス特性の優れたインピーダンス素子を簡便な工程で
製造でき、しかも、前記導電体の形状や配列方法を選択
することによりインピーダンス特性を容易に最適値に設
計でき、さらに、前記導電性接続部および端面電極の材
料として融点の低い金属材料を用いる場合に溶融させる
ことなくこれらを焼成形成できるるという作用を有す
る。
【0024】本発明の請求項7に記載の発明は、請求項
5または6の発明において、積層体を得る工程として、
第2のフェライトシートの上にさらに導電体及び第3の
フェライトシートを交互に繰り返し積層する工程である
こととしたものであり、フェライト焼成体を貫通する導
電体の長さを長くすることにより、さらに、インダクタ
ンスのインピーダンスを大きくできるという作用を有す
る。
【0025】本発明の請求項8に記載の発明は、導電性
接続部を設ける工程として、導電性材料を被着させた
後、レーザー照射あるいは研削により、必要な部分のみ
を残すように加工する工程としたものであり、導電性接
続部を容易に形成できるという作用を有する。
【0026】以下に、本発明の実施の形態の具体例を図
面を参照しながら説明する。 (実施の形態1)図1(a)は本発明の実施の形態1に
おけるインピーダンス素子の内部構造を示す斜視図であ
る。図1において、1はフェライト焼成体、2は導電
体、3は導電性接続部、4は端面電極である。
【0027】図1(a)に示したように、複数本の導電
体2がフェライト焼成体1を貫通しており、各々の導電
体2は、つづらおり状に、導電性接続部3によって順次
接続されている。ここでつづらおり状とは導電体2と導
電性接続部3が屈曲しながら交互にシリアルに接続さ
れ、しかも、電気的につながるように連続している状態
を意味する。導電性接続部3は、フェライト焼成体1の
表面上に設けられている。更に、このように接続された
導電体2の両端と接続する端面電極4がフェライト焼成
体1の両端部の表面に設けられている。
【0028】実施の形態1においては、フェライト焼成
体1の大きさおよび形状は縦0.9mm、横1.2m
m、長さ2.0mmの直方体とした。フェライト焼成体
1の材料は、NiーZnーCu系のフェライトを用い
た。組成比は、Fe23:NiO:ZnO:CuOが5
0mol%:10mol%:30mol%:10mol
%とした。この材料は、比透磁率が約300、固有抵抗
値が105Ω・mと大きく、磁気特性と絶縁性が高いの
インピーダンス素子の材料として適している。また、導
電体2としては、直径0.1mmでほぼ直線の銀線を用
いた。
【0029】フェライト焼成体1中に導電体2は以下の
ように配置されている。図1(b)は、本発明の実施の
形態1におけるインピーダンス素子の内部構造を示す断
面図であり、本発明の実施の形態1におけるインピーダ
ンス素子の長手方向のほぼ中央に沿って破断した断面図
である。図1(b)に示したように、縦方向に間隔hに
3分割された位置に仮想された2つの平面の第1面内に
導電体2が4本、第2面内に3本を平行に間隔dで等間
隔に配置し、第1面内の3本と第2面内に4本は、長さ
方向に前記間隔の半分d/2だけずれるように配設され
ている。また、導電体2はフェライト焼成体1中の横方
向に貫通するようにした。第1面、第2面内に配列され
た銀線の間隔は0.3mm、上下の銀線の縦方向間隔は
0.3mmとされている。
【0030】フェライト焼成体1中を横方向に貫通する
導電体2を電気的につなげる導電性接続部3は、第1面
内の導電体2と第2面内の導電体2を順次、最短でつな
げるようにフェライト焼成体1表面に局部的に銀で形成
されている。接続されて電気的に連続体となった導電体
2の両端と接続する端面電極4は、フェライト焼成体1
の両端部の表面に両端部を覆うように銀で形成され、さ
らにその上にNi層およびハンダ層が積層されている。
【0031】なお、実施の形態1においては、フェライ
ト焼成体1の大きさおよび形状は縦0.9mm、横1.
2mm、長さ2.0mmの直方体としたが、このような
形状に限られるわけではなく、円筒形状でも差し支えな
い。フェライト焼成体1の材料は、NiーZnーCu系
のフェライトを用いたが、磁気特性に優れ、固有抵抗値
が大きく、電気的絶縁性が高ければ他の材料を用いても
良い。また、導電体2としては、直径0.1mmでほぼ
直線の銀線を用いたが、断面は円に限定されず長方形で
も差し支えなく、材質も銀に限定されず、パラジウム、
白金の内から選択するか、あるいは、銀、パラジウム、
白金の内の1を主成分とする合金から選択しても良い。
これらの材料は、固有抵抗値が小さいので好ましい。
【0032】導電性接続部3および端面電極4の材料と
しては、銀を用いたが、これに限定されるものではな
く、固有抵抗値が小さければ他の材料であっても差し支
えない。導電性接続部3は、第1面内の導電体2と第2
面内の導電体2を順次、最短でつなげるようにフェライ
ト焼成体1表面に局部的に銀で形成されているが、フェ
ライト焼成体1表面に密着する必要はない。
【0033】また、実施の形態1においては、フェライ
ト焼成体1中に縦方向に3分割した2つの平面に導電体
2を二段に配置したが、このような配置に限定されるだ
けでなく、段数は何段でも良いし、また導電体2がフェ
ライト焼成体1中を不規則に貫通して良い。
【0034】フェライト焼成体1の大きさ、フェライト
焼成体1を貫通する導電体2の材料、本数、平行度、間
隔、直径、直線性等は、目的とするインピーダンスの値
により設定すべきであり、様々な値がとれる。
【0035】(表1)は本発明の実施の形態1のインピ
ーダンス特性を示すものである。
【0036】
【表1】
【0037】(表1)において、比較例とされているの
は、図7に記載された従来例であって、具体的な製造方
法としては、厚み0.1mmの電気絶縁性の高いフェラ
イトグリーンシート上に導電性銀ペーストを印刷して幅
0.3mm、厚み0.02mmの導電体2を形成し、こ
の上下に更に厚み0.4mmのフェライトグリーンシー
トを積層して、熱圧着させ、ほぼ、縦0.9mm、横
1.2mm、長さ2.0mmの寸法に切断し、900℃
の温度で焼成する。さらに、焼成体端面に導電性銀ペー
ストを塗布、焼き付け、この上にNi層およびはんだ層
を電解メッキして端面電極4を形成した。フェライト、
導電体、端面電極の各材料は、実施の形態1および実施
の形態2のものと同等とした。
【0038】以上のように構成された従来のインピーダ
ンス素子の100MHzにおけるインピーダンス特性を
本発明の実施の形態のインピーダンス素子の100MH
zにおけるインピーダンス特性と比較した結果を表1に
示す。
【0039】(表1)によれば、実施の形態1における
インピーダンス素子は比較例のインピーダンス素子と比
較して、100MHzにおけるインダクタンスによるイ
ンピーダンスの値が300Ωと大きく、また、抵抗によ
るインピーダンスの値がほぼ同等な微小値であるという
ことが分かり、そのインピーダンス特性が優れている。
【0040】(実施の形態2)図2は本発明の実施の形
態2におけるインピーダンス素子の内部構造を示す斜視
図である。実施の形態2のインピーダンス素子は、図2
に示すように導電体2を一段に設けたものである。フェ
ライト焼成体1の大きさおよび形状は実施の形態1と同
等とした。導電体2の形状、材質も同様である。ここで
は、直径0.1mmの銀線を用いている。
【0041】フェライト焼成体1中の導電体2の配置
は、縦方向に仮想的に2分割した平面内に3本を平行に
等間隔に配置し、導電体2がフェライト焼成体1中の横
方向に貫通するようにした。配列された銀線の間隔は
0.4mmとした。
【0042】導電性接続部3の材質は実施の形態1と同
等としたが、形状は図2の通りとした。端面電極4は形
状、材質とも実施の形態1と同等とした。
【0043】(表1)によれば、実施の形態2における
インピーダンス素子は比較例のインピーダンス素子と比
較して、100MHzにおけるインダクタンスによるイ
ンピーダンスの値が120Ωと大きく、また、抵抗によ
るインピーダンスの値がほぼ同等な値であるということ
が分かり、そのインピーダンス特性が優れている。ま
た、実施の形態1におけるインピーダンス素子の300
Ωと比較して、100MHzにおけるインダクタンスに
よるインピーダンスの値は小さく、また、抵抗によるイ
ンピーダンスの値がほぼ同等な微小値であるということ
が分かり、そのインピーダンス特性は劣ってはいるが十
分市場の要求を満たすレベルである。
【0044】(実施の形態3)図3は本発明の実施の形
態3におけるインピーダンス素子の内部構造を示す斜視
図である。実施の形態3は、図3に示すように導電体2
とフェライト焼成体1の接続する導電性接続部3の形状
を実施の形態1と異なる形状としたものである。その他
の条件は全て、実施例1のそれと同等である。導電性接
続部3の形成方法としては、導電体2の片側端面を全て
接続するように面状に導電性銀電極ペーストを塗布して
からレーザー照射により、必要の無い部分を除去して形
成した。このような形状は製造上容易である。
【0045】(実施の形態4)図4は、本発明の実施の
形態4および実施の形態5のインピーダンス素子の製造
方法の第1工程で得られる中間物の斜視図、図5は、本
発明の実施の形態4および実施の形態5のインピーダン
ス素子の製造方法の第3工程で得られる中間物の斜視
図、図6は、本発明の実施の形態4のインピーダンス素
子の製造方法の第4工程および実施の形態5のインピー
ダンス素子の製造方法の第5工程で得られる中間物の斜
視図である。
【0046】以下に、実施の形態4におけるインピーダ
ンス素子の製造方法について説明する。まず、第1工程
として、図4に示すように、導電体2をフェライトシー
ト5上に並列に複数本配列し、この導電体2及びフェラ
イトシート5上に他のフェライトシート5を積層して積
層体を得、さらに必要に応じて、この上に導電体2を並
列に複数本配列し、再度この導電体2及びフェライトシ
ート5上に他のフェライトシート5を繰り返して積層し
て積層体を得る。導電体2としては直径が0.1mmの
銀、フェライトシート5としてはNiーZnーCu系の
厚み0.3mmのフェライトグリーンシートを用いた。
この材料は、固有抵抗値が大きく、絶縁性が高いので望
ましい。導電体2の銀線は、第1のフェライトシート5
上、第2のフェライトシート5上に平行に等間隔に配置
され、銀線の間隔は0.3mmとし、第1面内の銀線と
第2面内の銀線とは、平面方向に前記間隔の半分だけず
れるように配置した。
【0047】次に、第2工程として、温度45℃、圧力
500Kg/cm2、押し付け時間1分30秒の条件
で、熱圧着し、成形体とする。この工程により、フェラ
イトシート5と導電体2とは、隙間なく密着する。
【0048】次に、第3工程として、この成形体を焼成
収縮率を考慮した規格寸法に切りそろえ、複数のチップ
を得る。この場合、おのおののチップは、焼成後の大き
さが縦0.9mm、横1.2mm、長さ2.0mmの直
方体となるように切断した。本実施の形態4で用いた、
フェライトシート5の焼成収縮率は、約18%である。
【0049】次に、第4工程として、前記導電体2のそ
れぞれの端部をつづらおり状に順次接続するように導電
性接続部3を設け、さらに、前記順次接続された導電体
2の両端と接続するように前記積層体の両端部に一対の
端面電極4を設ける。導電性接続部3、端面電極4は、
導電性銀電極ペーストを塗布したものとする。
【0050】第5工程として、前記の積層体を900℃
の温度で1時間焼成してフェライト焼成体1を得る。焼
成温度が800℃より低いとフェライトシート5と導電
体2との接着強度が小さく、好ましくない。また、12
00℃より高いとフェライトシート5が軟化して、素子
形状の変形が生じ好ましくない。
【0051】導電性接続部3の形状は、図1に示したよ
うに、部分的に導電性銀電極ペーストを塗布した後焼き
付けても良いし、図3、図6のように導電体2の片側端
面を全て接続するように面状に導電性銀電極ペーストを
塗布した後焼き付けてからレーザー照射あるいは研削に
より、必要の無い部分を除去しても良い。
【0052】さらに、第6工程としては、端面電極4の
上に電解メッキでNi層およびハンダ層を形成する。
【0053】このようなインピーダンス素子の製造方法
では、フェライトシート5と導電体2を積層して寸法を
整えた後、導電体2を順次接続し電極を設けてから全体
を焼成するという方法をとることにより、インダクタン
スのインピーダンスが大きく、抵抗のインピーダンスが
小さいインピーダンス素子を少ない工程数でしかも特殊
な設備を用いることなく製造でき、しかも、前記導電体
の形状や配列方法を選択することによりインピーダンス
特性を容易に最適値に設計できるという効果を有する。
【0054】(実施の形態5)以下に、実施の形態5に
おけるインピーダンス素子の製造方法について説明す
る。
【0055】まず、第1工程として、図4に示すよう
に、導電体2をフェライトシート5上に並列に複数本配
列し、この導電体2及びフェライトシート5上に他のフ
ェライトシート5を積層して積層体を得、さらに必要に
応じて、この上に導電体2を並列に複数本配列し、再度
この導電体2及びフェライトシート5上に他のフェライ
トシート5を繰り返して積層して積層体を得る。導電体
2としては直径が0.1mmの銀、フェライトシート5
としてはNiーZnーCu系の厚み0.3mmのフェラ
イトグリーンシートを用いた。この材料は、固有抵抗値
が大きく、絶縁性が高いので望ましい。導電体2の銀線
は、第1のフェライトシート5上、第2のフェライトシ
ート5上に平行に等間隔に配置され、銀線の間隔は0.
3mmとし、第1面内の銀線と第2面内の銀線とは、平
面方向に前記間隔の半分だけずれるように配置した。
【0056】次に、第2工程として、温度45℃、圧力
500Kg/cm2、押し付け時間1分30秒の条件
で、熱圧着し、成形体とする。この工程により、フェラ
イトシート5と導電体2とは、隙間なく密着する。
【0057】次に、第3工程として、この成形体を焼成
収縮率を考慮した規格寸法に切りそろえ、複数のチップ
を得る。この場合、おのおののチップは、焼成後の大き
さが縦0.9mm、横1.2mm、長さ2.0mmの直
方体となるように切断した。本実施の形態5で用いた、
フェライトシート5の焼成収縮率は、約18%である。
【0058】次に、第4工程として、前記積層体を90
0℃の温度で1時間焼成してフェライト焼成体1を得
る。焼成温度が800℃より低いとフェライトシート5
と導電体2との接着強度が小さく、好ましくない。ま
た、1200℃より高いとフェライトシート5が軟化し
て、素子形状の変形が生じ好ましくない。
【0059】次に、第5工程として、前記導電体2を順
次接続するように導電性接続部3を設け、さらに、前記
順次接続された導電体2の両端と接続するように前記フ
ェライト焼成体1の両端部に一対の端面電極4を設け
る。導電性接続部3、端面電極4は、導電性銀電極ペー
ストを塗布したものとする。
【0060】第6工程としては、前記フェライト焼成体
1をさらに600℃で焼成する。ここで焼成温度が50
0℃より低いと前記焼成体と導電性銀電極との接着強度
が低く好ましくない。800℃より高いと、フェライト
焼成体1内へ導電性銀電極が拡散して好ましくない。
【0061】導電性接続部3の形状は、図1に示したよ
うに、部分的に導電性銀電極ペーストを塗布した後焼き
付けても良いし、図3、図6のように導電体2の片側端
面を全て接続するように面状に導電性銀電極ペーストを
塗布した後焼き付けてからレーザー照射あるいは研削に
より、必要の無い部分を除去しても良い。
【0062】さらに、第7工程としては、端面電極4の
上に電解メッキでNi層およびハンダ層を形成する。
【0063】このようなインピーダンス素子の製造方法
では、フェライトシートと導電体を積層して焼成し、寸
法を整えた後、導電体を順次接続し電極を設けるという
方法をとることにより、インピーダンスの交流抵抗成分
が大きく、直流抵抗成分が小さいインピーダンス素子を
少ない工程数でしかも特殊な設備を用いることなく製造
でき、しかも、前記導電体の形状や配列方法を選択する
ことによりインピーダンス特性を容易に最適値に設計で
きるという効果を有する。
【0064】
【発明の効果】以上のように本発明のインピーダンス素
子によれば、磁性絶縁体を貫通する複数本の導電体を順
次接続するように磁性絶縁体表面上に導電性接続部を設
けることにより、小型で優れたインピーダンス特性を有
するという有利な効果が得られる。このようにして得ら
れたインピーダンス素子は、電子回路基板上に半田付け
等により接続され、電子回路の信号のノイズおよび、電
源ライン系でのノイズの吸収部品となり、効率よくノイ
ズを吸収する効果を有する。
【0065】また、本発明のインピーダンス素子の製造
方法によれば、フェライトシートと導電体を積層して焼
成し、寸法を整えた後、導電体を順次接続し電極を設け
るという方法をとることにより、小型で優れたインピー
ダンス特性のインピーダンス素子を簡便な工程でしかも
特殊な設備を用いることなく製造でき、さらに、導電体
の形状や配列方法を選択することによりインピーダンス
特性を容易に最適値に製造できるという効果が得られ
る。
【図面の簡単な説明】
【図1】(a)本発明の実施の形態1におけるインピー
ダンス素子の内部構造を示す斜視図 (b)本発明の実施の形態1におけるインピーダンス素
子の内部構造を示す断面図
【図2】本発明の実施の形態2のインピーダンス素子の
内部構造を示す斜視図
【図3】本発明の実施の形態3のインピーダンス素子の
内部構造を示す斜視図
【図4】本発明の実施の形態4および実施の形態5のイ
ンピーダンス素子の製造方法の第1工程で得られる中間
物の斜視図
【図5】本発明の実施の形態4および実施の形態5のイ
ンピーダンス素子の製造方法の第3工程で得られる中間
物の斜視図
【図6】本発明の実施の形態4のインピーダンス素子の
製造方法の第4工程および実施の形態5のインピーダン
ス素子の製造方法の第5工程で得られる中間物の斜視図
【図7】従来の積層型インピーダンス素子の内部構造を
示す斜視図
【符号の説明】
1 フェライト焼成体 2 導電体 3 導電性接続部 4 端面電極 5 フェライトシート 6 導電性ペースト 7 レーザー照射による削除部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 浩一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】磁性絶縁体と、前記磁性絶縁体を貫通する
    複数本の導電体と、前記磁性絶縁体の表面に設けられる
    とともに前記導電体のそれぞれの端部をつづらおり状に
    順次接続する導電性接続部と、前記磁性絶縁体の両端部
    に設けられるとともに前記順次接続された導電体の両端
    と接続する一対の端面電極を備えたことを特徴とするイ
    ンピーダンス素子。
  2. 【請求項2】磁性絶縁体がフェライト焼成体であり、前
    記複数本の導電体が並列に配列されたことを特徴とする
    請求項1に記載のインピーダンス素子。
  3. 【請求項3】素子形状がほぼ直方体を成すことを特徴と
    する請求項1または2に記載のインピーダンス素子。
  4. 【請求項4】前記導電体が銀、パラジウム、白金の内の
    1から成る、あるいは、銀、パラジウム、白金の内の1
    を主成分とする合金から成ることることを特徴とする請
    求項1から3の内のいずれかに記載のインピーダンス素
    子。
  5. 【請求項5】導電体を第1のフェライトシート上に並列
    に複数本配列し、前記導電体及び第1のフェライトシー
    ト上に第2のフェライトシートを積層して積層体を得る
    工程と、前記導電体のそれぞれの端部をつづらおり状に
    順次接続して導電性接続部を設ける工程と、前記順次接
    続された導電体の両端と接続する一対の端面電極を設け
    る工程と、前記導電性接続部および前記端面電極を設け
    た積層体を800〜1200℃の温度で焼成する工程
    と、を備えたことを特徴とするインピーダンス素子の製
    造方法。
  6. 【請求項6】導電体を第1のフェライトシート上に並列
    に複数本配列し、前記導電体及び第1のフェライトシー
    ト上に第2のフェライトシートを積層して積層体を得る
    工程と、前記積層体を800〜1200℃の温度で焼成
    してフェライト焼成体を得る工程と、前記導電体のそれ
    ぞれの端部をつづらおり状に順次接続して導電性接続部
    を設ける工程と、前記順次接続された導電体の両端と接
    続する一対の端面電極を設ける工程と、前記導電性接続
    部および前記端面電極を設けたフェライト焼成体を50
    0〜800℃の温度で焼成する工程と、を備えたことを
    特徴とするインピーダンス素子の製造方法。
  7. 【請求項7】前記積層体を得る工程が、第2のフェライ
    トシートの上にさらに導電体及び第3のフェライトシー
    トを交互に繰り返し積層する工程であることを特徴とす
    る請求項5または6に記載のインピーダンス素子の製造
    方法。
  8. 【請求項8】導電性接続部を設ける工程として、導電性
    材料を被着させた後、レーザー照射あるいは研削によ
    り、必要な部分のみを残すように加工する工程を有する
    ことを特徴とする請求項5または6に記載のインピーダ
    ンス素子の製造方法。
JP28048396A 1996-10-23 1996-10-23 インピーダンス素子及びその製造方法 Expired - Fee Related JP3582256B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28048396A JP3582256B2 (ja) 1996-10-23 1996-10-23 インピーダンス素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28048396A JP3582256B2 (ja) 1996-10-23 1996-10-23 インピーダンス素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10125544A true JPH10125544A (ja) 1998-05-15
JP3582256B2 JP3582256B2 (ja) 2004-10-27

Family

ID=17625712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28048396A Expired - Fee Related JP3582256B2 (ja) 1996-10-23 1996-10-23 インピーダンス素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP3582256B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100348250B1 (ko) * 1999-10-11 2002-08-09 엘지전자 주식회사 마이크로 수동소자의 제조 방법
US20170373396A1 (en) * 2015-03-09 2017-12-28 Murata Manufacturing Co., Ltd. Coil device and electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100348250B1 (ko) * 1999-10-11 2002-08-09 엘지전자 주식회사 마이크로 수동소자의 제조 방법
US20170373396A1 (en) * 2015-03-09 2017-12-28 Murata Manufacturing Co., Ltd. Coil device and electronic device

Also Published As

Publication number Publication date
JP3582256B2 (ja) 2004-10-27

Similar Documents

Publication Publication Date Title
US4322698A (en) Laminated electronic parts and process for making the same
JP3197022B2 (ja) ノイズサプレッサ用積層セラミック部品
CN111009395B (zh) 层叠型电子部件
JP2001023822A (ja) 積層フェライトチップインダクタアレイおよびその製造方法
TW422998B (en) Inductor element and the manufacturing method of the same
JPH11265823A (ja) 積層型インダクタ及びその製造方法
JPS5923458B2 (ja) 複合部品
JPH09129458A (ja) コイル部品
JP3582256B2 (ja) インピーダンス素子及びその製造方法
JP3320096B2 (ja) 積層型インダクタおよびその製造方法
JP2000091152A (ja) 積層電子部品とその製造方法
JPH11186040A (ja) 積層型ノイズフィルタ
JP3765225B2 (ja) チップ型多連電子部品
JP3456106B2 (ja) チップ型インピーダンス素子
JPH09260144A (ja) コイル部品およびその製造方法
JP2003272923A (ja) 電子部品
JPH0878991A (ja) チップ型lcフィルタ素子
JP2001060518A (ja) 積層電子部品
JPH1027712A (ja) 高電流型積層チップインダクタ
JP3476887B2 (ja) コイル部品および電極の形成方法
JPH0430615A (ja) ノイズ・フイルタ
JPH09199331A (ja) コイル部品およびその製造方法
JPH06196334A (ja) 積層インダクタ
JPH09199333A (ja) コイル部品およびその製造方法
JPH07176430A (ja) 積層インダクタとその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040719

LAPS Cancellation because of no payment of annual fees