JPH10125813A - 不揮発性半導体記憶装置及びその製造方法 - Google Patents
不揮発性半導体記憶装置及びその製造方法Info
- Publication number
- JPH10125813A JPH10125813A JP8293363A JP29336396A JPH10125813A JP H10125813 A JPH10125813 A JP H10125813A JP 8293363 A JP8293363 A JP 8293363A JP 29336396 A JP29336396 A JP 29336396A JP H10125813 A JPH10125813 A JP H10125813A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- memory device
- semiconductor memory
- nonvolatile semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 微細化されていても記憶保持特性が優れてい
る不揮発性半導体記憶装置及びその製造方法を提供す
る。 【解決手段】 ＳｉＯ2 膜１１、１３との界面における
捕獲準位に電荷を捕獲することによって情報を記憶する
ためのＳｉＮ膜１４、１６中に、更にＳｉＯ2 膜１５が
含まれている。このため、同じ平面的な面積で比べる
と、ＳｉＮ膜１４、１６とＳｉＯ2 膜１１、１３、１５
との界面の面積が広くて、捕獲電荷量が多い。しかも、
ＳｉＮ膜１４、１６中の酸素に起因する深い捕獲準位も
多く形成されているので、捕獲された電荷が自然放出さ
れにくい。
る不揮発性半導体記憶装置及びその製造方法を提供す
る。 【解決手段】 ＳｉＯ2 膜１１、１３との界面における
捕獲準位に電荷を捕獲することによって情報を記憶する
ためのＳｉＮ膜１４、１６中に、更にＳｉＯ2 膜１５が
含まれている。このため、同じ平面的な面積で比べる
と、ＳｉＮ膜１４、１６とＳｉＯ2 膜１１、１３、１５
との界面の面積が広くて、捕獲電荷量が多い。しかも、
ＳｉＮ膜１４、１６中の酸素に起因する深い捕獲準位も
多く形成されているので、捕獲された電荷が自然放出さ
れにくい。
Description
【０００１】
【発明の属する技術分野】本願の発明は、窒化膜と酸化
膜との界面における捕獲準位に電荷を捕獲することによ
って情報を記憶する不揮発性半導体記憶装置及びその製
造方法に関するものである。
膜との界面における捕獲準位に電荷を捕獲することによ
って情報を記憶する不揮発性半導体記憶装置及びその製
造方法に関するものである。
【０００２】
【従来の技術】情報を電気的に書き換えることができ且
つ電源を切っても情報を保持することができる不揮発性
半導体記憶装置の一種として、絶縁膜と酸化膜との界面
に存在する捕獲準位に電荷を捕獲してトランジスタの閾
値電圧をシフトさせることによって情報を記憶する不揮
発性半導体記憶装置がある。
つ電源を切っても情報を保持することができる不揮発性
半導体記憶装置の一種として、絶縁膜と酸化膜との界面
に存在する捕獲準位に電荷を捕獲してトランジスタの閾
値電圧をシフトさせることによって情報を記憶する不揮
発性半導体記憶装置がある。
【０００３】この不揮発性半導体記憶装置はＭＩＯＳ
（Metal Insulator Oxide Semiconductor ）型やＭＯＩ
ＯＳ（Metal Oxide Insulator Oxide Semiconductor ）
型と称されているが、絶縁膜としては主に窒化膜が用い
られているので、これらは、特に、ＭＮＯＳ型やＭＯＮ
ＯＳ型と称されている。
（Metal Insulator Oxide Semiconductor ）型やＭＯＩ
ＯＳ（Metal Oxide Insulator Oxide Semiconductor ）
型と称されているが、絶縁膜としては主に窒化膜が用い
られているので、これらは、特に、ＭＮＯＳ型やＭＯＮ
ＯＳ型と称されている。
【０００４】図２は、ＭＯＮＯＳ型の不揮発性半導体記
憶装置の一従来例を示している。この一従来例では、Ｓ
ｉ基板（図示せず）上に、厚さが２ｎｍであるトンネル
用のＳｉＯ2 膜１１と、厚さが８ｎｍであるＳｉＮ膜１
２と、厚さが４ｎｍであるＳｉＯ2 膜１３とが順次に積
層されており、更に、このＳｉＯ2 膜１３上にゲート電
極としての多結晶Ｓｉ膜（図示せず）等が形成されてい
る。
憶装置の一従来例を示している。この一従来例では、Ｓ
ｉ基板（図示せず）上に、厚さが２ｎｍであるトンネル
用のＳｉＯ2 膜１１と、厚さが８ｎｍであるＳｉＮ膜１
２と、厚さが４ｎｍであるＳｉＯ2 膜１３とが順次に積
層されており、更に、このＳｉＯ2 膜１３上にゲート電
極としての多結晶Ｓｉ膜（図示せず）等が形成されてい
る。
【０００５】
【発明が解決しようとする課題】ところが、ＭＮＯＳ型
やＭＯＮＯＳ型の不揮発性半導体記憶装置では、大容量
化のための微細化や低消費電力化のための低電圧動作化
に伴って、１ビット当たりの面積やＳｉＮ膜１２等の厚
さが減少してきている。この結果、ＳｉＮ膜１２とＳｉ
Ｏ2 膜１１、１３との界面の面積が減少すると共にＳｉ
Ｎ膜１２中に含まれる捕獲準位量も減少することによっ
て、捕獲電荷量が減少して記憶保持特性が低下してい
た。
やＭＯＮＯＳ型の不揮発性半導体記憶装置では、大容量
化のための微細化や低消費電力化のための低電圧動作化
に伴って、１ビット当たりの面積やＳｉＮ膜１２等の厚
さが減少してきている。この結果、ＳｉＮ膜１２とＳｉ
Ｏ2 膜１１、１３との界面の面積が減少すると共にＳｉ
Ｎ膜１２中に含まれる捕獲準位量も減少することによっ
て、捕獲電荷量が減少して記憶保持特性が低下してい
た。
【０００６】
【課題を解決するための手段】本願の発明による不揮発
性半導体記憶装置は、窒化膜と酸化膜との界面における
捕獲準位に電荷を捕獲することによって情報を記憶する
不揮発性半導体記憶装置において、前記窒化膜中に酸化
膜が含まれていることを特徴としている。
性半導体記憶装置は、窒化膜と酸化膜との界面における
捕獲準位に電荷を捕獲することによって情報を記憶する
不揮発性半導体記憶装置において、前記窒化膜中に酸化
膜が含まれていることを特徴としている。
【０００７】本願の発明による不揮発性半導体記憶装置
は、前記窒化膜中の前記酸化膜が前記界面に沿って連続
的に広がっていてもよい。
は、前記窒化膜中の前記酸化膜が前記界面に沿って連続
的に広がっていてもよい。
【０００８】本願の発明による不揮発性半導体記憶装置
は、前記窒化膜中の前記酸化膜が前記界面に沿って離散
的に広がっていてもよい。
は、前記窒化膜中の前記酸化膜が前記界面に沿って離散
的に広がっていてもよい。
【０００９】本願の発明による不揮発性半導体記憶装置
は、前記窒化膜中の前記酸化膜が前記窒化膜と交互に積
層された状態の複数層であってもよい。
は、前記窒化膜中の前記酸化膜が前記窒化膜と交互に積
層された状態の複数層であってもよい。
【００１０】本願の発明による不揮発性半導体記憶装置
の製造方法は、窒化膜と酸化膜との界面における捕獲準
位に電荷を捕獲することによって情報を記憶する不揮発
性半導体記憶装置の製造方法において、前記窒化膜中に
酸化膜を形成することを特徴としている。
の製造方法は、窒化膜と酸化膜との界面における捕獲準
位に電荷を捕獲することによって情報を記憶する不揮発
性半導体記憶装置の製造方法において、前記窒化膜中に
酸化膜を形成することを特徴としている。
【００１１】本願の発明による不揮発性半導体記憶装置
の製造方法は、前記窒化膜とこの窒化膜中の前記酸化膜
とを順次に堆積させて形成してもよい。
の製造方法は、前記窒化膜とこの窒化膜中の前記酸化膜
とを順次に堆積させて形成してもよい。
【００１２】本願の発明による不揮発性半導体記憶装置
の製造方法は、前記窒化膜の表面を酸化することによっ
てこの窒化膜中の前記酸化膜を形成してもよい。
の製造方法は、前記窒化膜の表面を酸化することによっ
てこの窒化膜中の前記酸化膜を形成してもよい。
【００１３】本願の発明による不揮発性半導体記憶装置
の製造方法は、前記窒化膜中にイオン注入した酸素によ
って前記窒化膜中の前記酸化膜を形成してもよい。
の製造方法は、前記窒化膜中にイオン注入した酸素によ
って前記窒化膜中の前記酸化膜を形成してもよい。
【００１４】本願の発明による不揮発性半導体記憶装置
の製造方法は、前記イオン注入を点状に行ってもよい。
の製造方法は、前記イオン注入を点状に行ってもよい。
【００１５】本願の発明による不揮発性半導体記憶装置
では、窒化膜中に酸化膜が含まれているので、同じ平面
的な面積で比べると、窒化膜と酸化膜との界面の面積が
広くて、捕獲電荷量が多い。しかも、窒化膜中の酸素に
起因する深い捕獲準位も多く形成されているので、捕獲
された電荷が自然放出されにくい。
では、窒化膜中に酸化膜が含まれているので、同じ平面
的な面積で比べると、窒化膜と酸化膜との界面の面積が
広くて、捕獲電荷量が多い。しかも、窒化膜中の酸素に
起因する深い捕獲準位も多く形成されているので、捕獲
された電荷が自然放出されにくい。
【００１６】また、窒化膜中の酸化膜がそれらの界面に
沿って離散的に広がっていれば、窒化膜中の酸化物の含
有量が同じでも、窒化膜と酸化膜との界面の面積が更に
広くて、捕獲電荷量が更に多い。
沿って離散的に広がっていれば、窒化膜中の酸化物の含
有量が同じでも、窒化膜と酸化膜との界面の面積が更に
広くて、捕獲電荷量が更に多い。
【００１７】また、窒化膜中の酸化膜が窒化膜と交互に
積層された状態の複数層であれば、同じ平面的な面積で
比べると、窒化膜と酸化膜との界面の面積が更に広く
て、捕獲電荷量が更に多い。
積層された状態の複数層であれば、同じ平面的な面積で
比べると、窒化膜と酸化膜との界面の面積が更に広く
て、捕獲電荷量が更に多い。
【００１８】本願の発明による不揮発性半導体記憶装置
の製造方法では、窒化膜中に酸化膜を形成しているの
で、同じ平面的な面積が比べると、窒化膜と酸化膜との
界面の面積を広くして、捕獲電荷量を多くすることがで
きる。しかも、窒化膜中の酸素に起因する深い捕獲準位
も多く形成されるので、捕獲された電荷が自然放出され
にくくすることができる。
の製造方法では、窒化膜中に酸化膜を形成しているの
で、同じ平面的な面積が比べると、窒化膜と酸化膜との
界面の面積を広くして、捕獲電荷量を多くすることがで
きる。しかも、窒化膜中の酸素に起因する深い捕獲準位
も多く形成されるので、捕獲された電荷が自然放出され
にくくすることができる。
【００１９】また、窒化膜中に酸化膜を形成する際に酸
素を窒化膜中に点状にイオン注入すれば、窒化膜との界
面に沿って離散的に広がる酸化膜を形成することができ
るので、イオン注入する酸素の量が同じでも、窒化膜と
酸化膜との界面の面積を更に広くして、捕獲電荷量を更
に多くすることができる。
素を窒化膜中に点状にイオン注入すれば、窒化膜との界
面に沿って離散的に広がる酸化膜を形成することができ
るので、イオン注入する酸素の量が同じでも、窒化膜と
酸化膜との界面の面積を更に広くして、捕獲電荷量を更
に多くすることができる。
【００２０】
【発明の実施の形態】以下、本願の発明の第１及び第２
実施形態を、図１を参照しながら説明する。第１実施形
態では、例えば、抵抗加熱型の熱処理炉にＯ2 ／Ｎ2 ＝
３００ＳＣＣＭ／１０ＳＬＭのガスを供給してＳｉ基板
（図示せず）を希釈酸化することによって、このＳｉ基
板の表面に厚さが２ｎｍのＳｉＯ2 膜１１を形成する。
実施形態を、図１を参照しながら説明する。第１実施形
態では、例えば、抵抗加熱型の熱処理炉にＯ2 ／Ｎ2 ＝
３００ＳＣＣＭ／１０ＳＬＭのガスを供給してＳｉ基板
（図示せず）を希釈酸化することによって、このＳｉ基
板の表面に厚さが２ｎｍのＳｉＯ2 膜１１を形成する。
【００２１】次に、例えば、抵抗加熱型の減圧ＣＶＤ装
置にＮＨ3 ／ＳｉＨ2 Ｃｌ2 ＝２０００ＳＣＣＭ／５０
ＳＣＣＭのガスを７０Ｐａで供給し、７６０℃、２分間
の堆積を行って、厚さが３ｎｍのＳｉＮ膜１４をＳｉＯ
2 膜１１上に形成する。なお、減圧ＣＶＤ装置にロード
ロック機構を設けておいて、ＣＶＤ炉内へＳｉ基板を挿
入する際は真空搬送を行い、且つ、純度の高いガスを用
いることによって、酸素や炭化水素がＳｉＮ膜１４中に
混入することを極力避ける様にする。
置にＮＨ3 ／ＳｉＨ2 Ｃｌ2 ＝２０００ＳＣＣＭ／５０
ＳＣＣＭのガスを７０Ｐａで供給し、７６０℃、２分間
の堆積を行って、厚さが３ｎｍのＳｉＮ膜１４をＳｉＯ
2 膜１１上に形成する。なお、減圧ＣＶＤ装置にロード
ロック機構を設けておいて、ＣＶＤ炉内へＳｉ基板を挿
入する際は真空搬送を行い、且つ、純度の高いガスを用
いることによって、酸素や炭化水素がＳｉＮ膜１４中に
混入することを極力避ける様にする。
【００２２】また、上述の堆積時の温度が比較的高温で
あるので、ＳｉＮ膜１４中への水素の混入も比較的抑制
されている。以上の条件によって、膜質が均一で、緻密
で、不純物や構造欠陥の少ないＳｉＮ膜１４を形成する
ことができる。この様なＳｉＮ膜１４では、不純物や構
造欠陥を介したリーク電流が少なくて、記憶保持特性を
向上させることができる。
あるので、ＳｉＮ膜１４中への水素の混入も比較的抑制
されている。以上の条件によって、膜質が均一で、緻密
で、不純物や構造欠陥の少ないＳｉＮ膜１４を形成する
ことができる。この様なＳｉＮ膜１４では、不純物や構
造欠陥を介したリーク電流が少なくて、記憶保持特性を
向上させることができる。
【００２３】次に、例えば、抵抗加熱型の減圧ＣＶＤ装
置にＮ2 Ｏ／ＳｉＨ2 Ｃｌ2 ＝２００ＳＣＣＭ／１００
０ＳＣＣＭのガスを７０Ｐａで供給し、８００℃、５分
間の堆積を行って、厚さが１ｎｍのＳｉＯ2 膜１５をＳ
ｉＮ膜１４上に形成する。そして、ＳｉＮ膜１４を形成
した場合と同じ条件で、厚さが３ｎｍのＳｉＮ膜１６を
ＳｉＯ2 膜１５上に形成する。
置にＮ2 Ｏ／ＳｉＨ2 Ｃｌ2 ＝２００ＳＣＣＭ／１００
０ＳＣＣＭのガスを７０Ｐａで供給し、８００℃、５分
間の堆積を行って、厚さが１ｎｍのＳｉＯ2 膜１５をＳ
ｉＮ膜１４上に形成する。そして、ＳｉＮ膜１４を形成
した場合と同じ条件で、厚さが３ｎｍのＳｉＮ膜１６を
ＳｉＯ2 膜１５上に形成する。
【００２４】その後、堆積時間を２０分にすること以外
はＳｉＯ2 膜１５を形成した場合と同じ条件で、厚さが
４ｎｍのＳｉＯ2 膜１３をＳｉＮ膜１６上に形成する。
そして、更に、ゲート電極等を従来公知の工程で形成し
て、この不揮発性半導体記憶装置を完成させる。
はＳｉＯ2 膜１５を形成した場合と同じ条件で、厚さが
４ｎｍのＳｉＯ2 膜１３をＳｉＮ膜１６上に形成する。
そして、更に、ゲート電極等を従来公知の工程で形成し
て、この不揮発性半導体記憶装置を完成させる。
【００２５】ＳｉＯ2 膜１１、１３、１５及びＳｉＮ膜
１４、１６は巨視的には非晶質であるが、微視的には何
れも規則的な構造を有しており、それらの界面には、結
晶格子の様な構造欠陥が生じていて、この構造欠陥に起
因する捕獲準位が形成されている。
１４、１６は巨視的には非晶質であるが、微視的には何
れも規則的な構造を有しており、それらの界面には、結
晶格子の様な構造欠陥が生じていて、この構造欠陥に起
因する捕獲準位が形成されている。
【００２６】また、窒化膜内の酸素に起因して深い捕獲
準位の形成されることが報告されており（V.J.Kapoor a
nd S.B.Bibyk,"Energy distribution and electron tra
pping defects in thick-oxide MNOS structures",in"T
he Physics of MOS Insulators",edited by G.Lucousky
et al.(Pergamon,New York,1980)p.117）、ＳｉＯ2膜
１１、１３、１５とＳｉＮ膜１４、１６との界面には、
この深い捕獲準位も形成されている。
準位の形成されることが報告されており（V.J.Kapoor a
nd S.B.Bibyk,"Energy distribution and electron tra
pping defects in thick-oxide MNOS structures",in"T
he Physics of MOS Insulators",edited by G.Lucousky
et al.(Pergamon,New York,1980)p.117）、ＳｉＯ2膜
１１、１３、１５とＳｉＮ膜１４、１６との界面には、
この深い捕獲準位も形成されている。
【００２７】しかも、深い捕獲準位に捕獲された電荷が
そこから脱出するためには、より大きなエネルギーが必
要であるので、深い捕獲準位に捕獲された電荷は自然放
出されにくい。このことは、一旦記憶された情報が失わ
れにくいことを意味しており、このことによっても記憶
保持特性を向上させることができる。
そこから脱出するためには、より大きなエネルギーが必
要であるので、深い捕獲準位に捕獲された電荷は自然放
出されにくい。このことは、一旦記憶された情報が失わ
れにくいことを意味しており、このことによっても記憶
保持特性を向上させることができる。
【００２８】次に、第２実施形態を説明する。この第２
実施形態も、ＳｉＮ膜１６の堆積に先立って、例えば、
ランプ加熱型の熱処理装置にＮＨ3 を１ＳＬＭで供給し
て、ＳｉＯ2 膜１５の表面に対して１０００℃、１分間
の高速熱窒化を行うことを除いて、上述の第１実施形態
と実質的に同様の工程を実行する。
実施形態も、ＳｉＮ膜１６の堆積に先立って、例えば、
ランプ加熱型の熱処理装置にＮＨ3 を１ＳＬＭで供給し
て、ＳｉＯ2 膜１５の表面に対して１０００℃、１分間
の高速熱窒化を行うことを除いて、上述の第１実施形態
と実質的に同様の工程を実行する。
【００２９】この様な熱窒化を行うと、次に行うＳｉＮ
膜１６の堆積に際して、堆積初期のＳｉＯ2 膜１５の表
面における堆積種のマイグレーション等に起因するＳｉ
Ｎ膜１６の表面荒れが抑制される。この結果、より膜質
が均一で、より緻密なＳｉＮ膜１６を形成することがで
きて、記憶保持特性を更に向上させることができる。
膜１６の堆積に際して、堆積初期のＳｉＯ2 膜１５の表
面における堆積種のマイグレーション等に起因するＳｉ
Ｎ膜１６の表面荒れが抑制される。この結果、より膜質
が均一で、より緻密なＳｉＮ膜１６を形成することがで
きて、記憶保持特性を更に向上させることができる。
【００３０】なお、以上の第１及び第２実施形態では、
図１に示した様に、ＳｉＮ膜１４、１６の間に単層のＳ
ｉＯ2 膜１５が含まれているだけであるが、ＳｉＮ膜と
ＳｉＯ2 膜とが交互に積層された状態でＳｉＮ膜の間に
複数層のＳｉＯ2 膜が含まれていてもよい。
図１に示した様に、ＳｉＮ膜１４、１６の間に単層のＳ
ｉＯ2 膜１５が含まれているだけであるが、ＳｉＮ膜と
ＳｉＯ2 膜とが交互に積層された状態でＳｉＮ膜の間に
複数層のＳｉＯ2 膜が含まれていてもよい。
【００３１】また、以上の第１及び第２実施形態では、
ＳｉＯ2 膜１１上のＳｉＮ膜１４、１６及びＳｉＯ2 膜
１３、１５の総てを堆積によって形成したが、例えばＳ
ｉＮ膜１４の表面を熱酸化することによってＳｉＯ2 膜
１５を形成してもよく、ＳｉＮ膜１４、１６中に酸素を
多量にイオン注入した後に熱処理を行うことによってＳ
ｉＯ2 膜１５を形成してもよい。
ＳｉＯ2 膜１１上のＳｉＮ膜１４、１６及びＳｉＯ2 膜
１３、１５の総てを堆積によって形成したが、例えばＳ
ｉＮ膜１４の表面を熱酸化することによってＳｉＯ2 膜
１５を形成してもよく、ＳｉＮ膜１４、１６中に酸素を
多量にイオン注入した後に熱処理を行うことによってＳ
ｉＯ2 膜１５を形成してもよい。
【００３２】更に、ＳｉＮ膜１４、１６中に酸素をイオ
ン注入する際に、ＳｉＮ膜１４、１６の全面に対してイ
オン注入を行うのではなく点状に行えば、ＳｉＮ膜１
４、１６との界面に沿って離散的に広がるＳｉＯ2 膜１
５を形成することができるので、イオン注入する酸素の
量が同じでも、ＳｉＮ膜１４、１６とＳｉＯ2 膜１５と
の界面の面積を更に広くして、捕獲電荷量を更に多くす
ることができる。
ン注入する際に、ＳｉＮ膜１４、１６の全面に対してイ
オン注入を行うのではなく点状に行えば、ＳｉＮ膜１
４、１６との界面に沿って離散的に広がるＳｉＯ2 膜１
５を形成することができるので、イオン注入する酸素の
量が同じでも、ＳｉＮ膜１４、１６とＳｉＯ2 膜１５と
の界面の面積を更に広くして、捕獲電荷量を更に多くす
ることができる。
【００３３】
【発明の効果】本願の発明による不揮発性半導体記憶装
置では、同じ平面的な面積で比べると捕獲電荷量が多
く、しかも、捕獲された電荷が自然放出されにくいの
で、微細化されていても記憶保持特性が優れている。
置では、同じ平面的な面積で比べると捕獲電荷量が多
く、しかも、捕獲された電荷が自然放出されにくいの
で、微細化されていても記憶保持特性が優れている。
【００３４】また、窒化膜中の酸化膜がそれらの界面に
沿って離散的に広がっていれば、捕獲電荷量が更に多い
ので、記憶保持特性が更に優れている。
沿って離散的に広がっていれば、捕獲電荷量が更に多い
ので、記憶保持特性が更に優れている。
【００３５】また、窒化膜中の酸化膜が窒化膜と交互に
積層された状態の複数層であれば、捕獲電荷量が更に多
いので、記憶保持特性が更に優れている。
積層された状態の複数層であれば、捕獲電荷量が更に多
いので、記憶保持特性が更に優れている。
【００３６】本願の発明による不揮発性半導体記憶装置
の製造方法では、同じ平面的な面積が比べると捕獲電荷
量を多くすることができ、しかも、捕獲された電荷が自
然放出されにくくすることができるので、微細化されて
いても記憶保持特性が優れている不揮発性半導体記憶装
置を製造することができる。
の製造方法では、同じ平面的な面積が比べると捕獲電荷
量を多くすることができ、しかも、捕獲された電荷が自
然放出されにくくすることができるので、微細化されて
いても記憶保持特性が優れている不揮発性半導体記憶装
置を製造することができる。
【００３７】また、窒化膜中に酸化膜を形成する際に酸
素を窒化膜中に点状にイオン注入すれば、捕獲電荷量が
更に多くすることができるので、記憶保持特性が更に優
れている不揮発性半導体記憶装置を製造することができ
る。
素を窒化膜中に点状にイオン注入すれば、捕獲電荷量が
更に多くすることができるので、記憶保持特性が更に優
れている不揮発性半導体記憶装置を製造することができ
る。
【図１】本願の発明の第１及び第２実施形態の要部の側
断面図である。
断面図である。
【図２】本願の発明の一従来例の要部の側断面図であ
る。
る。
１１、１３、１５ ＳｉＯ2 膜 １４、１６ Ｓ
ｉＮ膜
ｉＮ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/115
Claims (9)
- 【請求項１】 窒化膜と酸化膜との界面における捕獲準
位に電荷を捕獲することによって情報を記憶する不揮発
性半導体記憶装置において、 前記窒化膜中に酸化膜が含まれていることを特徴とする
不揮発性半導体記憶装置。 - 【請求項２】 前記窒化膜中の前記酸化膜が前記界面に
沿って連続的に広がっていることを特徴とする請求項１
記載の不揮発性半導体記憶装置。 - 【請求項３】 前記窒化膜中の前記酸化膜が前記界面に
沿って離散的に広がっていることを特徴とする請求項１
記載の不揮発性半導体記憶装置。 - 【請求項４】 前記窒化膜中の前記酸化膜が前記窒化膜
と交互に積層された状態の複数層であることを特徴とす
る請求項１記載の不揮発性半導体記憶装置。 - 【請求項５】 窒化膜と酸化膜との界面における捕獲準
位に電荷を捕獲することによって情報を記憶する不揮発
性半導体記憶装置の製造方法において、 前記窒化膜中に酸化膜を形成することを特徴とする不揮
発性半導体記憶装置の製造方法。 - 【請求項６】 前記窒化膜とこの窒化膜中の前記酸化膜
とを順次に堆積させて形成することを特徴とする請求項
５記載の不揮発性半導体記憶装置の製造方法。 - 【請求項７】 前記窒化膜の表面を酸化することによっ
てこの窒化膜中の前記酸化膜を形成することを特徴とす
る請求項５記載の不揮発性半導体記憶装置の製造方法。 - 【請求項８】 前記窒化膜中にイオン注入した酸素によ
って前記窒化膜中の前記酸化膜を形成することを特徴と
する請求項５記載の不揮発性半導体記憶装置の製造方
法。 - 【請求項９】 前記イオン注入を点状に行うことを特徴
とする請求項８記載の不揮発性半導体記憶装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29336396A JP3818402B2 (ja) | 1996-10-15 | 1996-10-15 | 不揮発性半導体記憶装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29336396A JP3818402B2 (ja) | 1996-10-15 | 1996-10-15 | 不揮発性半導体記憶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10125813A true JPH10125813A (ja) | 1998-05-15 |
| JP3818402B2 JP3818402B2 (ja) | 2006-09-06 |
Family
ID=17793826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29336396A Expired - Fee Related JP3818402B2 (ja) | 1996-10-15 | 1996-10-15 | 不揮発性半導体記憶装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3818402B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222876A (ja) * | 2001-01-25 | 2002-08-09 | Sony Corp | 不揮発性半導体記憶素子及びその製造方法 |
| JP2002222875A (ja) * | 2001-01-25 | 2002-08-09 | Sony Corp | 不揮発性半導体記憶素子及びその製造方法 |
| JP2009289823A (ja) * | 2008-05-27 | 2009-12-10 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
| KR101086497B1 (ko) | 2006-06-29 | 2011-11-25 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
-
1996
- 1996-10-15 JP JP29336396A patent/JP3818402B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222876A (ja) * | 2001-01-25 | 2002-08-09 | Sony Corp | 不揮発性半導体記憶素子及びその製造方法 |
| JP2002222875A (ja) * | 2001-01-25 | 2002-08-09 | Sony Corp | 不揮発性半導体記憶素子及びその製造方法 |
| KR101086497B1 (ko) | 2006-06-29 | 2011-11-25 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
| JP2009289823A (ja) * | 2008-05-27 | 2009-12-10 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3818402B2 (ja) | 2006-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1905213B (zh) | 非易失性半导体存储器及其制造方法 | |
| KR100282413B1 (ko) | 아산화질소 가스를 이용한 박막 형성 방법 | |
| JP2007043147A (ja) | 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法 | |
| JP4617574B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US7371640B2 (en) | Semiconductor device with floating trap type nonvolatile memory cell and method for manufacturing the same | |
| CN101241881A (zh) | 非易失性半导体存储器件的制造方法 | |
| KR101107398B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100596484B1 (ko) | 유전막 형성 방법 및 이를 이용한 불휘발성 메모리 장치의제조방법 | |
| JP2004193413A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR100482751B1 (ko) | 반도체 소자의 제조 방법 | |
| CN1822397A (zh) | 非易失性半导体存储装置及其制造方法 | |
| JP4358504B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US6162684A (en) | Ammonia annealed and wet oxidized LPCVD oxide to replace ono films for high integrated flash memory devices | |
| JP3818402B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR100543209B1 (ko) | Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법 | |
| JP4590744B2 (ja) | 不揮発性半導体記憶素子及びその製造方法 | |
| TWI239598B (en) | Semiconductor memory device and manufacturing method thereof | |
| JPH02277269A (ja) | 不揮発性メモリ装置の製造方法 | |
| JPH08130259A (ja) | 半導体記憶素子 | |
| KR20050039339A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| JPS6170763A (ja) | 半導体記憶装置の製造方法 | |
| JP2004014711A (ja) | 半導体素子およびその製造方法 | |
| JPH0665232B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH06296029A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JPH0422031B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060607 |
|
| LAPS | Cancellation because of no payment of annual fees |