JPH1012888A - 液晶表示装置用素子基板の製造方法 - Google Patents
液晶表示装置用素子基板の製造方法Info
- Publication number
- JPH1012888A JPH1012888A JP16704896A JP16704896A JPH1012888A JP H1012888 A JPH1012888 A JP H1012888A JP 16704896 A JP16704896 A JP 16704896A JP 16704896 A JP16704896 A JP 16704896A JP H1012888 A JPH1012888 A JP H1012888A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- oxide film
- protective film
- transparent insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 アクティブマトリクス基板の裏面に製造工程
途中でキズが入るのを防止する。 【構成】 透明絶縁基板１の裏面に、第１裏面酸化膜
３、裏面ポリシリコン膜４及び第２裏面酸化膜５を形成
する。基板表面に下地酸化膜６を介して薄膜トランジス
タ１０を形成し層間膜１６で被覆する。コンタクトホー
ルを開孔して配線電極２１、パッド電極２２を形成し、
透明電極２３を形成する〔（ｄ）図〕。基板表面をフォ
トレジスト膜３１で覆い、ウェット法にて、第２裏面酸
化膜５、裏面ポリシリコン膜４、裏面第１酸化膜３をエ
ッチング除去する〔（ｅ）図〕。フォトレジスト膜３１
を除去する〔（ｆ）図〕。
途中でキズが入るのを防止する。 【構成】 透明絶縁基板１の裏面に、第１裏面酸化膜
３、裏面ポリシリコン膜４及び第２裏面酸化膜５を形成
する。基板表面に下地酸化膜６を介して薄膜トランジス
タ１０を形成し層間膜１６で被覆する。コンタクトホー
ルを開孔して配線電極２１、パッド電極２２を形成し、
透明電極２３を形成する〔（ｄ）図〕。基板表面をフォ
トレジスト膜３１で覆い、ウェット法にて、第２裏面酸
化膜５、裏面ポリシリコン膜４、裏面第１酸化膜３をエ
ッチング除去する〔（ｅ）図〕。フォトレジスト膜３１
を除去する〔（ｆ）図〕。
Description
【０００１】
【発明の属する利用分野】本発明は液晶表示装置に用い
られるアクティブマトリクス基板などの素子基板の製造
方法に関し、特に表示画像の品質を低下させる原因とな
る裏面のキズを防ぐ方法に関するものである。
られるアクティブマトリクス基板などの素子基板の製造
方法に関し、特に表示画像の品質を低下させる原因とな
る裏面のキズを防ぐ方法に関するものである。
【０００２】
【従来の技術】液晶パネルを用いた表示装置は、壁掛け
ＴＶや投射型ＴＶあるいはＯＡ機器用ディスプレイ等の
広い分野において採用されている。液晶パネルの中でも
薄膜トランジスタなどを液晶表示装置に組み込んだアク
ティブマトリクス液晶ディスプレイは、走査線数が増加
してもコントラストや応答速度が低下しない等の利点か
ら、高品位のＯＡ機器用やハイビジョン用表示装置を実
現する上で有力であり、投射型液晶ディスプレイにおい
ては大画面表示が容易に得られる。
ＴＶや投射型ＴＶあるいはＯＡ機器用ディスプレイ等の
広い分野において採用されている。液晶パネルの中でも
薄膜トランジスタなどを液晶表示装置に組み込んだアク
ティブマトリクス液晶ディスプレイは、走査線数が増加
してもコントラストや応答速度が低下しない等の利点か
ら、高品位のＯＡ機器用やハイビジョン用表示装置を実
現する上で有力であり、投射型液晶ディスプレイにおい
ては大画面表示が容易に得られる。
【０００３】投射型液晶ディスプレイでは、基板を投射
光が透過するため、基板の裏面は透過率を低下させるこ
とがなく、また、平坦性の高いことが要求される。図５
は従来のアクティブマトリクス基板の製造方法の一例を
工程順に示す断面図である。まず、図５（ａ）に示すよ
うに、石英等からなる透明絶縁基板１の表裏面に、保護
酸化膜２を例えば約０．２μｍの膜厚に形成する。次
に、図５（ｂ）に示すように、ポリシリコン膜を成膜し
た後、フォトエッチング技術を用いて島状ポリシリコン
膜を形成し、この島状ポリシリコン膜上にゲート酸化膜
１１を介してゲート電極１２を形成し、また、島状ポリ
シリコン内にソース領域１３、チャネル領域１４および
ドレイン領域１５を形成して薄膜トランジスタ１０を作
製する。その後、絶縁物による層間膜１６を形成し、こ
の層間膜にコンタクトホール１７を開口する。
光が透過するため、基板の裏面は透過率を低下させるこ
とがなく、また、平坦性の高いことが要求される。図５
は従来のアクティブマトリクス基板の製造方法の一例を
工程順に示す断面図である。まず、図５（ａ）に示すよ
うに、石英等からなる透明絶縁基板１の表裏面に、保護
酸化膜２を例えば約０．２μｍの膜厚に形成する。次
に、図５（ｂ）に示すように、ポリシリコン膜を成膜し
た後、フォトエッチング技術を用いて島状ポリシリコン
膜を形成し、この島状ポリシリコン膜上にゲート酸化膜
１１を介してゲート電極１２を形成し、また、島状ポリ
シリコン内にソース領域１３、チャネル領域１４および
ドレイン領域１５を形成して薄膜トランジスタ１０を作
製する。その後、絶縁物による層間膜１６を形成し、こ
の層間膜にコンタクトホール１７を開口する。
【０００４】続いて、図５（ｃ）に示すように、例えば
Ａｌを用いて配線電極２１およびパッド電極２２を形成
した後、例えばインジウム−スズ酸化物（ＩＴＯ）を用
いてパッド電極２２に接続する透明電極２３を形成し
て、アクティブマトリクス基板の作製が完了する。
Ａｌを用いて配線電極２１およびパッド電極２２を形成
した後、例えばインジウム−スズ酸化物（ＩＴＯ）を用
いてパッド電極２２に接続する透明電極２３を形成し
て、アクティブマトリクス基板の作製が完了する。
【０００５】
【発明が解決しようとする課題】上述した従来の製造方
法では、透明絶縁基板１の裏面が製造装置の治具と接触
する。装置の治具には、搬送系として搬送ベルトやフォ
ーク等が、また、透明絶縁基板１を固定するものとして
真空チャックやステージ等があり、これらの治具との摩
擦や接触が、洗浄工程、成膜工程、フォトリソグラフィ
工程、エッチング工程等の各製造工程で繰り返される。
そのため、透明絶縁基板の裏面には図６に示すようにキ
ズ４１が発生する。このようにキズが発生した場合、ア
クティブマトリクスを液晶表示パネルに組み立てた際
に、アクティブマトリクス基板を透過する光が、キズ４
１の部分で遮蔽または著しく減衰され、投射画像に影が
できるため、表示画像の品質が著しく低下する。また、
キズ４１が入った場合には、アクティブマトリクス基板
が破損しやすくなり、歩留まりの低下、信頼性の低下を
招くという問題も起こる。
法では、透明絶縁基板１の裏面が製造装置の治具と接触
する。装置の治具には、搬送系として搬送ベルトやフォ
ーク等が、また、透明絶縁基板１を固定するものとして
真空チャックやステージ等があり、これらの治具との摩
擦や接触が、洗浄工程、成膜工程、フォトリソグラフィ
工程、エッチング工程等の各製造工程で繰り返される。
そのため、透明絶縁基板の裏面には図６に示すようにキ
ズ４１が発生する。このようにキズが発生した場合、ア
クティブマトリクスを液晶表示パネルに組み立てた際
に、アクティブマトリクス基板を透過する光が、キズ４
１の部分で遮蔽または著しく減衰され、投射画像に影が
できるため、表示画像の品質が著しく低下する。また、
キズ４１が入った場合には、アクティブマトリクス基板
が破損しやすくなり、歩留まりの低下、信頼性の低下を
招くという問題も起こる。
【０００６】このキズ４１の深さを表面荒さ計で測定し
たところ、浅いもので０・２μｍ、深いもので約１μｍ
であった。したがって、キズ４１は透明絶縁基板１の裏
面にも形成されている保護酸化膜２を突き抜け、透明絶
縁基板１自体にまで及んでいる。このように一度透明絶
縁基板の裏面に付いたキズ４１は、基板をエッチングす
ることによっては除去することはできない。単純なエッ
チングではキズ４１も同時にエッチングされるからであ
る。基板裏面を研磨することによりキズの除去は可能で
あるが、本来必要のない工程が増え、コスト増加を招く
ことになる。したがって、本発明の解決すべき課題は、
製造工程において透明絶縁基板の裏面にキズが発生しな
いようにして、表示画像、投射画像の品質を低下させる
ことのない液晶表示装置用素子基板の製造方法を提供す
ることである。
たところ、浅いもので０・２μｍ、深いもので約１μｍ
であった。したがって、キズ４１は透明絶縁基板１の裏
面にも形成されている保護酸化膜２を突き抜け、透明絶
縁基板１自体にまで及んでいる。このように一度透明絶
縁基板の裏面に付いたキズ４１は、基板をエッチングす
ることによっては除去することはできない。単純なエッ
チングではキズ４１も同時にエッチングされるからであ
る。基板裏面を研磨することによりキズの除去は可能で
あるが、本来必要のない工程が増え、コスト増加を招く
ことになる。したがって、本発明の解決すべき課題は、
製造工程において透明絶縁基板の裏面にキズが発生しな
いようにして、表示画像、投射画像の品質を低下させる
ことのない液晶表示装置用素子基板の製造方法を提供す
ることである。
【０００７】
【課題を解決するための手段】上述した本発明の課題
は、透明絶縁基板の裏面に、少なくとも２層の保護膜を
形成し、素子基板の作製終了後に少なくとも最上層の保
護膜を除去することにより、そして最上層の保護膜を発
生しうるキズの深さ以上に設定することにより、解決す
ることができる。
は、透明絶縁基板の裏面に、少なくとも２層の保護膜を
形成し、素子基板の作製終了後に少なくとも最上層の保
護膜を除去することにより、そして最上層の保護膜を発
生しうるキズの深さ以上に設定することにより、解決す
ることができる。
【０００８】
【発明の実施の形態】本発明による液晶表示装置用素子
基板の製造方法は、（１）透明絶縁基板の裏面に、隣接
する保護膜同士ではエッチング性を異にする態様にて少
なくとも２層の多層保護膜を形成する工程と、（２）前
記透明絶縁基板の表面に必要な素子および配線を形成す
る工程と、（３）前記透明絶縁基板の裏面に形成された
保護膜のうち少なくとも最上層の保護膜をエッチング除
去する工程と、を有することを特徴としている。
基板の製造方法は、（１）透明絶縁基板の裏面に、隣接
する保護膜同士ではエッチング性を異にする態様にて少
なくとも２層の多層保護膜を形成する工程と、（２）前
記透明絶縁基板の表面に必要な素子および配線を形成す
る工程と、（３）前記透明絶縁基板の裏面に形成された
保護膜のうち少なくとも最上層の保護膜をエッチング除
去する工程と、を有することを特徴としている。
【０００９】そして、好ましくは、前記多層保護膜は、
下層保護膜を酸化膜、中間層をポリシリコン膜またはシ
リコン窒化膜、上層をシリコン酸化膜とする３層の保護
膜によって構成される。そして、これらの保護膜を除去
する際にはウェット法が用いられる。また、好ましく
は、最上層の保護膜の膜厚は１μｍ以上になされ、最下
層の保護膜の膜厚は０．０５μｍ以下になされる。
下層保護膜を酸化膜、中間層をポリシリコン膜またはシ
リコン窒化膜、上層をシリコン酸化膜とする３層の保護
膜によって構成される。そして、これらの保護膜を除去
する際にはウェット法が用いられる。また、好ましく
は、最上層の保護膜の膜厚は１μｍ以上になされ、最下
層の保護膜の膜厚は０．０５μｍ以下になされる。
【００１０】［作用］上述のように構成された本発明の
製造方法によれば、透明絶縁基板の裏面に、少なくと
も、薄い最下層の保護膜と、製造工程中において発生し
うるキズの探さ以上の厚い膜厚の最上層の保護膜とが形
成されるので、透明絶縁基板の裏面が製造工程において
種々の装置の搬送ベルト、真空チャック等の治具と接触
することがあっても、キズが最上層の保護膜内で止まる
ようにすることができ、この第３の保護膜を除去するこ
とにより、同時にキズを除去することができる。
製造方法によれば、透明絶縁基板の裏面に、少なくと
も、薄い最下層の保護膜と、製造工程中において発生し
うるキズの探さ以上の厚い膜厚の最上層の保護膜とが形
成されるので、透明絶縁基板の裏面が製造工程において
種々の装置の搬送ベルト、真空チャック等の治具と接触
することがあっても、キズが最上層の保護膜内で止まる
ようにすることができ、この第３の保護膜を除去するこ
とにより、同時にキズを除去することができる。
【００１１】また、裏面の各膜の除去に際しては、上層
の保護膜のエッチング時にはその下層の保護膜がエッチ
ングストッパ膜として機能するので、過剰のエッチング
を防止することができる。そして、最後に最下層の保護
膜がエッチング除去されるが、この保護膜は薄く形成さ
れているので、透明絶縁基板の裏面がエッチングにさら
される時間を短くすることができ、基板に与えるエッチ
ングダメージを最小限に抑えることができる。したがっ
て、平坦性がよく、荒れの少ない裏面を有する透明絶縁
基板を得ることができる。エッチングによる基板荒れを
防ぐ意味では最下層の保護膜の膜厚は薄いほどよく、
０．０５μｍ以下の膜厚とすることが好ましいが、一方
薄すぎるとエッチングストッパとしての機能を果たし得
なくなるので、０．０１以上の膜厚とすることが望まし
い。
の保護膜のエッチング時にはその下層の保護膜がエッチ
ングストッパ膜として機能するので、過剰のエッチング
を防止することができる。そして、最後に最下層の保護
膜がエッチング除去されるが、この保護膜は薄く形成さ
れているので、透明絶縁基板の裏面がエッチングにさら
される時間を短くすることができ、基板に与えるエッチ
ングダメージを最小限に抑えることができる。したがっ
て、平坦性がよく、荒れの少ない裏面を有する透明絶縁
基板を得ることができる。エッチングによる基板荒れを
防ぐ意味では最下層の保護膜の膜厚は薄いほどよく、
０．０５μｍ以下の膜厚とすることが好ましいが、一方
薄すぎるとエッチングストッパとしての機能を果たし得
なくなるので、０．０１以上の膜厚とすることが望まし
い。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。 ［第１の実施例］図１（ａ）〜（ｃ）、図２（ｄ）〜
（ｆ）は本発明の第１の実施例を工程順に示した断面図
である。まず、図１（ａ）に示すように、透明絶縁基板
１に第１裏面酸化膜３を約０．０５μｍの厚さに、ま
た、裏面ポリシリコン膜４を０．０５μｍの厚さにそれ
ぞれＣＶＤ法により成膜する。このとき、第１裏面酸化
膜３および裏面ポリシリコン膜４は透明絶縁基板１の表
面側にも成膜されるが、これらは例えばドライ法による
エッチバックを行って除去し透明絶縁基板１の裏面にの
み第１裏面酸化膜３および裏面ポリシリコン膜４を形成
する。
て詳細に説明する。 ［第１の実施例］図１（ａ）〜（ｃ）、図２（ｄ）〜
（ｆ）は本発明の第１の実施例を工程順に示した断面図
である。まず、図１（ａ）に示すように、透明絶縁基板
１に第１裏面酸化膜３を約０．０５μｍの厚さに、ま
た、裏面ポリシリコン膜４を０．０５μｍの厚さにそれ
ぞれＣＶＤ法により成膜する。このとき、第１裏面酸化
膜３および裏面ポリシリコン膜４は透明絶縁基板１の表
面側にも成膜されるが、これらは例えばドライ法による
エッチバックを行って除去し透明絶縁基板１の裏面にの
み第１裏面酸化膜３および裏面ポリシリコン膜４を形成
する。
【００１３】次に、図１（ｂ）に示すように、ＣＶＤ法
により第２裏面酸化膜５を約１μｍの厚さに成膜する。
このとき、透明絶縁基板１の表面側にも同じ膜厚の下地
酸化膜６が成膜される。続いて、図１（ｃ）に示すよう
に、減圧ＣＶＤ法によりポリシリコン膜を成膜した後、
フォトエッチング技術を用いて島状ポリシリコン膜に加
工し、この島状ポリシリコン膜上にゲート酸化膜１１を
介してゲート電極１２を形成する。そして、イオン注入
により島状ポリシリコン内にチャネル領域１４を挟むソ
ース領域１３およびドレイン領域１５を形成して、薄膜
トランジスタ１０を作製する。その後、絶縁物による層
間膜１６を形成し、これにコンタクトホール１７を開口
する。
により第２裏面酸化膜５を約１μｍの厚さに成膜する。
このとき、透明絶縁基板１の表面側にも同じ膜厚の下地
酸化膜６が成膜される。続いて、図１（ｃ）に示すよう
に、減圧ＣＶＤ法によりポリシリコン膜を成膜した後、
フォトエッチング技術を用いて島状ポリシリコン膜に加
工し、この島状ポリシリコン膜上にゲート酸化膜１１を
介してゲート電極１２を形成する。そして、イオン注入
により島状ポリシリコン内にチャネル領域１４を挟むソ
ース領域１３およびドレイン領域１５を形成して、薄膜
トランジスタ１０を作製する。その後、絶縁物による層
間膜１６を形成し、これにコンタクトホール１７を開口
する。
【００１４】続いて、図２（ｄ）に示すように、例えば
Ａｌを用いて配線電極２１およびパッド電極２２を形成
した後、例えばインジウム−スズ酸化物（ＩＴＯ）を用
いてパッド電極２２に接続する透明電極２３を形成す
る。続いて、図２（ｅ）に示すように、薄膜トランジス
タ１０および透明電極２３等の形成されている表面側を
フォトレジスト膜３１で覆った後、まず第２裏面酸化膜
５を弗酸系のエッチング液を用いて除去し、次に裏面ポ
リシリコン膜４を酸化膜に対してエッチング比の高いエ
ッチング液、例えば、ＨＦ：ＨＮＯ3 ：ＣＨ 3 ＣＯＯＨ
＝１：１０：６０混合液等を用いて除去する。さらに、
第１裏面酸化膜３を比較的エッチングレートの低いエッ
チング液、例えばＨＦ：Ｈ2 Ｏ＝１：３０混合液等を用
いて除去する。最後に、図２（ｆ）に示すように、フォ
トレジスト膜３１を除去してアクティブマトリクス基板
の作製工程が完了する。
Ａｌを用いて配線電極２１およびパッド電極２２を形成
した後、例えばインジウム−スズ酸化物（ＩＴＯ）を用
いてパッド電極２２に接続する透明電極２３を形成す
る。続いて、図２（ｅ）に示すように、薄膜トランジス
タ１０および透明電極２３等の形成されている表面側を
フォトレジスト膜３１で覆った後、まず第２裏面酸化膜
５を弗酸系のエッチング液を用いて除去し、次に裏面ポ
リシリコン膜４を酸化膜に対してエッチング比の高いエ
ッチング液、例えば、ＨＦ：ＨＮＯ3 ：ＣＨ 3 ＣＯＯＨ
＝１：１０：６０混合液等を用いて除去する。さらに、
第１裏面酸化膜３を比較的エッチングレートの低いエッ
チング液、例えばＨＦ：Ｈ2 Ｏ＝１：３０混合液等を用
いて除去する。最後に、図２（ｆ）に示すように、フォ
トレジスト膜３１を除去してアクティブマトリクス基板
の作製工程が完了する。
【００１５】このようにして作製したアクティブマトリ
クス基板では、製造工程において、各製造装置の治具と
アクティブマトリクス基板の裏面が接触しても、基板裏
面は発生する可能性のあるキズの深さより厚い膜厚の第
２裏面酸化膜５により覆われており、治具等が接触する
のはこの第２裏面酸化膜であるため、図３に示すよう
に、キズ４１が第２裏面酸化膜５内に生じても透明絶縁
基板１の裏面に達することはなく、透明絶縁基板１の裏
面をキズ付けることはなくなる。
クス基板では、製造工程において、各製造装置の治具と
アクティブマトリクス基板の裏面が接触しても、基板裏
面は発生する可能性のあるキズの深さより厚い膜厚の第
２裏面酸化膜５により覆われており、治具等が接触する
のはこの第２裏面酸化膜であるため、図３に示すよう
に、キズ４１が第２裏面酸化膜５内に生じても透明絶縁
基板１の裏面に達することはなく、透明絶縁基板１の裏
面をキズ付けることはなくなる。
【００１６】第２裏面酸化膜５および裏面ポリシリコン
膜４の除去に際しては、第２裏面酸化膜５のエッチング
時には裏面ポリシリコン膜４がエッチングストッパ膜と
して、また裏面ポリシリコン膜４のエッチング時には第
１裏面酸化膜３がエッチングストッパ膜としてそれぞれ
働くために過剰なエッチングは生じない。また、最後に
薄い第１裏面酸化膜を除去するため、エッチングを短時
間で済ますことができ透明絶縁基板１の裏面の受けるエ
ッチングダメージを最小限に抑えることができる。よっ
て、厚膜の第２裏面酸化膜をエッチングにより除去しさ
らに基板裏面をエッチング雰囲気に曝すことがあって
も、透明絶縁基板１の裏面の平坦性が損なわれることは
ない。また、裏面に形成した各膜の除去は、ウェットエ
ッチング法で行えるので、複雑な工程にならず作業性も
高い。
膜４の除去に際しては、第２裏面酸化膜５のエッチング
時には裏面ポリシリコン膜４がエッチングストッパ膜と
して、また裏面ポリシリコン膜４のエッチング時には第
１裏面酸化膜３がエッチングストッパ膜としてそれぞれ
働くために過剰なエッチングは生じない。また、最後に
薄い第１裏面酸化膜を除去するため、エッチングを短時
間で済ますことができ透明絶縁基板１の裏面の受けるエ
ッチングダメージを最小限に抑えることができる。よっ
て、厚膜の第２裏面酸化膜をエッチングにより除去しさ
らに基板裏面をエッチング雰囲気に曝すことがあって
も、透明絶縁基板１の裏面の平坦性が損なわれることは
ない。また、裏面に形成した各膜の除去は、ウェットエ
ッチング法で行えるので、複雑な工程にならず作業性も
高い。
【００１７】また、第１の実施例では、第２裏面酸化膜
５の成膜する時に同時に透明絶縁基板１の表面側に膜厚
の厚い下地酸化膜６が形成されるため、透明絶縁基板１
に汚染物質が存在している場合でも、汚染物質の拡散を
この下地酸化膜６により遮蔽することができ薄膜トラン
ジスタ１０の汚染を防止することができる。
５の成膜する時に同時に透明絶縁基板１の表面側に膜厚
の厚い下地酸化膜６が形成されるため、透明絶縁基板１
に汚染物質が存在している場合でも、汚染物質の拡散を
この下地酸化膜６により遮蔽することができ薄膜トラン
ジスタ１０の汚染を防止することができる。
【００１８】［第２の実施例］図４（ａ）〜（ｃ）は、
本発明の第２の実施例を工程順に示した断面図である。
まず、図４（ａ）に示すように、透明絶縁基板１に第１
裏面酸化膜３を約０．０５μｍの厚さに、また、裏面ポ
リシリコン膜４を０．０５μｍの厚さに成膜する。この
とき、酸化膜およびポリシリコン膜は透明絶縁基板１の
表面側にも成長し、表面酸化膜３ａおよび表面ポリシリ
コン膜４ａが形成される。次に、図４（ｂ）に示すよう
に、第２裏面酸化膜５を約１μｍの厚さに成膜する。こ
の時、透明絶縁基板１の表面側にも同じ膜厚の酸化膜が
形成されるが、この酸化膜は、例えばエツチバック法を
用いて除去する。次に、図４（ｃ）に示すように、酸素
雰囲気中にて熱処理を行い、表面ポリシリコン４ａを熱
酸化膜７に変える。この工程に引き続いて、図１（ｃ）
から図２（ｆ）に示した第１の実施例と同様の工程を行
って、アクティブマトリクス基板を作製する。
本発明の第２の実施例を工程順に示した断面図である。
まず、図４（ａ）に示すように、透明絶縁基板１に第１
裏面酸化膜３を約０．０５μｍの厚さに、また、裏面ポ
リシリコン膜４を０．０５μｍの厚さに成膜する。この
とき、酸化膜およびポリシリコン膜は透明絶縁基板１の
表面側にも成長し、表面酸化膜３ａおよび表面ポリシリ
コン膜４ａが形成される。次に、図４（ｂ）に示すよう
に、第２裏面酸化膜５を約１μｍの厚さに成膜する。こ
の時、透明絶縁基板１の表面側にも同じ膜厚の酸化膜が
形成されるが、この酸化膜は、例えばエツチバック法を
用いて除去する。次に、図４（ｃ）に示すように、酸素
雰囲気中にて熱処理を行い、表面ポリシリコン４ａを熱
酸化膜７に変える。この工程に引き続いて、図１（ｃ）
から図２（ｆ）に示した第１の実施例と同様の工程を行
って、アクティブマトリクス基板を作製する。
【００１９】本実施例においても、第１の実施例と同様
の効果を奏することができる外、第２裏面酸化膜５は熱
処理が加わっているために、膜質が緻密化しキズに対す
る耐性が向上しており、さらに透明絶縁基板表面に形成
される酸化膜が熱酸化によって形成されるため、より良
質の酸化膜を表面酸化膜として利用できるという利点が
ある。
の効果を奏することができる外、第２裏面酸化膜５は熱
処理が加わっているために、膜質が緻密化しキズに対す
る耐性が向上しており、さらに透明絶縁基板表面に形成
される酸化膜が熱酸化によって形成されるため、より良
質の酸化膜を表面酸化膜として利用できるという利点が
ある。
【００２０】なお、以上の実施例では、第１層および第
３層の保護膜に酸化膜を用い、第２層の保護膜にポリシ
リコン膜を用いていたが、保護膜の材料としては、これ
らに限定されるものではなく、第２層の保護膜は第３層
の保護膜のエッチング時に、第１層の保護膜は第２層の
保護膜のエッチング時にそれぞれエッチングストッパと
して機能するものであればよく、例えば第１、第３層の
保護膜を酸化膜、第２層の保護膜を窒化膜とすることが
できる。また、上記実施例では、第１層の保護膜（第１
裏面酸化膜）を最後に除去していたが、必ずしも除去す
る必要はなく、最終的に保護膜として基板裏面に残して
おくこともできる。
３層の保護膜に酸化膜を用い、第２層の保護膜にポリシ
リコン膜を用いていたが、保護膜の材料としては、これ
らに限定されるものではなく、第２層の保護膜は第３層
の保護膜のエッチング時に、第１層の保護膜は第２層の
保護膜のエッチング時にそれぞれエッチングストッパと
して機能するものであればよく、例えば第１、第３層の
保護膜を酸化膜、第２層の保護膜を窒化膜とすることが
できる。また、上記実施例では、第１層の保護膜（第１
裏面酸化膜）を最後に除去していたが、必ずしも除去す
る必要はなく、最終的に保護膜として基板裏面に残して
おくこともできる。
【００２１】
【発明の効果】以上説明したように、本発明の液晶表示
装置用素子基板の製造方法は、透明絶縁基板の裏面に最
上層に、製造工程中に発生しうる最大深さ以上の膜厚の
保護膜を形成しておき、基板表面の素子形成工程の終了
後にこの最上層保護膜をエッチングにより除去するもの
であるので、本発明によれば、製造工程中の治具等との
接触によりキズが入ることがあっても、キズは保護膜と
ともに除去することができるため、透明絶縁基板にはキ
ズ入らないようにすることができる。従って、本発明に
よれば、キズによる表示画像の品質低下や基板損傷のよ
る歩留りおよび信頼性の低下を防止することができる。
また、本発明によれば、上層の保護膜のエッチング時に
は下層の保護膜がエッチングストッパとして機能するた
め、エッチング時間に余裕をもたせても過剰のエッチン
グを防ぐことができ、基板裏面の平坦性を悪化させない
ようにすることができる。また、最下層の保護膜は薄く
形成されているので、これをエッチング除去する場合に
も基板に与えるダメージを最低限に抑えることができ
る。
装置用素子基板の製造方法は、透明絶縁基板の裏面に最
上層に、製造工程中に発生しうる最大深さ以上の膜厚の
保護膜を形成しておき、基板表面の素子形成工程の終了
後にこの最上層保護膜をエッチングにより除去するもの
であるので、本発明によれば、製造工程中の治具等との
接触によりキズが入ることがあっても、キズは保護膜と
ともに除去することができるため、透明絶縁基板にはキ
ズ入らないようにすることができる。従って、本発明に
よれば、キズによる表示画像の品質低下や基板損傷のよ
る歩留りおよび信頼性の低下を防止することができる。
また、本発明によれば、上層の保護膜のエッチング時に
は下層の保護膜がエッチングストッパとして機能するた
め、エッチング時間に余裕をもたせても過剰のエッチン
グを防ぐことができ、基板裏面の平坦性を悪化させない
ようにすることができる。また、最下層の保護膜は薄く
形成されているので、これをエッチング除去する場合に
も基板に与えるダメージを最低限に抑えることができ
る。
【図１】本発明の第１の実施例を説明するための工程順
断面図の一部。
断面図の一部。
【図２】本発明の第１の実施例を説明するための、図１
の工程に続く工程での工程順断面図。
の工程に続く工程での工程順断面図。
【図３】本発明の効果を説明するための断面図。
【図４】本発明の第２の実施例を説明するための工程順
断面図。
断面図。
【図５】従来例を説明するための工程順断面図。
【図６】従来例の問題点を説明するための断面図。
１ 透明絶縁基板 ２ 保護酸化膜 ３ 第１裏面酸化膜 ３ａ 表面酸化膜 ４ 裏面ポリシリコン膜 ４ａ 表面ポリシリコン膜 ５ 第２裏面酸化膜 ６ 下地酸化膜 ７ 熱酸化膜 １０ 薄膜トランジスタ １１ ゲート酸化膜 １２ ゲート電極 １３ ソース領域 １４ チャネル領域 １５ ドレイン領域 １６ 層間膜 １７ コンタクトホール ２１ 配線電極 ２２ パッド電極 ２３ 透明電極 ３１ フォトレジスト膜 ４１ キズ
Claims (5)
- 【請求項１】 （１）透明絶縁基板の裏面に、隣接する
保護膜同士ではエッチング性を異にする態様にて少なく
とも２層の多層保護膜を形成する工程と、 （２）前記透明絶縁基板の表面に必要な素子および配線
を形成する工程と、 （３）前記透明絶縁基板の裏面に形成された保護膜のう
ち少なくとも最上層の保護膜をエッチング除去する工程
と、を有することを特徴とする液晶表示装置用素子基板
の製造方法。 - 【請求項２】 前記多層保護膜が、下層保護膜がシリコ
ン酸化膜、中間保護膜がポリシリコン膜、上層保護膜が
シリコン酸化膜の３層の保護膜により構成されることを
特徴とする請求項１記載の液晶表示装置用素子基板の製
造方法。 - 【請求項３】 最上層の保護膜の膜厚が、１μｍ以上で
あることを特徴とする請求項１または２記載の液晶表示
装置用素子基板の製造方法。 - 【請求項４】 最下層の保護膜の膜厚が、０．０５μｍ
以下であることを特徴とする請求項１、２または３記載
の液晶表示装置用素子基板の製造方法。 - 【請求項５】 前記第（３）の工程におけるエッチング
がウェット法で行われることを特徴とする請求項１記載
の液晶表示装置用素子基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16704896A JP2877201B2 (ja) | 1996-06-27 | 1996-06-27 | 液晶表示装置用素子基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16704896A JP2877201B2 (ja) | 1996-06-27 | 1996-06-27 | 液晶表示装置用素子基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1012888A true JPH1012888A (ja) | 1998-01-16 |
| JP2877201B2 JP2877201B2 (ja) | 1999-03-31 |
Family
ID=15842434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16704896A Expired - Fee Related JP2877201B2 (ja) | 1996-06-27 | 1996-06-27 | 液晶表示装置用素子基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2877201B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1482539A1 (en) * | 2003-05-26 | 2004-12-01 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Preparation method for protecting the back side of a wafer and back side protected wafer |
| CN114792655A (zh) * | 2022-04-07 | 2022-07-26 | 深圳市华星光电半导体显示技术有限公司 | 显示面板的制备方法 |
-
1996
- 1996-06-27 JP JP16704896A patent/JP2877201B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1482539A1 (en) * | 2003-05-26 | 2004-12-01 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Preparation method for protecting the back side of a wafer and back side protected wafer |
| CN114792655A (zh) * | 2022-04-07 | 2022-07-26 | 深圳市华星光电半导体显示技术有限公司 | 显示面板的制备方法 |
| CN114792655B (zh) * | 2022-04-07 | 2024-11-22 | 深圳市华星光电半导体显示技术有限公司 | 显示面板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2877201B2 (ja) | 1999-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7897427B2 (en) | Method for manufacturing solid-state image pick-up device | |
| KR100243881B1 (ko) | 반도체 기판 및 반도체장치의 제조방법 | |
| US6635945B1 (en) | Semiconductor device having element isolation structure | |
| JP2002246605A (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| KR100297867B1 (ko) | 절연체상실리콘형반도체집적회로제조방법 | |
| CN100466205C (zh) | 半导体器件及其制造方法 | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2877201B2 (ja) | 液晶表示装置用素子基板の製造方法 | |
| JPH0945882A (ja) | 半導体基板及びその製造方法 | |
| KR100293814B1 (ko) | 박막 트랜지스터의 에치 스톱퍼 형성방법 | |
| JP3201462B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6016446A (ja) | 半導体装置の製造方法 | |
| US8304299B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
| JP3197723B2 (ja) | 液晶表示装置 | |
| JP2002353236A (ja) | ポリシリコン薄膜トランジスタの製造方法 | |
| JP2000200898A (ja) | 半導体装置およびその作製方法 | |
| JPH05206086A (ja) | 薄膜のエッチング方法 | |
| US6183819B1 (en) | Method for processing a poly defect | |
| JPH02208929A (ja) | 半導体装置の製造方法 | |
| JPH02237120A (ja) | 半導体装置とその製造方法 | |
| JPS58115862A (ja) | 薄膜トランジスタの製造方法 | |
| JP2004071939A (ja) | 半導体装置及びその製造方法 | |
| JP2740675B2 (ja) | 半導体装置 | |
| JPH03101248A (ja) | 半導体装置 | |
| JPH10173041A (ja) | トレンチ分離型半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |