JPH02208929A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02208929A JPH02208929A JP2946789A JP2946789A JPH02208929A JP H02208929 A JPH02208929 A JP H02208929A JP 2946789 A JP2946789 A JP 2946789A JP 2946789 A JP2946789 A JP 2946789A JP H02208929 A JPH02208929 A JP H02208929A
- Authority
- JP
- Japan
- Prior art keywords
- oxide layer
- doped oxide
- substrate
- impurity
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 abstract description 23
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 19
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 19
- 239000011574 phosphorus Substances 0.000 abstract description 19
- 230000001681 protective effect Effects 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 35
- 239000011247 coating layer Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置の製造工程における不純物の拡散技
術に関する。
術に関する。
［従来の技術］
半導体装置の製造中にはシリコン半導体基板の所定部分
にリン等の不純物を拡散させる拡散工程があり、その拡
散技術としてはドープトオキサイト層を基板上に形成し
てこれを拡散ソースとして用いる方法が知られている。
にリン等の不純物を拡散させる拡散工程があり、その拡
散技術としてはドープトオキサイト層を基板上に形成し
てこれを拡散ソースとして用いる方法が知られている。
すなわち、第３図に示すように、Ｓ ｉ ０２膜２を一
部除去して開口部３が形成されたＳｉ基板１上にリンを
含有したドープトオキサイト層４を形成し、この後熱処
理によりドープトオキサイト層４中のリンを拡散させＳ
ｉ基板１に拡散領域５を形成し、この後開口部３のオキ
サイド層４をエツチング処理により除去していた。
部除去して開口部３が形成されたＳｉ基板１上にリンを
含有したドープトオキサイト層４を形成し、この後熱処
理によりドープトオキサイト層４中のリンを拡散させＳ
ｉ基板１に拡散領域５を形成し、この後開口部３のオキ
サイド層４をエツチング処理により除去していた。
［発明が解決しようとする課題］
上記したような拡散技術にあっては、熱処理を施したと
きにドープトオキサイト層４から雰囲気中へ多量にリン
が拡散してしまうため、基板１へのリンの拡散量を所定
の量に維持しようとするにはドープトオキサイト層４を
厚くし、ドープトオキサイト層４０基板界面近傍部分か
らの基板１中への拡散を保障しなければならなかった。
きにドープトオキサイト層４から雰囲気中へ多量にリン
が拡散してしまうため、基板１へのリンの拡散量を所定
の量に維持しようとするにはドープトオキサイト層４を
厚くし、ドープトオキサイト層４０基板界面近傍部分か
らの基板１中への拡散を保障しなければならなかった。
このため、シリコン基板ｌの保護膜９（Ｓｉ０２膜２及
びオキサイド層４）が必要以上に厚くなってしまうとい
う問題があった。
びオキサイド層４）が必要以上に厚くなってしまうとい
う問題があった。
また、保護膜９が厚くなってしまう結果、拡散後のエツ
チング処理においてサイドエツチングの影響が大きくな
って、第４図に示すように、保護層９の開口部３の周縁
のステップカバレージが悪くなり、以後の製造工程にお
いて積層層の段切れの原因となってしまうという問題が
あった。この現象は不純物をリンとした場合には特に顕
著である。すなわち、リンの拡散後の酸化膜２とオキサ
イド層４とのリン含有濃度は、オキサイド層４と酸化膜
２との界面部分（第４図中の網目線部分６）が高くなり
、酸化膜２の基板界面側部分（第４図中の部分７）は基
板１中への拡散によフて低く、また、オキサイド層４の
表面側部分（第４図中の部分８）は雰囲気中への拡散に
よって低くなっている。このため、公知のようにリン含
有のガラス層はその含有量に応じてエツチング速度が大
きくなることから、より一層ステップカバレージの悪化
が顕著となる。
チング処理においてサイドエツチングの影響が大きくな
って、第４図に示すように、保護層９の開口部３の周縁
のステップカバレージが悪くなり、以後の製造工程にお
いて積層層の段切れの原因となってしまうという問題が
あった。この現象は不純物をリンとした場合には特に顕
著である。すなわち、リンの拡散後の酸化膜２とオキサ
イド層４とのリン含有濃度は、オキサイド層４と酸化膜
２との界面部分（第４図中の網目線部分６）が高くなり
、酸化膜２の基板界面側部分（第４図中の部分７）は基
板１中への拡散によフて低く、また、オキサイド層４の
表面側部分（第４図中の部分８）は雰囲気中への拡散に
よって低くなっている。このため、公知のようにリン含
有のガラス層はその含有量に応じてエツチング速度が大
きくなることから、より一層ステップカバレージの悪化
が顕著となる。
本発明は上記従来の事情に鑑みなされたもので、従来の
問題を合理的に解決する半導体装置の製造方法を提供す
ることを目的とする。
問題を合理的に解決する半導体装置の製造方法を提供す
ることを目的とする。
［課題を解決するための手段］
本発明に係る半導体装置の製造方法は、シリコン半導体
基板の酸化膜に開口部を形成する工程と、当該酸化膜上
から不純物を含むドープトオキサイト層を形成する工程
と、当該ドープトオキサイト層上から不純物を含まない
被覆層を形成する工程と、熱処理を施してドープトオキ
サイト層中の不純物を開口部からシリコン半導体基板中
に拡散させる工程と、被覆層を除去した後にエツチング
処理を行って開口部分のドープトオキサイト層及び酸化
膜を除去する工程とを備えたことを特徴とする。
基板の酸化膜に開口部を形成する工程と、当該酸化膜上
から不純物を含むドープトオキサイト層を形成する工程
と、当該ドープトオキサイト層上から不純物を含まない
被覆層を形成する工程と、熱処理を施してドープトオキ
サイト層中の不純物を開口部からシリコン半導体基板中
に拡散させる工程と、被覆層を除去した後にエツチング
処理を行って開口部分のドープトオキサイト層及び酸化
膜を除去する工程とを備えたことを特徴とする。
［作用コ
熱処理を施してドープトオキサイト層中の不純物をシリ
コン半導体基板中に拡散させる工程において、このドー
プトオキサイト層を被覆層で覆って両者の界面側への拡
散を抑制し、これによって基板側への拡散を従来に比し
て大幅に促進する。
コン半導体基板中に拡散させる工程において、このドー
プトオキサイト層を被覆層で覆って両者の界面側への拡
散を抑制し、これによって基板側への拡散を従来に比し
て大幅に促進する。
そして、これによって酸化膜とオキサイド層とからな多
基板の保護膜を薄いものとしてサイドエツチングの影響
を少なくすると共に、保護膜中の不純物含有濃度を基板
界面から離れるにしたがって高いものとしてエツチング
速度が基板界面から離れるにしたがって大きくなるよう
にし、開口部周縁のステップカバレージを良好なものと
する。
基板の保護膜を薄いものとしてサイドエツチングの影響
を少なくすると共に、保護膜中の不純物含有濃度を基板
界面から離れるにしたがって高いものとしてエツチング
速度が基板界面から離れるにしたがって大きくなるよう
にし、開口部周縁のステップカバレージを良好なものと
する。
［実施例コ
本発明に係る半導体装置の製造方法を第１図及び第２図
に示す実施例に基づいて具体的に説明する。
に示す実施例に基づいて具体的に説明する。
まず、シリコン半導体基板１１０表面に生成した酸化膜
（Ｓｉ０２膜）１２の所望の部分にレジストを設けてエ
ツチングし、５ｉ０２膜１２に開口部１３を形成する。
（Ｓｉ０２膜）１２の所望の部分にレジストを設けてエ
ツチングし、５ｉ０２膜１２に開口部１３を形成する。
次いで、ＣＶＤ法等の公知の方法によりＳｉＯ２膜１２
上から不純物としてリンを含むドープトオキサイ）！１
４を所定の拡散量を得るに必要な厚さだけ形成し、この
ドープトオキサイト層１４により開口部１３及び５ｉ０
２ＰＡ１２を覆う。
上から不純物としてリンを含むドープトオキサイ）！１
４を所定の拡散量を得るに必要な厚さだけ形成し、この
ドープトオキサイト層１４により開口部１３及び５ｉ０
２ＰＡ１２を覆う。
次いで、ＣＶＤ法等の公知の方法によりドープトオキサ
イト層１４上に不純物を含まない被覆層（例えば、Ｓｉ
Ｏ２層）２０を形成する。
イト層１４上に不純物を含まない被覆層（例えば、Ｓｉ
Ｏ２層）２０を形成する。
次いで、熱処理を施してドープトオキサイト層１４中の
リンを開口部１３からシリコン半導体基板１１中に拡散
させ、基板１１中に拡散領域１６を形成する。このとき
、ドープトオキサイト層１４は被覆層２０で覆われてい
るため基板１１側への拡散が促進され、基板１１中には
十分な量のリンが拡散する。そして、リンはドープトオ
キサイト層１４中にも残留すると共に５ｉ０２膜１２中
にも拡散するが、被覆層２０の界面側では拡散が抑制さ
れ、基板１１の界面側では拡散が自由になされるため、
５ｉ０２膜１２とオキサイドＦｉ１４とから成る保護膜
１９に含有されるリンの濃度は基板１１の界面から離れ
るにしたがって高くなる。
リンを開口部１３からシリコン半導体基板１１中に拡散
させ、基板１１中に拡散領域１６を形成する。このとき
、ドープトオキサイト層１４は被覆層２０で覆われてい
るため基板１１側への拡散が促進され、基板１１中には
十分な量のリンが拡散する。そして、リンはドープトオ
キサイト層１４中にも残留すると共に５ｉ０２膜１２中
にも拡散するが、被覆層２０の界面側では拡散が抑制さ
れ、基板１１の界面側では拡散が自由になされるため、
５ｉ０２膜１２とオキサイドＦｉ１４とから成る保護膜
１９に含有されるリンの濃度は基板１１の界面から離れ
るにしたがって高くなる。
次いで、フッ酸溶液等による全面エツチングで被覆層２
０を除去する。
０を除去する。
次いで、開口部１３を除いた部分にレジストを設けてエ
ツチング処理を行い、開口部分１３のドープトオキサイ
ト層１４及び５ｉ０２膜１２を除去する。このとき、５
ｉ０２膜１２とオキサイド層１４とから成る保護膜１９
は比較的薄いためサイドエツチングの影響は少なく、且
つ、保護膜１９に含有されるリンの濃度分布により基板
１１の界面から離れるにしたがって大きな速度でエツチ
ングされ、開口部１３の固締のステップカバレージが第
２図に示すように表面側に開いた良好なものとなる。
ツチング処理を行い、開口部分１３のドープトオキサイ
ト層１４及び５ｉ０２膜１２を除去する。このとき、５
ｉ０２膜１２とオキサイド層１４とから成る保護膜１９
は比較的薄いためサイドエツチングの影響は少なく、且
つ、保護膜１９に含有されるリンの濃度分布により基板
１１の界面から離れるにしたがって大きな速度でエツチ
ングされ、開口部１３の固締のステップカバレージが第
２図に示すように表面側に開いた良好なものとなる。
そしてこの後、半導体装置の製造に必要な工程を行い、
所定の層を積層する。
所定の層を積層する。
［効果コ
本発明によれば、被覆層で覆った状態で不純物拡散を行
うため、ドープトオキサイト層を比較的薄くしてもシリ
コン半導体基板への不純物拡散量を十分確保することが
でき、シリコン半導体基板の保護膜を薄くすることがで
きる。このため、拡散後のエツチング処理においてサイ
ドエツチングの影響を減少させることができ、更にまた
、不純物としてリンを用いた場合には基板界面から離れ
るにしたがってエツチング速度を高めることができ、段
切れが生じない良好なステップカバレージを得ることが
できる。
うため、ドープトオキサイト層を比較的薄くしてもシリ
コン半導体基板への不純物拡散量を十分確保することが
でき、シリコン半導体基板の保護膜を薄くすることがで
きる。このため、拡散後のエツチング処理においてサイ
ドエツチングの影響を減少させることができ、更にまた
、不純物としてリンを用いた場合には基板界面から離れ
るにしたがってエツチング速度を高めることができ、段
切れが生じない良好なステップカバレージを得ることが
できる。
第１図は本発明の一実施例に係る断面図、第２図はその
要部の断面図、第３図は従来例に係る断面図、第４図は
その要部の断面図である。 １１はシリコン半導体基板、 １２は５ｉ０２膜、 １３は開口部、 １４はドープトオキサイト層、 １５は拡散領域、 ２０は被覆層である。
要部の断面図、第３図は従来例に係る断面図、第４図は
その要部の断面図である。 １１はシリコン半導体基板、 １２は５ｉ０２膜、 １３は開口部、 １４はドープトオキサイト層、 １５は拡散領域、 ２０は被覆層である。
Claims (1)
- シリコン半導体基板の酸化膜に開口部を形成する工程と
、当該酸化膜上から不純物を含むドープトオキサイト層
を形成する工程と、当該ドープトオキサイト層上から不
純物を含まない被覆層を形成する工程と、熱処理を施し
てドープトオキサイト層中の不純物を開口部からシリコ
ン半導体基板中に拡散させる工程と、被覆層を除去した
後にエッチング処理を行って開口部分のドープトオキサ
イト層及び酸化膜を除去する工程とを備えたことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2946789A JPH02208929A (ja) | 1989-02-08 | 1989-02-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2946789A JPH02208929A (ja) | 1989-02-08 | 1989-02-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02208929A true JPH02208929A (ja) | 1990-08-20 |
Family
ID=12276907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2946789A Pending JPH02208929A (ja) | 1989-02-08 | 1989-02-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02208929A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485034A (en) * | 1992-04-28 | 1996-01-16 | Kabushiki Kaisha Toshiba | Semiconductor device including bipolar transistor having shallowed base |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52153373A (en) * | 1976-06-15 | 1977-12-20 | Toshiba Corp | Preparation of semiconductor device |
| JPS6417425A (en) * | 1987-07-13 | 1989-01-20 | Matsushita Electronics Corp | Manufacture of semiconductor device |
-
1989
- 1989-02-08 JP JP2946789A patent/JPH02208929A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52153373A (en) * | 1976-06-15 | 1977-12-20 | Toshiba Corp | Preparation of semiconductor device |
| JPS6417425A (en) * | 1987-07-13 | 1989-01-20 | Matsushita Electronics Corp | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485034A (en) * | 1992-04-28 | 1996-01-16 | Kabushiki Kaisha Toshiba | Semiconductor device including bipolar transistor having shallowed base |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5397733A (en) | Method for the construction of field oxide film in semiconductor device | |
| JPH01199456A (ja) | 半導体集積回路の製造方法 | |
| US4030952A (en) | Method of MOS circuit fabrication | |
| JPH02208929A (ja) | 半導体装置の製造方法 | |
| JPS5976472A (ja) | 半導体装置の製造方法 | |
| US3807038A (en) | Process of producing semiconductor devices | |
| JPH0258252A (ja) | 半導体装置の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPS6224617A (ja) | エピタキシヤル成長方法 | |
| JPH0587016B2 (ja) | ||
| JP3282242B2 (ja) | 不純物の拡散方法およびドープトオキサイド膜のリフロー制御方法 | |
| KR100364416B1 (ko) | 반도체소자의소자격리방법 | |
| JPH06163450A (ja) | 半導体装置の製造方法 | |
| JP3282265B2 (ja) | 半導体装置の製造方法 | |
| JPS6074613A (ja) | 半導体装置の製造方法 | |
| JPH01135016A (ja) | 半導体装置の製造方法 | |
| JPH05291167A (ja) | 半導体装置の製造方法 | |
| JPH1012888A (ja) | 液晶表示装置用素子基板の製造方法 | |
| JPS5965448A (ja) | 半導体装置の製造方法 | |
| JPH02265238A (ja) | シリコン基板にアルミニウム選択拡散層を形成する方法 | |
| JPH0542817B2 (ja) | ||
| JPH05868B2 (ja) | ||
| JPH03253033A (ja) | 半導体装置の製造方法 | |
| JPH02285647A (ja) | 半導体装置の製造方法 | |
| JPH0334322A (ja) | 半導体装置の製造方法 |