JPH10129027A - 階調データ／ヘッドデータ変換回路 - Google Patents

Abstract

(57)【要約】 【課題】 データの転送時間を短縮する。 【解決手段】 イエロー，マゼンタ，シィアンの各色の
階調データを格納しておくページメモリ１と、ページメ
モリ１から読み出した階調データを変換し、ヘッドデー
タとそのアドレスを出力する階調データ／ヘッドデータ
変換器２と、前述のヘッドデータを交互に格納し、交互
に読み出すラインバッファメモリ８，９とを含んで構成
される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は階調データ／ヘッド
データ変換回路、特に、ライン型熱転写ヘッドに用いら
れる階調データ／ヘッドデータ変換回路に関する。

【０００２】

【従来の技術】従来の階調データ／ヘッドデータ変換回
路について図面を参照して詳細に説明する。

【０００３】図９は従来の一例を示すブロック図であ
る。図９に示す階調データ／ヘッドデータ変換回路は、
階調データが格納されているページメモリ９１から階調
データを読み出し、変換器９２でヘッドデータに変換し
て、ラインバッファメモリ９３に書き込み、この作業が
１ライン分終了した後に、ラインバッファメモリ９３か
らヘッドデータを読み出してヘッドデータ転送制御部９
４に送り、ラインサーマルヘッド９５へのデータ転送を
１ライン分行なって印字を実行していた。

【０００４】この種の階調データ／ヘッドデータ変換回
路は、２^ｎで表現された階調データを、時間的に線形な
ヘッドデータに変換するために用いられ、例えば、階調
データが４ビットの場合、階調データ００００（２進
数）で最低印字濃度，すなわち発熱体に通電（印字）せ
ず、階調データ１１１１（２進数）で最高印字濃度，す
なわちヘッドデータの１の数（１５個）に比例した時間
だけ発熱体に通電させる。（図２参照） 図１０，図１１は、１ラインの印字にかかる時間を示す
タイムチャートである。１ラインの印字にかかる時間
は、 （ページメモリ９１からの階調データを読み出し時間）
＋（ラインバッファメモリ９３へのデータ書き込み時
間）＋（ラインバッファメモリ９３からのヘッドテータ
読み出し時間）＋（サーマルヘッド９５への転送時間） が必要である。

【０００５】

【発明が解決しようとする課題】上述した従来の階調デ
ータ／ヘッドデータ変換回路は、１ラインの印字にかか
る時間が長くなるという欠点があった。

【０００６】

【課題を解決するための手段】第１の発明の階調データ
／ヘッドデータ変換回路は、片方のラインバッファメモ
リに変換されたヘッドデータを書き込むと同時に、既に
書き込まれている他方のラインバッファメモリのヘッド
データをラインサーマルヘッドに転送することにより、
１ラインの印字時間を短縮する。

【０００７】第２の発明の階調データ／ヘッドデータ変
換回路は、イエロー，マゼンタ，シィアンの各色の階調
データを格納しておくページメモリと、前記ページメモ
リから読み出した階調データを変換し、ヘッドデータと
そのアドレスを出力する階調データ／ヘッドデータ変換
器と、前述のヘッドデータを交互に格納し、交互に読み
出す第１と第２のラインバッファメモリと、前記第１と
第２のラインバッファメモリに格納されているヘッドデ
ータをアドレス指定して読み出し、ラインサーマルヘッ
ドに転送する制御を行なうヘッドデータ転送制御部と、
前記階調データ／ヘッドデータ変換器の指定したアドレ
スまたは、前記ヘッドデータ転送制御部の指定したアド
レスのいづれかを選択し、選択したアドレスを前記第１
のラインバッファメモリに向けて送出する第１のアドレ
スセレクタと、前記階調データ／ヘッドデータ変換器の
指定したアドレスまたは、前記ヘッドデータ転送制御部
の指定したアドレスのいづれかを選択し、選択したアド
レスを前記第２のラインバッファメモリに向けて送出す
る第２のアドレスセレクタと、前記階調データ／ヘッド
データ変換器の出力したヘッドデータを前記第１のライ
ンバッファメモリに書き込ませるかまたは、前記第１の
ラインバッファメモリからヘッドデータを読み出して前
記ヘッドデータ転送制御部供給するかを選択する第１の
データセレクタと、前記階調データ／ヘッドデータ変換
器の出力したヘッドデータを前記第２のラインバッファ
メモリに書き込ませるかまたは、前記第２のラインバッ
ファメモリからヘッドデータを読み出して前記ヘッドデ
ータ転送制御部供給するかを選択する第２のデータセレ
クタと、を含んで構成される。

【０００８】

【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。

【０００９】図１は本発明の一実施形態を示すブロック
図である。図１に示す階調データ／ヘッドデータ変換回
路は、イエロー，マゼンタ，シィアンの各色の階調デー
タを格納しておくページメモリ１と、ページメモリ１か
ら読み出した階調データを変換し、ヘッドデータとその
アドレスを出力する階調データ／ヘッドデータ変換器２
と、前述のヘッドデータを交互に格納し、交互に読み出
すラインバッファメモリ８，９と、ラインバッファメモ
リ８，９に格納されているヘッドデータをアドレス指定
して読み出し、ラインサーマルヘッド１０に転送する制
御を行なうヘッドデータ転送制御部３と、階調データ／
ヘッドデータ変換器２の指定したアドレスまたは、ヘッ
ドデータ転送制御部３の指定したアドレスのいづれかを
選択し、選択したアドレスをラインバッファメモリ８に
向けて送出するアドレスセレクタ４と、階調データ／ヘ
ッドデータ変換器２の指定したアドレスまたは、ヘッド
データ転送制御部３の指定したアドレスのいづれかを選
択し、選択したアドレスをラインバッファメモリ９に向
けて送出するアドレスセレクタ６と、階調データ／ヘッ
ドデータ変換器２の出力したヘッドデータをラインバッ
ファメモリ８に書き込ませるかまたは、ラインバッファ
メモリ８からヘッドデータを読み出してヘッドデータ転
送制御部３供給するかを選択するデータセレクタ５と、
階調データ／ヘッドデータ変換器２の出力したヘッドデ
ータをラインバッファメモリ９に書き込ませるかまた
は、ラインバッファメモリ９からヘッドデータを読み出
してヘッドデータ転送制御部３供給するかを選択するデ
ータセレクタ７と、を含んで構成される。

【００１０】ラインバッフメモリ８，９とヘッドデータ
転送制御部３に接続されるデータバスは、ヘッドデータ
のビット数の幅であると、１回のラインバッフメモリか
らの読み出しで１ドット分のヘッドデータをデータ転送
制御部３に書き込めるので都合がよい。本実施例では、
４ビットの階調データから１５ビットのヘッドデータへ
の変換を行なっているので、上述のデータバスは１５ビ
ット幅となる。

【００１１】次に、各ブロックの動作をデータの流れに
沿って説明してゆく。ページメモリ１にはイエロー，マ
ゼンタ，シアンの階調データが格納されている。格納形
態は、１ドットの階調データを１バイトで表す（本実施
例では４ビットが１ドットの階調データとして有効であ
るが、４ビット冗長な部分を追加して８ビットすなわち
１バイトで１ドット表すこととする）ものとし、図３に
示すようにアドレス０からはイエローの階調データ，ア
ドレスｍ＊ｎからはマゼンタ，アドレスｍ＊ｎ＊２から
はシアンの階調データが格納されているものとする。

【００１２】まず、イエローの階調データが、ＤＭＡ転
送やＦ／Ｗによるブロック転送あるいはＩ／Ｏ命令によ
り取り出され、１バイトづつ階調データ／ヘッドデータ
変換器２に書き込まれる。

【００１３】階調データ／ヘッドデータ変換器２に書き
込まれた階調データは、例えば図２に示すような階調デ
ータからヘッドデータの対応に従いヘッドデータに変換
される。この変換により作られたヘッドデータは、図４
に示すように、ヘッドの発熱体に通電する時間を決める
ストローブパルスに対応する。

【００１４】図２の例は、４ビットの階調データを１５
ビットのヘッドデータに変換するものであり、階調デー
タ００００（２進数）は最低印字濃度を表し、そのとき
はどのストローブパルスでも発熱体が発熱しないように
するので、ヘッドデータは全て０となる。

【００１５】階調データ１１１１（２進数）は、最高印
字濃度を表し、そのときはどのストローブパルスで発熱
体を発熱させるため、ヘッドデータは全て１となる。

【００１６】階調データ００００（２進数）と階調デー
タ１１１１（２進数）の間は、ヘッドデータの“１”の
数が１づつ増えるようになる。例えば、階調値が５（１
６進数）すなわち０１０１（２進数）のときは、ヘッド
データは“１１１１１００００００００００”となり、
このときのヘッドデータと発熱体の温度上昇の関係は図
５に示すようになる。

【００１７】このように、階調データからヘッドデータ
に変換すると、ヘッドデータに含まれる“１”のビット
の数が階調値に応じて線形に増加するので、発熱体の温
度上昇も線形となり、温度制御が簡単になる。

【００１８】アドレスセレクタ４は階調データ／ヘッド
データ変換器２の出力するアドレスをセレクトし、デー
タセレクタ５は階調データ／ヘッドデータ変換器２の出
力するヘッドデータをセレクトし、いつでもラインバッ
ファメモリ８に変換したヘッドデータを書き込めるよに
しておく。ヘッドデータをラインバッファメモリ８に一
つ書き込むと、階調データ／ヘッドデータ変換器２は出
力しているアドレスをカウントアップして、次のヘッド
データの書き込みに備える。このようにページメモリ１
から１バイトの階調データを取り込んで、階調データ／
ヘッドデータ変換器２によりヘッドデータに変換し、デ
ータセレクタ５を経由してラインバッファメモリ８に書
き込む動作を、１ライン分の階調データについて繰り返
し行ない、１ライン分のヘッドデータをラインバッファ
メモリ８に書き込む。

【００１９】次に、アドレスセレクタ４は、ヘッドデー
タ転送制御部３から出力されたアドレスをラインバッフ
ァメモリ８に接続し、データセレクタ５はラインバッフ
ァメモリ８の出力したヘッドデータをヘッドデータ転送
制御部３に接続する。ヘッドデータ転送制御部３の出力
するアドレスにより、ラインバッファメモリ８から取り
出されたヘッドデータは、データセレクタ５を経由して
ヘッドデータ転送制御部３に取り込まれ、ストローブパ
ルスの番号に対応したビットのデータがラインサーマル
ヘッド１０に転送される。

【００２０】上述の動作と同時に、アドレスセレクタ６
は階調データ／ヘッドデータ変換器２の出力するアドレ
スをセレクトし、データセレクタ７は階調データ／ヘッ
ドデータ変換器２の出力するヘッドデータをセレクト
し、いつでもラインバッファメモリ９に変換したヘッド
データを書き込めるようにしておく。ヘッドデータをラ
インバッファメモリ８に一つ書き込むと、階調データ／
ヘッドデータ変換器２は出力しているアドレスをカウン
トアップして、次のヘッドデータの書き込みに備える。
このようにページメモリ１から１バイトの階調データを
取り込んで、階調データ／ヘッドデータ変換器２により
ヘッドデータに変換し、データセレクタ７を経由してラ
インバッファメモリ９に書き込む動作を、１ライン分の
階調データについて繰り返し行ない、１ライン分のヘッ
ドデータをラインバッファメモリ９に書き込む。

【００２１】このように、ラインバッファメモリ９には
変換されたヘッドデータの書き込みを行ない、それと同
時に既にラインバッファメモリ８に格納されているヘッ
ドデータの読み出しを行なうことができる。

【００２２】１ライン分のヘッドデータをラインバッフ
ァメモリ８から読み出し、ヘッドデータの次に発熱しよ
うとするストローブのパルスの番号に対応したビットの
データをラインサーマルヘッド１０に転送すると、ラッ
チパルスが出て１ライン分の発熱データ，つまりこれか
ら発熱しようとするパルス番号に対応したヘッドデータ
のビットの集合をラインサーマルヘッド１０内部にラッ
チし、発熱の準備が完了する。

【００２３】ヘッドデータ転送制御部での信号処理を図
６を用いて説明する。図６には１ライン分の階調データ
の一部と、それに対応するヘッドデータを示してある。
また、ストローブのパルス番号とヘッドデータのビット
との対応が分るようにストローブ信号をヘッドテータの
横に示してある。

【００２４】まず、ラインバッファメモリ８から読み出
されたヘッドデータのビット０，すなわちストローブの
パルス番号０に対応するデータのみが取り出され、ライ
ンサーマルヘッド１０に転送される。次にヘッドデータ
転送制御部３はラインバッファメモリ８に対するライン
サーマルヘッド１０の隣のドットに対応するデータを選
択し、次のヘッドデータを取り出してラインサーマルヘ
ッド１０に転送する。１ライン分のヘッドデータのビッ
ト０のデータをラインサーマルヘッド１０に転送しおわ
ると、ラッチ信号が出力され、ラインサーマルヘッド１
０内部で１ライン分のヘッドデータのビット０の集合が
ラッチされる。ストローブ信号のパルス番号０の区間で
ラインサーマルヘッド１０内部にラッチされているデー
タが“１”になっている発熱体に対して通電が行なわ
れ、それに対応した発熱体が発熱する。ここまでの処理
でストローブ番号０に発熱が行なわれることになる。

【００２５】次に、ストローブのパルス番号１を発熱さ
せるために、以下の処理が行なわれる。まずヘッドデー
タ転送制御部３出力するアドレスは、ラインバッファメ
モリ８上のヘッドの一番左のドットに対応するベッドデ
ータを読み出せるように初期値に戻る。今度はラインバ
ッファメモリ８から読み出されたヘッドデータのビット
１，すなわちストローブのパルス番号１に対応するデー
タのみが取り出され、ラインサーマルヘッド１０に転送
されてゆく。上記と同様に１ライン分のヘッドデータの
ビット１のデータがラインサーマルヘッド１０に転送さ
れると、ラッチ信号が出力されてラインサーマルヘッド
１０内部でラッチされる。ストローブ信号のパルス番号
１の区間でラインサーマルヘッド１０内部にラッチされ
ているデータが“１”になっている発熱体に対して通電
が行なわれ、それに対応した発熱体が発熱する。

【００２６】同様にして、パルス番号１４までの対応す
るヘッドデータの転送，発熱が完了した時点で、１ライ
ン分の階調データの印字が完了する。

【００２７】上記のストローブ信号のパルス番号０から
１４までのヘッドデータをラインバッファメモリ８から
読み出してヘッドに転送し発熱させる処理を行なう間
に、ページメモリ１から階調データを読み出して他方の
ラインバッファメモリ９に書き込む作業を行う。従っ
て、ラインバッファメモリ８，９はページメモリ１に比
べてアクセス速度の早いものが要求される。

【００２８】ラインバッファメモリ，アドレスセレク
タ，データセレクタが２系統あるので、図７の動作シー
ケンスに示すような階調データからヘッドデータへの変
換と、変換されたヘッドデータのヘッドへの転送を同時
に行うことができる。

【００２９】図８は図７の詳細を示すタイムチャートで
ある。まずページメモリ１から階調データを読み出し、
階調データ／ヘッドデータ変換器２によりヘッドデータ
に変換してラインバッファメモリ８に書き込む作業を１
ライン分行う。次に、変換されたヘッドデータをライン
バッファメモリ８から読み出しながら必要なビットがラ
インサーマルヘッド１０に転送される。このラインバッ
ファメモリ８からの読み出しと同時にラインバッファメ
モリ９にはページメモリ１からの次の階調データを読み
出し階調データ／ヘッドデータ変換器２により変換した
ヘッドデータを書き込む作業を１ライン分行う。

【００３０】今度は、ラインバッファメモリ８とライン
バッファメモリ９の役割りが交代となり、変換されたヘ
ッドデータをラインバッファメモリ９から読み出しなが
ら必要なビットがラインマーマルヘッド１０に転送され
る。このラインバッファメモリ９からの読み出しと同時
に階調データ／ヘッドデータ変換器２によりヘッドデー
タに変換したヘッドデータを書き込む作業を１ライン分
行う。

【００３１】従って、１ライン分の印字にかかる時間
は、図７，図８に示すように、ページメモリ１からの階
調データ読み出し時間＋ラインバッファメモリ８または
ラインバッファメモリ９へのヘッドデータ書き込み時
間、あるいはラインバッファメモリ８またはラインバッ
ファメモリ９からのヘッドデータ読み出し時間＋サーマ
ルヘッドへの転送時間のどちらか長い方だけで十分とな
る。

【００３２】

【発明の効果】本発明の階調データ／ヘッドデータ変換
回路は、ラインバッファメモリ，アドレスセレクタ，デ
ータセレクタが２系統あるので、階調データからヘッド
データへの変換と、ヘッドデータをヘッドに転送する動
作を同時にできるため、データの転送時間を短縮できる
という効果がある。

【図面の簡単な説明】

【図１】本発明の一実施形態を示すブロック図である。

【図２】４ビットの階調データから１５ビットのヘッド
データへの変換例を示す図である。

【図３】ページメモリに格納される階調データを示す図
である。

【図４】ストローブ信号の各パルス番号とヘッドデータ
の対応を示す図である。

【図５】ヘッドデータが１１１１のときの発熱体温度の
上昇を示す図である。

【図６】１ライン分の階調データとそれに対応するヘッ
ドデータ，ストローブ信号の各パルスとの対欧を示す図
である。

【図７】本発明の動作シーケンスを示す図である。

【図８】図７の詳細を示すタイムチャートである。

【図９】従来の一例を示すブロック図である。

【図１０】従来の動作シーケンスを示す図である。

【図１１】図１０の詳細を示すタイムチャートである。

【符号の説明】

１ ベージメモリ ２ 階調データ／ヘッドデータ変換器 ３ ヘッドデータ転送制御部 ４，５ アドレスセレクタ ６，７ データセレクタ ８，９ ラインバッフアメモリ １０ ラインサーマルヘッド

Claims (2)

【特許請求の範囲】
1. 【請求項１】 片方のラインバッファメモリに変換され
   たヘッドデータを書き込むと同時に、既に書き込まれて
   いる他方のラインバッファメモリのヘッドデータをライ
   ンサーマルヘッドに転送することにより、１ラインの印
   字時間を短縮することを特徴とする階調データ／ヘッド
   データ変換回路。
2. 【請求項２】イエロー，マゼンタ，シィアンの各色の階
   調データを格納しておくページメモリと、 前記ページメモリから読み出した階調データを変換し、
   ヘッドデータとそのアドレスを出力する階調データ／ヘ
   ッドデータ変換器と、 前述のヘッドデータを交互に格納し、交互に読み出す第
   １と第２のラインバッファメモリと、 前記第１と第２のラインバッファメモリに格納されてい
   るヘッドデータをアドレス指定して読み出し、ラインサ
   ーマルヘッドに転送する制御を行なうヘッドデータ転送
   制御部と、 前記階調データ／ヘッドデータ変換器の指定したアドレ
   スまたは、前記ヘッドデータ転送制御部の指定したアド
   レスのいづれかを選択し、選択したアドレスを前記第１
   のラインバッファメモリに向けて送出する第１のアドレ
   スセレクタと、 前記階調データ／ヘッドデータ変換器の指定したアドレ
   スまたは、前記ヘッドデータ転送制御部の指定したアド
   レスのいづれかを選択し、選択したアドレスを前記第２
   のラインバッファメモリに向けて送出する第２のアドレ
   スセレクタと、 前記階調データ／ヘッドデータ変換器の出力したヘッド
   データを前記第１のラインバッファメモリに書き込ませ
   るかまたは、前記第１のラインバッファメモリからヘッ
   ドデータを読み出して前記ヘッドデータ転送制御部供給
   するかを選択する第１のデータセレクタと、 前記階調データ／ヘッドデータ変換器の出力したヘッド
   データを前記第２のラインバッファメモリに書き込ませ
   るかまたは、前記第２のラインバッファメモリからヘッ
   ドデータを読み出して前記ヘッドデータ転送制御部供給
   するかを選択する第２のデータセレクタと、とを含むこ
   とを特徴とする階調データ／ヘッドデータ変換回路。