JPH10133230A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPH10133230A JPH10133230A JP28796796A JP28796796A JPH10133230A JP H10133230 A JPH10133230 A JP H10133230A JP 28796796 A JP28796796 A JP 28796796A JP 28796796 A JP28796796 A JP 28796796A JP H10133230 A JPH10133230 A JP H10133230A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- liquid crystal
- short
- crystal display
- circuit ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 各走査信号配線が接続された第一の短絡環配
線と各画像信号配線が接続された第二の短絡環配線の接
続工程が煩雑であるという問題があった。 【解決手段】 複数の画像信号配線と、複数の走査信号
配線とを絶縁膜を介して交差して形成し、この画像信号
配線と走査信号配線との交点に画素電極とこの画素電極
に画像信号を供給するスイッチング素子とをマトリクス
状に形成し、この画素電極とこの画素電極に対向して設
けられた対向電極との間に液晶材料を封入する液晶表示
装置の製造方法において、前記複数の走査信号配線が接
続された第一の短絡環配線と前記絶縁膜を積層して形成
し、この絶縁膜上にこの絶縁膜の一部が露出するように
前記スイッチング素子の半導体膜を形成し、この半導体
膜をマスクに前記絶縁膜をエッチング除去した後に、前
記複数の画像信号配線に接続された第二の短絡環配線を
前記第一の短絡環配線に接続して形成する。
線と各画像信号配線が接続された第二の短絡環配線の接
続工程が煩雑であるという問題があった。 【解決手段】 複数の画像信号配線と、複数の走査信号
配線とを絶縁膜を介して交差して形成し、この画像信号
配線と走査信号配線との交点に画素電極とこの画素電極
に画像信号を供給するスイッチング素子とをマトリクス
状に形成し、この画素電極とこの画素電極に対向して設
けられた対向電極との間に液晶材料を封入する液晶表示
装置の製造方法において、前記複数の走査信号配線が接
続された第一の短絡環配線と前記絶縁膜を積層して形成
し、この絶縁膜上にこの絶縁膜の一部が露出するように
前記スイッチング素子の半導体膜を形成し、この半導体
膜をマスクに前記絶縁膜をエッチング除去した後に、前
記複数の画像信号配線に接続された第二の短絡環配線を
前記第一の短絡環配線に接続して形成する。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置の製造
方法に関し、特に各画素に薄膜トランジスタを形成した
パネル（以下、ＴＦＴアレイパネルという）を使用した
アクティブマトリクス型液晶表示装置の製造方法に関す
る。
方法に関し、特に各画素に薄膜トランジスタを形成した
パネル（以下、ＴＦＴアレイパネルという）を使用した
アクティブマトリクス型液晶表示装置の製造方法に関す
る。
【０００２】
【従来の技術】アクティブマトリクス型液晶表示装置
は、単純マトリクス方式と比べてコントラストが高く、
多階調表示特性に優れているため、カラー液晶表示装置
では欠かせない技術となっている。特に、スイッチング
素子として薄膜トランジスタを使用したアクティブマト
リクス型液晶表示装置は、ＣＲＴと同等の画質が得られ
るようになった。
は、単純マトリクス方式と比べてコントラストが高く、
多階調表示特性に優れているため、カラー液晶表示装置
では欠かせない技術となっている。特に、スイッチング
素子として薄膜トランジスタを使用したアクティブマト
リクス型液晶表示装置は、ＣＲＴと同等の画質が得られ
るようになった。
【０００３】以下、図面を参照しながら、従来の液晶表
示装置およびその製造方法を説明する。
示装置およびその製造方法を説明する。
【０００４】図２は、従来の方法で製造した液晶表示装
置におけるＴＦＴアレイパネルの等価回路図、図３は、
従来の方法で製造した液晶表示装置におけるＴＦＴアレ
イパネルの一画素の平面図、図４は、図３のＡ−Ａ’線
の断面図である。
置におけるＴＦＴアレイパネルの等価回路図、図３は、
従来の方法で製造した液晶表示装置におけるＴＦＴアレ
イパネルの一画素の平面図、図４は、図３のＡ−Ａ’線
の断面図である。
【０００５】このアクティブマトリクス方式の液晶表示
装置は、走査信号配線１１から供給される走査信号によ
って薄膜トランジスタ１２がスイッチングされ、画像信
号配線１３の信号電圧をドレイン電極１３ｂに接続され
た画素電極１４に印加することにより、画素電極１４と
対向電極（不図示）との間に封入された液晶材料（不図
示）に電圧を印加して画像表示を行うものである。
装置は、走査信号配線１１から供給される走査信号によ
って薄膜トランジスタ１２がスイッチングされ、画像信
号配線１３の信号電圧をドレイン電極１３ｂに接続され
た画素電極１４に印加することにより、画素電極１４と
対向電極（不図示）との間に封入された液晶材料（不図
示）に電圧を印加して画像表示を行うものである。
【０００６】この従来の液晶表示装置は、図３および図
４に示すように、画像信号配線１３と、走査信号配線１
１とを絶縁膜１５を介して交差して設け、この画像信号
配線１３と走査信号配線１１との交差部に、画素電極１
４と、この画素電極１４に画像信号を供給するゲート電
極１１ａ、絶縁膜１５、半導体膜１６、ソース電極１３
ａおよびドレイン電極１３ｂから成る薄膜トランジスタ
１２と、この画像信号電圧を保持するための付加容量１
７とをマトリクス状に設けた構造になっている。すなわ
ち、薄膜トランジスタ１２で画素電極１４への画像信号
の供給を制御する。
４に示すように、画像信号配線１３と、走査信号配線１
１とを絶縁膜１５を介して交差して設け、この画像信号
配線１３と走査信号配線１１との交差部に、画素電極１
４と、この画素電極１４に画像信号を供給するゲート電
極１１ａ、絶縁膜１５、半導体膜１６、ソース電極１３
ａおよびドレイン電極１３ｂから成る薄膜トランジスタ
１２と、この画像信号電圧を保持するための付加容量１
７とをマトリクス状に設けた構造になっている。すなわ
ち、薄膜トランジスタ１２で画素電極１４への画像信号
の供給を制御する。
【０００７】ここで、画素電極１４と薄膜トランジスタ
１２のドレイン電極１３ｂ、および付加容量用電極１８
は、絶縁膜１５に形成されたコンタクトホール１５ａ、
１５ｂを介して接続されている。
１２のドレイン電極１３ｂ、および付加容量用電極１８
は、絶縁膜１５に形成されたコンタクトホール１５ａ、
１５ｂを介して接続されている。
【０００８】ところで、このような液晶表示装置では組
立工程などでＴＦＴアレイパネルに強い静電気が帯電
し、薄膜トランジスタ１２のゲート電極１１とソース電
極１３との間や、走査信号配線１１と画像信号配線１３
との間に静電気による高電圧が印加され、絶縁膜１５の
絶縁破壊を誘発していた。
立工程などでＴＦＴアレイパネルに強い静電気が帯電
し、薄膜トランジスタ１２のゲート電極１１とソース電
極１３との間や、走査信号配線１１と画像信号配線１３
との間に静電気による高電圧が印加され、絶縁膜１５の
絶縁破壊を誘発していた。
【０００９】そのため、従来の液晶表示装置では、図２
に示すように、表示領域Ｘの外部に走査信号配線１１が
接続された第一の短絡環配線１９と画像信号配線１３が
接続された第二の短絡環配線２０を設けて、この第一の
短絡環配線１９と第二の短絡環配線２０を接続し、薄膜
トランジスタ１２のゲート電極１１ａとソース電極１３
ａとの間や、走査信号配線１１と画像信号配線１３との
間を同電位に保つようにしていた。この第一の短絡環配
線１９と第二の短絡環配線２０は、図５に示すように、
絶縁膜１５に形成されたコンタクトホール１５ｃを介し
て接続されている。
に示すように、表示領域Ｘの外部に走査信号配線１１が
接続された第一の短絡環配線１９と画像信号配線１３が
接続された第二の短絡環配線２０を設けて、この第一の
短絡環配線１９と第二の短絡環配線２０を接続し、薄膜
トランジスタ１２のゲート電極１１ａとソース電極１３
ａとの間や、走査信号配線１１と画像信号配線１３との
間を同電位に保つようにしていた。この第一の短絡環配
線１９と第二の短絡環配線２０は、図５に示すように、
絶縁膜１５に形成されたコンタクトホール１５ｃを介し
て接続されている。
【００１０】
【発明が解決しようとする課題】ところが、この従来の
液晶表示装置の製造方法では、第一の短絡環配線１９と
第二の短絡環配線２０がコンタクトホール１５ｃを介し
て接続されているものの、第一の短絡環配線１９上に第
二の短絡環配線２０を形成する直前に、レジスト膜を用
いたフォトリソグラフィー技術によって、絶縁膜１５に
コンタクトホール１５ｃを形成しなければならないこと
から、製造工程が煩雑になるという問題があった。
液晶表示装置の製造方法では、第一の短絡環配線１９と
第二の短絡環配線２０がコンタクトホール１５ｃを介し
て接続されているものの、第一の短絡環配線１９上に第
二の短絡環配線２０を形成する直前に、レジスト膜を用
いたフォトリソグラフィー技術によって、絶縁膜１５に
コンタクトホール１５ｃを形成しなければならないこと
から、製造工程が煩雑になるという問題があった。
【００１１】本発明は、このような従来技術の問題点に
鑑みて発明されたものであり、製造工程を煩雑化させず
に第一の短絡環配線を接続できる液晶表示装置の製造方
法を提供することを目的とする。
鑑みて発明されたものであり、製造工程を煩雑化させず
に第一の短絡環配線を接続できる液晶表示装置の製造方
法を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る液晶表示装置の製造方法では、複数
の画像信号配線と、複数の走査信号配線とを絶縁膜を介
して交差して形成し、この画像信号配線と走査信号配線
との交点に画素電極とこの画素電極に画像信号を供給す
るスイッチング素子とをマトリクス状に形成し、この画
素電極とこの画素電極に対向して設けられた対向電極と
の間に液晶材料を封入する液晶表示装置の製造方法にお
いて、前記複数の走査信号配線が接続された第一の短絡
環配線と前記絶縁膜を積層して形成し、この絶縁膜の一
部が露出するようにこの絶縁膜上に前記スイッチング素
子の半導体膜を形成し、この半導体膜をマスクに前記絶
縁膜をエッチング除去した後に、前記複数の画像信号配
線に接続された第二の短絡環配線を前記第一の短絡環配
線に接続して形成する。
に、請求項１に係る液晶表示装置の製造方法では、複数
の画像信号配線と、複数の走査信号配線とを絶縁膜を介
して交差して形成し、この画像信号配線と走査信号配線
との交点に画素電極とこの画素電極に画像信号を供給す
るスイッチング素子とをマトリクス状に形成し、この画
素電極とこの画素電極に対向して設けられた対向電極と
の間に液晶材料を封入する液晶表示装置の製造方法にお
いて、前記複数の走査信号配線が接続された第一の短絡
環配線と前記絶縁膜を積層して形成し、この絶縁膜の一
部が露出するようにこの絶縁膜上に前記スイッチング素
子の半導体膜を形成し、この半導体膜をマスクに前記絶
縁膜をエッチング除去した後に、前記複数の画像信号配
線に接続された第二の短絡環配線を前記第一の短絡環配
線に接続して形成する。
【００１３】また、請求項２に係る液晶表示装置の製造
方法では、前記複数の画像信号配線が接続された第二の
短絡環配線と前記絶縁膜を積層して形成し、この絶縁膜
の一部が露出するようにこの絶縁膜上に前記スイッチン
グ素子の半導体膜を形成し、この半導体膜をマスクに前
記絶縁膜をエッチング除去した後に、前記複数の走査信
号配線に接続された第一の短絡環配線を前記第二の短絡
環配線に接続して形成する。
方法では、前記複数の画像信号配線が接続された第二の
短絡環配線と前記絶縁膜を積層して形成し、この絶縁膜
の一部が露出するようにこの絶縁膜上に前記スイッチン
グ素子の半導体膜を形成し、この半導体膜をマスクに前
記絶縁膜をエッチング除去した後に、前記複数の走査信
号配線に接続された第一の短絡環配線を前記第二の短絡
環配線に接続して形成する。
【００１４】
【発明の実施の形態】以下、本発明の実施形態を添付図
面に基づき詳細に説明する。本発明に係る液晶表示装置
の製造方法においても、最終的には図２に示すような構
造の液晶表示装置が製造される。
面に基づき詳細に説明する。本発明に係る液晶表示装置
の製造方法においても、最終的には図２に示すような構
造の液晶表示装置が製造される。
【００１５】図１は本発明に係る液晶表示装置の一実施
形態を示す工程図である。まず、図１（ａ）に示すよう
に、基板１上に、走査信号配線２を形成する。この走査
信号配線２は、クロム（Ｃｒ）、タンタル（Ｔａ）、ア
ルミニウム（Ａｌ）、チタン（Ｔｉ）などで構成され、
真空蒸着法、電子ビーム蒸着法、スパッタリング法など
で厚み５００〜３０００Å程度に形成されている。この
走査信号配線２は、スイッチング素子を構成する薄膜ト
ランジスタのゲート電極（不図示）と同じものであり、
ゲート電極と同時にパターニングされる。
形態を示す工程図である。まず、図１（ａ）に示すよう
に、基板１上に、走査信号配線２を形成する。この走査
信号配線２は、クロム（Ｃｒ）、タンタル（Ｔａ）、ア
ルミニウム（Ａｌ）、チタン（Ｔｉ）などで構成され、
真空蒸着法、電子ビーム蒸着法、スパッタリング法など
で厚み５００〜３０００Å程度に形成されている。この
走査信号配線２は、スイッチング素子を構成する薄膜ト
ランジスタのゲート電極（不図示）と同じものであり、
ゲート電極と同時にパターニングされる。
【００１６】次に、図１（ｂ）に示すように、走査信号
配線２上に第１の絶縁膜３を形成する。この第１の絶縁
膜３は、例えば二酸化シリコン（ＳｉＯ2 ）膜などから
成り、例えばプラズマＣＶＤ法などで３０００〜５００
０Å程度の厚みに形成される。この第１の絶縁膜３は薄
膜トランジスタのゲート絶縁膜の一部を構成するもので
ある。
配線２上に第１の絶縁膜３を形成する。この第１の絶縁
膜３は、例えば二酸化シリコン（ＳｉＯ2 ）膜などから
成り、例えばプラズマＣＶＤ法などで３０００〜５００
０Å程度の厚みに形成される。この第１の絶縁膜３は薄
膜トランジスタのゲート絶縁膜の一部を構成するもので
ある。
【００１７】次に、第１の絶縁膜３上にＳＵＳ等から成
る金属箔４を貼り付けて、第２の絶縁膜５、第１の半導
体膜６、第２の半導体膜７を順次積層形成する。
る金属箔４を貼り付けて、第２の絶縁膜５、第１の半導
体膜６、第２の半導体膜７を順次積層形成する。
【００１８】第２の絶縁膜５は、例えば窒化シリコン膜
などから成り、プラズマＣＶＤ法などで厚み５００〜３
０００Å程度の厚みに形成される。この第２の絶縁膜５
も薄膜トランジスタのゲート絶縁膜の一部を構成する。
などから成り、プラズマＣＶＤ法などで厚み５００〜３
０００Å程度の厚みに形成される。この第２の絶縁膜５
も薄膜トランジスタのゲート絶縁膜の一部を構成する。
【００１９】第１の半導体膜６は、アモルファスシリコ
ン膜などで構成され、プラズマＣＶＤ法などで厚み１０
００〜３０００Å程度に形成される。この第１の半導体
膜６は、薄膜トランジスタのチャネルとして機能する。
ン膜などで構成され、プラズマＣＶＤ法などで厚み１０
００〜３０００Å程度に形成される。この第１の半導体
膜６は、薄膜トランジスタのチャネルとして機能する。
【００２０】第２の半導体膜７は、ｎ型の半導体不純物
を高濃度に含むアモルファスシリコン膜などで構成さ
れ、プラズマＣＶＤ法などで厚み５００Å程度に形成さ
れる。この第２の半導体膜７は、薄膜トランジスタのオ
ーミックコンタクト層として機能する。
を高濃度に含むアモルファスシリコン膜などで構成さ
れ、プラズマＣＶＤ法などで厚み５００Å程度に形成さ
れる。この第２の半導体膜７は、薄膜トランジスタのオ
ーミックコンタクト層として機能する。
【００２１】次に、図１（ｅ）に示すように、半導体膜
６、７をマスクとして第２の絶縁膜５と第１の絶縁膜３
をエッチング除去する。このエッチングは、例えば７：
１の緩衝フッ酸液などで行う。緩衝フッ酸液では、シリ
コンから成る第１の半導体膜６と第２の半導体膜７はエ
ッチングされないが、二酸化シリコンから成る第１の絶
縁膜３はエッチングされる。したがって、半導体膜６、
７をマスクとして、第１の絶縁膜３をエッチングでき
る。
６、７をマスクとして第２の絶縁膜５と第１の絶縁膜３
をエッチング除去する。このエッチングは、例えば７：
１の緩衝フッ酸液などで行う。緩衝フッ酸液では、シリ
コンから成る第１の半導体膜６と第２の半導体膜７はエ
ッチングされないが、二酸化シリコンから成る第１の絶
縁膜３はエッチングされる。したがって、半導体膜６、
７をマスクとして、第１の絶縁膜３をエッチングでき
る。
【００２２】次に、第２の半導体膜７部分から、走査信
号配線２部分にかけて画像信号配線８を形成する。この
画像信号配線８は、クロム（Ｃｒ）、チタン（Ｔｉ）、
アルミニム（Ａｌ）、モリブデン（Ｍｏ）などから成
り、真空蒸着法、電子ビーム蒸着法、スパッタリング法
などで厚み２０００Å程度に形成される。この画像信号
配線８は、薄膜トランジスタのソース・ドレイン電極の
一部を構成するものである。なお、このソース・ドレイ
ン電極の下部には、ＩＴＯ（酸化インジウム錫）などの
透明電極を介在させてもよい。このような透明電極は、
画素電極（不図示）として使用される。
号配線２部分にかけて画像信号配線８を形成する。この
画像信号配線８は、クロム（Ｃｒ）、チタン（Ｔｉ）、
アルミニム（Ａｌ）、モリブデン（Ｍｏ）などから成
り、真空蒸着法、電子ビーム蒸着法、スパッタリング法
などで厚み２０００Å程度に形成される。この画像信号
配線８は、薄膜トランジスタのソース・ドレイン電極の
一部を構成するものである。なお、このソース・ドレイ
ン電極の下部には、ＩＴＯ（酸化インジウム錫）などの
透明電極を介在させてもよい。このような透明電極は、
画素電極（不図示）として使用される。
【００２３】なお、請求項１の液晶表示装置は、ゲート
電極がソース・ドレイン電極の下層に位置する逆スタガ
型のスイッチング素子を用いる場合であるが、ソース・
ドレイン電極がゲート電極の上層に位置するスタガ型の
スイッチング素子を用いてもよい。これが請求項２に記
載した液晶表示装置である。
電極がソース・ドレイン電極の下層に位置する逆スタガ
型のスイッチング素子を用いる場合であるが、ソース・
ドレイン電極がゲート電極の上層に位置するスタガ型の
スイッチング素子を用いてもよい。これが請求項２に記
載した液晶表示装置である。
【００２４】
【発明の効果】以上のように、請求項１に係る液晶表示
装置の製造方法によれば、複数の走査信号配線が接続さ
れた第一の短絡環配線と前記絶縁膜を積層して形成し、
この絶縁膜の一部が露出するようにこの絶縁膜上に前記
スイッチング素子の半導体膜を形成し、この半導体膜を
マスクに前記絶縁膜をエッチング除去した後に、複数の
画像信号配線に接続された第二の短絡環配線を前記第一
の短絡環配線に接続して形成することから、レジスト膜
を格別に形成しなくても、絶縁膜をパターニングでき、
もって走査信号配線が接続された第一の短絡環配線と画
像信号配線が接続された第二の短絡環配線を極めて容易
に接続することができる。
装置の製造方法によれば、複数の走査信号配線が接続さ
れた第一の短絡環配線と前記絶縁膜を積層して形成し、
この絶縁膜の一部が露出するようにこの絶縁膜上に前記
スイッチング素子の半導体膜を形成し、この半導体膜を
マスクに前記絶縁膜をエッチング除去した後に、複数の
画像信号配線に接続された第二の短絡環配線を前記第一
の短絡環配線に接続して形成することから、レジスト膜
を格別に形成しなくても、絶縁膜をパターニングでき、
もって走査信号配線が接続された第一の短絡環配線と画
像信号配線が接続された第二の短絡環配線を極めて容易
に接続することができる。
【００２５】また、請求項２に係る液晶表示装置の製造
方法では、複数の画像信号配線が接続された第二の短絡
環配線と前記絶縁膜を積層して形成し、この絶縁膜の一
部が露出するようにこの絶縁膜上に前記スイッチング素
子の半導体膜を形成し、この半導体膜をマスクに前記絶
縁膜をエッチング除去した後に、複数の走査信号配線に
接続された第一の短絡環配線を前記第二の短絡環配線に
接続して形成することから、請求項１に係る液晶表示装
置の製造方法と同様の効果が得られる。
方法では、複数の画像信号配線が接続された第二の短絡
環配線と前記絶縁膜を積層して形成し、この絶縁膜の一
部が露出するようにこの絶縁膜上に前記スイッチング素
子の半導体膜を形成し、この半導体膜をマスクに前記絶
縁膜をエッチング除去した後に、複数の走査信号配線に
接続された第一の短絡環配線を前記第二の短絡環配線に
接続して形成することから、請求項１に係る液晶表示装
置の製造方法と同様の効果が得られる。
【図面の簡単な説明】
【図１】本発明に係る液晶表示装置の製造方法の工程を
示す図である。
示す図である。
【図２】従来の液晶表示装置の構成を示す図である。
【図３】従来の液晶表示装置の一画素部分の平面図であ
る。
る。
【図４】図３のＡ−Ａ’線断面図である。
【図５】従来の液晶表示装置における第一の短絡環配線
と第二の短絡環配線の接続部を示す断面図である。
と第二の短絡環配線の接続部を示す断面図である。
１・・・基板、２・・・走査信号配線、３・・・第一の
絶縁膜、４・・・メタルマスク、５・・・第二の絶縁
膜、６・・・半導体膜、７・・・オーミックコンタクト
層、８・・・画像信号配線
絶縁膜、４・・・メタルマスク、５・・・第二の絶縁
膜、６・・・半導体膜、７・・・オーミックコンタクト
層、８・・・画像信号配線
Claims (2)
- 【請求項１】 複数の画像信号配線と、複数の走査信号
配線とを絶縁膜を介して交差して形成し、この画像信号
配線と走査信号配線との交点に画素電極とこの画素電極
に画像信号を供給するスイッチング素子とをマトリクス
状に形成し、この画素電極とこの画素電極に対向して設
けられた対向電極との間に液晶材料を封入する液晶表示
装置の製造方法において、前記複数の走査信号配線が接
続された第一の短絡環配線と前記絶縁膜を積層して形成
し、この絶縁膜の一部が露出するようにこの絶縁膜上に
前記スイッチング素子の半導体膜を形成し、この半導体
膜をマスクに前記絶縁膜をエッチング除去した後に、前
記複数の画像信号配線に接続された第二の短絡環配線を
前記第一の短絡環配線に接続して形成することを特徴と
する液晶表示装置の製造方法。 - 【請求項２】 複数の画像信号配線と、複数の走査信号
配線とを絶縁膜を介して交差して形成し、この画像信号
配線と走査信号配線との交点に画素電極とこの画素電極
に画像信号を供給するスイッチング素子とをマトリクス
状に形成し、この画素電極とこの画素電極に対向して設
けられた対向電極との間に液晶材料を封入する液晶表示
装置の製造方法において、前記複数の画像信号配線が接
続された第二の短絡環配線と前記絶縁膜を積層して形成
し、この絶縁膜の一部が露出するようにこの絶縁膜上に
前記スイッチング素子の半導体膜を形成し、この半導体
膜をマスクに前記絶縁膜をエッチング除去した後に、前
記複数の走査信号配線に接続された第一の短絡環配線を
前記第二の短絡環配線に接続して形成することを特徴と
する液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28796796A JPH10133230A (ja) | 1996-10-30 | 1996-10-30 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28796796A JPH10133230A (ja) | 1996-10-30 | 1996-10-30 | 液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10133230A true JPH10133230A (ja) | 1998-05-22 |
Family
ID=17724078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28796796A Pending JPH10133230A (ja) | 1996-10-30 | 1996-10-30 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10133230A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001082275A1 (en) * | 2000-04-21 | 2001-11-01 | Matsushita Electric Industrial Co., Ltd. | Display panel substrate, method for producing the same, thin-film forming apparatus used therefor |
-
1996
- 1996-10-30 JP JP28796796A patent/JPH10133230A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001082275A1 (en) * | 2000-04-21 | 2001-11-01 | Matsushita Electric Industrial Co., Ltd. | Display panel substrate, method for producing the same, thin-film forming apparatus used therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3708637B2 (ja) | 液晶表示装置 | |
| EP0376437B1 (en) | An active matrix type liquid crystal display | |
| US6831318B2 (en) | Thin film transistor array | |
| JP2682997B2 (ja) | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 | |
| JPH01217325A (ja) | 液晶表示装置 | |
| JPH1115022A (ja) | 液晶表示装置及びその製造方法 | |
| JP3258768B2 (ja) | マトリックス型表示装置 | |
| JP2625585B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JPH1048664A (ja) | 液晶表示装置及びその製造方法 | |
| JPH07113728B2 (ja) | アクティブマトリクス基板 | |
| JPH08184853A (ja) | アクティブマトリクス基板の製造方法およびアクティブマトリクス基板 | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JP3133676B2 (ja) | 液晶表示装置 | |
| JP2711020B2 (ja) | 液晶表示装置 | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JPH10170951A (ja) | 液晶表示装置の製造方法 | |
| JPH0444014A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0915623A (ja) | 液晶表示装置およびその製造方法 | |
| JPH10133230A (ja) | 液晶表示装置の製造方法 | |
| JPH0736061A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH0862629A (ja) | 液晶表示装置 | |
| JP2618034B2 (ja) | マトリクス基板及びその製造方法 | |
| JP2687967B2 (ja) | 液晶表示装置 |