JPH10136038A - 直流バイアス除去回路 - Google Patents
直流バイアス除去回路Info
- Publication number
- JPH10136038A JPH10136038A JP30241396A JP30241396A JPH10136038A JP H10136038 A JPH10136038 A JP H10136038A JP 30241396 A JP30241396 A JP 30241396A JP 30241396 A JP30241396 A JP 30241396A JP H10136038 A JPH10136038 A JP H10136038A
- Authority
- JP
- Japan
- Prior art keywords
- bias
- sample
- signal
- clock
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 ＦＳＫ変調方式の移動通信システムの受信器
に生起する直流バイアスの除去。 【解決手段】 受信信号のプリアンブルの周期の１／２
n の周期のオーバートーンのクロックをオーバートーン
発生器２で発生し、クロックカウンタ３、デコーダ４で
サンプリングタイミングトリガとしてｎ個（ｎ＝２）の
サンプルホールド回路1a,1b でｓｉｎ波のプリアンブル
信号をサンプルホールドする。演算器６は２つのサンプ
ルホールド回路の出力を加算し互いに逆極性のサンプル
ホールドデータの加算によりｓｉｎ成分を相殺した直流
成分としての直流バイアスのｎ倍を得てこれを１／ｎす
る演算を行う。減算器８はサンプルホールド回路７を介
して直流バイアスを受けこれを受信入力から減算して除
去する。
に生起する直流バイアスの除去。 【解決手段】 受信信号のプリアンブルの周期の１／２
n の周期のオーバートーンのクロックをオーバートーン
発生器２で発生し、クロックカウンタ３、デコーダ４で
サンプリングタイミングトリガとしてｎ個（ｎ＝２）の
サンプルホールド回路1a,1b でｓｉｎ波のプリアンブル
信号をサンプルホールドする。演算器６は２つのサンプ
ルホールド回路の出力を加算し互いに逆極性のサンプル
ホールドデータの加算によりｓｉｎ成分を相殺した直流
成分としての直流バイアスのｎ倍を得てこれを１／ｎす
る演算を行う。減算器８はサンプルホールド回路７を介
して直流バイアスを受けこれを受信入力から減算して除
去する。
Description
【０００１】
【発明の属する技術分野】本発明は直流バイアス除去回
路に関し、特にＦＳＫ（Frequency Shift Keying、周波
数偏位変調）変調方式で運用する移動通信システムにお
いて、受信器に生起する不要な直流成分としての直流バ
イアスの効率的な抑圧を図った直流バイアス除去回路に
関する。
路に関し、特にＦＳＫ（Frequency Shift Keying、周波
数偏位変調）変調方式で運用する移動通信システムにお
いて、受信器に生起する不要な直流成分としての直流バ
イアスの効率的な抑圧を図った直流バイアス除去回路に
関する。
【０００２】
【従来の技術】伝送データに対応して搬送波周波数を変
位せしめるように変調するＦＳＫ変調方式で運用される
移動体通信システムの受信器の基本的構成を図３に示
す。図３に示すＦＳＫ受信器は、アンテナ２１と、受信
信号を低周波変換するダウンコンバータ２２と、ディス
クリミネータ（discriminator:周波数弁別器）２３と、
クロック再生回路２４と、ディスクリミネータ２３の出
力を再生クロックで比較し、所望の出力を得るコンパレ
ータ２５とを備えた復調回路として構成される。
位せしめるように変調するＦＳＫ変調方式で運用される
移動体通信システムの受信器の基本的構成を図３に示
す。図３に示すＦＳＫ受信器は、アンテナ２１と、受信
信号を低周波変換するダウンコンバータ２２と、ディス
クリミネータ（discriminator:周波数弁別器）２３と、
クロック再生回路２４と、ディスクリミネータ２３の出
力を再生クロックで比較し、所望の出力を得るコンパレ
ータ２５とを備えた復調回路として構成される。
【０００３】次に、図３に示す受信器の動作について説
明する。アンテナ２１により受信信号２１１が入力さ
れ、入力された受信信号２１１はダウンコンバータ２２
でＩＦ（中間周波数）にダウンコンバートされる。ダウ
ンコンバートされた受信信号は、ディスクリミネータ２
３で周波数／電圧変換の周波数弁別処理が施され、電圧
変換された受信信号は、クロック再生回路２４とコンパ
レータ２５に分岐出力される。
明する。アンテナ２１により受信信号２１１が入力さ
れ、入力された受信信号２１１はダウンコンバータ２２
でＩＦ（中間周波数）にダウンコンバートされる。ダウ
ンコンバートされた受信信号は、ディスクリミネータ２
３で周波数／電圧変換の周波数弁別処理が施され、電圧
変換された受信信号は、クロック再生回路２４とコンパ
レータ２５に分岐出力される。
【０００４】クロック再生回路２４では、受信信号２１
１の先頭にあるプリアンブル信号を利用しディスクリミ
ネータ２３から出力される信号に同期のとれたクロック
を再生する。コンパレータ２５では、ディスクリミネー
タ２３からの出力信号をクロック再生回路２４から出力
されるクロックタイミングでコンパレートし、データを
再生して出力信号２５１として出力端子２６に出力す
る。以上の動作により、アンテナ２１に入力された受信
信号から送信データを再生することができる。
１の先頭にあるプリアンブル信号を利用しディスクリミ
ネータ２３から出力される信号に同期のとれたクロック
を再生する。コンパレータ２５では、ディスクリミネー
タ２３からの出力信号をクロック再生回路２４から出力
されるクロックタイミングでコンパレートし、データを
再生して出力信号２５１として出力端子２６に出力す
る。以上の動作により、アンテナ２１に入力された受信
信号から送信データを再生することができる。
【０００５】しかしながら、上述した従来のＦＳＫ受信
器は、ディスクリミネータ２３内部の電子素子の温度ド
リフトや、送信機側における周波数変動などにより、デ
ィスクリミネータ２３の出力信号に直流成分としての直
流バイアスが発生してしまう。この直流バイアスは、受
信器の信号検出の基準とするしきい値に対して常に影響
を与えるため、キャンセルする必要がある。
器は、ディスクリミネータ２３内部の電子素子の温度ド
リフトや、送信機側における周波数変動などにより、デ
ィスクリミネータ２３の出力信号に直流成分としての直
流バイアスが発生してしまう。この直流バイアスは、受
信器の信号検出の基準とするしきい値に対して常に影響
を与えるため、キャンセルする必要がある。
【０００６】この問題に対し、従来はディスクリミネー
タ２３の出力信号に対してハイパスフィルタとして機能
する回路を設け、直流バイアス分をキャンセルする方法
を用いていた。図４は、従来の直流バイアス除去回路の
構成を示す回路図である。図４に示す直流バイアス抑圧
回路は、コンデンサ３１と、抵抗３２，３３，３６，３
７と、プリアンブル信号入力時に開、プリアンブル信号
入力時以外では閉になるスイッチ３４と、抵抗３６また
は抵抗３７により利得が変わる増幅器３５と、スイッチ
３４と同様の働きをするスイッチ３８とを備え、図４に
はなお、入力端子３１１と出力端子３１２とを併記して
示す。
タ２３の出力信号に対してハイパスフィルタとして機能
する回路を設け、直流バイアス分をキャンセルする方法
を用いていた。図４は、従来の直流バイアス除去回路の
構成を示す回路図である。図４に示す直流バイアス抑圧
回路は、コンデンサ３１と、抵抗３２，３３，３６，３
７と、プリアンブル信号入力時に開、プリアンブル信号
入力時以外では閉になるスイッチ３４と、抵抗３６また
は抵抗３７により利得が変わる増幅器３５と、スイッチ
３４と同様の働きをするスイッチ３８とを備え、図４に
はなお、入力端子３１１と出力端子３１２とを併記して
示す。
【０００７】次に、図４の直流バイアス除去回路の動作
について説明する。はじめに、プリアンブル信号に対す
る動作について説明する。ディスクリミネータ２３の出
力信号を入力端子３１１に入力する。入力された信号
は、コンデンサ３１と抵抗３２により構成されるＨＰＦ
（ハイパスフィルタ）を通過する。このとき、コンデン
サ３１を直列に通過することになるので、入力信号の直
流バイアスがカットされることになる。但し、ＨＰＦの
カットオフ周波数は直流バイアスを早く安定させるた
め、高く設定しておく必要がある。
について説明する。はじめに、プリアンブル信号に対す
る動作について説明する。ディスクリミネータ２３の出
力信号を入力端子３１１に入力する。入力された信号
は、コンデンサ３１と抵抗３２により構成されるＨＰＦ
（ハイパスフィルタ）を通過する。このとき、コンデン
サ３１を直列に通過することになるので、入力信号の直
流バイアスがカットされることになる。但し、ＨＰＦの
カットオフ周波数は直流バイアスを早く安定させるた
め、高く設定しておく必要がある。
【０００８】ＨＰＦを通過した信号は、抵抗３７により
設定される利得を有する増幅器３５により増幅され、Ｈ
ＰＦで受けた減衰を補償せしめられる。増幅器３５を通
過した信号は、出力端子３１２から出力される。次に、
プリアンブル信号以外の信号に対する動作について説明
する。ディスクリミネータ２３の出力信号を入力端子３
１１に入力する。入力された信号は、コンデンサ３１と
抵抗３２と抵抗３３の並列抵抗で形成されＨＰＦを通過
せしめられる。
設定される利得を有する増幅器３５により増幅され、Ｈ
ＰＦで受けた減衰を補償せしめられる。増幅器３５を通
過した信号は、出力端子３１２から出力される。次に、
プリアンブル信号以外の信号に対する動作について説明
する。ディスクリミネータ２３の出力信号を入力端子３
１１に入力する。入力された信号は、コンデンサ３１と
抵抗３２と抵抗３３の並列抵抗で形成されＨＰＦを通過
せしめられる。
【０００９】抵抗３２と抵抗３３とが並列抵抗にされる
のは、スイッチ３４が閉になるためである。ここで、構
成されるＨＰＦのカットオフ周波数は、プリアンブル信
号について説明したＨＰＦのカットオフ周波数より低く
設定する。このことは、直流バイアスを除去し、かつデ
ータ信号の波形を保存通過させるためである。
のは、スイッチ３４が閉になるためである。ここで、構
成されるＨＰＦのカットオフ周波数は、プリアンブル信
号について説明したＨＰＦのカットオフ周波数より低く
設定する。このことは、直流バイアスを除去し、かつデ
ータ信号の波形を保存通過させるためである。
【００１０】しかしながら、ＨＰＦを通過した信号は、
プリアンブル信号入力時のＨＰＦ定数と異るためディス
クリミネータ２３側からみたＨＰＦの入力インピーダン
スが変わっているので、通過した後の信号レベルが変わ
ってしまう。この信号レベルの変化を相殺するように補
償するため、増幅器３５の利得も変更する必要がある。
利得の変更は、スイッチ３８を閉にすることで、抵抗３
６と抵抗３７とを並列接続することにより行っている。
プリアンブル信号入力時のＨＰＦ定数と異るためディス
クリミネータ２３側からみたＨＰＦの入力インピーダン
スが変わっているので、通過した後の信号レベルが変わ
ってしまう。この信号レベルの変化を相殺するように補
償するため、増幅器３５の利得も変更する必要がある。
利得の変更は、スイッチ３８を閉にすることで、抵抗３
６と抵抗３７とを並列接続することにより行っている。
【００１１】
【発明が解決しようとする課題】上述した従来の直流バ
イアス除去回路は、プリアンブル信号入力時とプリアン
ブル信号以外の信号、即ちデータ信号入力時との何れの
入力時においても、互いに特性の異なるＨＰＦを通すこ
とによるレベル変化を相殺的に補償するために増幅器で
増幅しているので、入力信号の位相にプリアンブル信号
とデータ信号とで相異なる変化がでてしまうという欠点
があった。
イアス除去回路は、プリアンブル信号入力時とプリアン
ブル信号以外の信号、即ちデータ信号入力時との何れの
入力時においても、互いに特性の異なるＨＰＦを通すこ
とによるレベル変化を相殺的に補償するために増幅器で
増幅しているので、入力信号の位相にプリアンブル信号
とデータ信号とで相異なる変化がでてしまうという欠点
があった。
【００１２】本発明の目的は、上述した欠点を解決すべ
く、ディスクリミネータの出力信号のレベルと位相とを
変化することなく、直流バイアスのみをキャンセルする
ことを可能とし、ＦＳＫ変調方式を用いた移動体通信シ
ステムにおいて安定した受信を行うことを可能ならしめ
る直流バイアス除去回路を提供することにある。
く、ディスクリミネータの出力信号のレベルと位相とを
変化することなく、直流バイアスのみをキャンセルする
ことを可能とし、ＦＳＫ変調方式を用いた移動体通信シ
ステムにおいて安定した受信を行うことを可能ならしめ
る直流バイアス除去回路を提供することにある。
【００１３】
【課題を解決するための手段】本発明は、上述した目的
を達成するために次の手段構成を有する。即ち、本発明
の直流バイアス除去回路は、ＦＳＫ変調方式で運用する
移動体通信システムにおける受信器の受信信号に生起す
る直流成分としての直流バイアスを除去する直流バイア
ス除去回路であって、受信信号の先頭に設定されるｓｉ
ｎ波のプリアンブル信号との同期を確保し且つ前記プリ
アンブル信号の周期を均等に分割するように逓倍した周
期を有するオーバートーンクロックを再生クロックに基
づいて発生し、前記オーバートーンクロックの周期のタ
イミングのサンプルホールドトリガを出力するサンプル
ホールドトリガ出力手段と、前記プリアンブル信号を前
記サンプルホールドトリガでサンプルホールドして得ら
れる互いに逆特性のサンプルホールド出力の加算並びに
加算結果に施す平均化処理に基づいて前記プリアンブル
信号の含む前記直流バイアスを算出し、この直流バイア
スを受信信号から減算除去する直流バイアス除去手段と
を備えた構成を有する。
を達成するために次の手段構成を有する。即ち、本発明
の直流バイアス除去回路は、ＦＳＫ変調方式で運用する
移動体通信システムにおける受信器の受信信号に生起す
る直流成分としての直流バイアスを除去する直流バイア
ス除去回路であって、受信信号の先頭に設定されるｓｉ
ｎ波のプリアンブル信号との同期を確保し且つ前記プリ
アンブル信号の周期を均等に分割するように逓倍した周
期を有するオーバートーンクロックを再生クロックに基
づいて発生し、前記オーバートーンクロックの周期のタ
イミングのサンプルホールドトリガを出力するサンプル
ホールドトリガ出力手段と、前記プリアンブル信号を前
記サンプルホールドトリガでサンプルホールドして得ら
れる互いに逆特性のサンプルホールド出力の加算並びに
加算結果に施す平均化処理に基づいて前記プリアンブル
信号の含む前記直流バイアスを算出し、この直流バイア
スを受信信号から減算除去する直流バイアス除去手段と
を備えた構成を有する。
【００１４】また、本発明の直流バイアス除去回路は、
前記オーバートーンクロックが、前記プリアンブル信号
を形成するｓｉｎ波の周期の１／２n （ｎ＝１，２，
３，……ｍ）の周期を有するものとした構成を有する。
前記オーバートーンクロックが、前記プリアンブル信号
を形成するｓｉｎ波の周期の１／２n （ｎ＝１，２，
３，……ｍ）の周期を有するものとした構成を有する。
【００１５】
【発明の実施の形態】ＦＳＫ変調方式で運用する移動体
通信システムにあっては、受信器の出力信号に直流バイ
アスと呼ぶ直流成分が生起し、受信器の信号検出しきい
値に影響を与えて正常な運用を阻害することとなるの
で、この直流バイアスを抑圧することが必要となる。
通信システムにあっては、受信器の出力信号に直流バイ
アスと呼ぶ直流成分が生起し、受信器の信号検出しきい
値に影響を与えて正常な運用を阻害することとなるの
で、この直流バイアスを抑圧することが必要となる。
【００１６】従来、この直流バイアスの抑圧は、カット
オフ周波数を適宜設定したハイパスフィルタに受信信号
を通すことによって行っていた。このハイパスフィルタ
は、ＦＳＫ変調を施した受信信号を復調すべく、一旦中
間周波数に変換した後、ディスクリミネータに通して周
波数信号を電圧信号に変換した出力に対して設定され
る。
オフ周波数を適宜設定したハイパスフィルタに受信信号
を通すことによって行っていた。このハイパスフィルタ
は、ＦＳＫ変調を施した受信信号を復調すべく、一旦中
間周波数に変換した後、ディスクリミネータに通して周
波数信号を電圧信号に変換した出力に対して設定され
る。
【００１７】上述した直流バイアスは、かかるハイパス
フィルタリングを行う場合に、ディスクリミネータ内部
の電子素子の温度ドリフトや、送信機側の何等かの原因
による周波数変動等に起因してもたらされる。このよう
なハイパスフィルタリングは、受信信号のプリアンブル
信号とデータ信号とでカットオフ周波数を異なるように
設定してデータ信号の波形保存を考慮し、何れの場合も
後置する増幅器によってハイパスフィルタにおけるレベ
ルダウン分を保証しているが、このため増幅器通過によ
る入力信号のプリアンブル信号とデータ信号とで異なる
位相変化が避けられず、この対応策がシステム構成の複
雑化を招いているという問題点があった。
フィルタリングを行う場合に、ディスクリミネータ内部
の電子素子の温度ドリフトや、送信機側の何等かの原因
による周波数変動等に起因してもたらされる。このよう
なハイパスフィルタリングは、受信信号のプリアンブル
信号とデータ信号とでカットオフ周波数を異なるように
設定してデータ信号の波形保存を考慮し、何れの場合も
後置する増幅器によってハイパスフィルタにおけるレベ
ルダウン分を保証しているが、このため増幅器通過によ
る入力信号のプリアンブル信号とデータ信号とで異なる
位相変化が避けられず、この対応策がシステム構成の複
雑化を招いているという問題点があった。
【００１８】本発明は、受信データの先頭に設定される
プリアンブル信号を利用して同期のとれたクロックを抽
出し、この抽出クロックを利用して抽出クロックの２n
倍の周波数のクロックであるオーバートーンを発生し、
受信データをオーバートーンでサンプルホールドしたデ
ータの含む互いに逆極性の組を加算して平均化処理する
ことにより直流バイアス成分を除去するという簡素な直
流バイアス除去回路を構成することを発明の実施の形態
としている。
プリアンブル信号を利用して同期のとれたクロックを抽
出し、この抽出クロックを利用して抽出クロックの２n
倍の周波数のクロックであるオーバートーンを発生し、
受信データをオーバートーンでサンプルホールドしたデ
ータの含む互いに逆極性の組を加算して平均化処理する
ことにより直流バイアス成分を除去するという簡素な直
流バイアス除去回路を構成することを発明の実施の形態
としている。
【００１９】
【実施例】次に、本発明について図面を参照して詳細に
説明する。図１は、本発明の一実施例の構成を示すブロ
ック図である。図１に示す実施例は、プリアンブル信号
を形成するｓｉｎ波をサンプルホールドして得られるデ
ータの含む互いに逆極性の組のもの、即ちπ／２と３π
／２の２つのタイミングでサンプルホールドされたデー
タの組を対象とする場合を例とし、２つのサンプルホー
ルド回路１ａ，１ｂと、再生クロックに基づいてプリア
ンブル信号のｓｉｎ波の１周期の２n の周期をもつオー
バートーンクロックを発生するオーバートーン発生器２
と、無信号時はリセットされプリアンブル信号を含むデ
ータウインドウが入力されるとリセットを解除してカウ
ントを開始するクロックカウンタ３と、クロックカウン
タ３のカウントデータをデコードして受信信号をサンプ
ルホールドすべきタイミング信号としてのサンプルタイ
ミングトリガを送出するデコーダ４と、クロックカウン
タ３から提供されるカウントデータに基づいてサンプル
タイミングトリガを出力するゲートコントローラ５と、
サンプルホールド回路１ａおよび１ｂのサンプルホール
ド出力を加算し２等分する平均化処理を行ってプリアン
ブル信号の含む直流成分としての直流バイアスを出力す
る演算器６と、演算器６の出力をゲートコントローラ５
の出力するサンプルタイミングトリガでサンプルホール
ドするサンプルホールド回路７と、プリアンブル信号か
ら直流バイアスを減算除去する減算器８とを備え、図１
には尚、入力端子１０１と出力端子１０４とを併記して
示す。
説明する。図１は、本発明の一実施例の構成を示すブロ
ック図である。図１に示す実施例は、プリアンブル信号
を形成するｓｉｎ波をサンプルホールドして得られるデ
ータの含む互いに逆極性の組のもの、即ちπ／２と３π
／２の２つのタイミングでサンプルホールドされたデー
タの組を対象とする場合を例とし、２つのサンプルホー
ルド回路１ａ，１ｂと、再生クロックに基づいてプリア
ンブル信号のｓｉｎ波の１周期の２n の周期をもつオー
バートーンクロックを発生するオーバートーン発生器２
と、無信号時はリセットされプリアンブル信号を含むデ
ータウインドウが入力されるとリセットを解除してカウ
ントを開始するクロックカウンタ３と、クロックカウン
タ３のカウントデータをデコードして受信信号をサンプ
ルホールドすべきタイミング信号としてのサンプルタイ
ミングトリガを送出するデコーダ４と、クロックカウン
タ３から提供されるカウントデータに基づいてサンプル
タイミングトリガを出力するゲートコントローラ５と、
サンプルホールド回路１ａおよび１ｂのサンプルホール
ド出力を加算し２等分する平均化処理を行ってプリアン
ブル信号の含む直流成分としての直流バイアスを出力す
る演算器６と、演算器６の出力をゲートコントローラ５
の出力するサンプルタイミングトリガでサンプルホール
ドするサンプルホールド回路７と、プリアンブル信号か
ら直流バイアスを減算除去する減算器８とを備え、図１
には尚、入力端子１０１と出力端子１０４とを併記して
示す。
【００２０】上述した構成要素中、オーバートーン発生
器２と、クロックカウンタ３と、デコーダ４と、ゲート
コントローラ５とがサンプルタイミングトリガ発生手段
を構成し、サンプルホールド回路１ａ，１ｂと、演算器
６と、サンプルホールド回路７と、減算器８とが直流バ
イアス除去手段を構成する。
器２と、クロックカウンタ３と、デコーダ４と、ゲート
コントローラ５とがサンプルタイミングトリガ発生手段
を構成し、サンプルホールド回路１ａ，１ｂと、演算器
６と、サンプルホールド回路７と、減算器８とが直流バ
イアス除去手段を構成する。
【００２１】次に、本実施例の動作について説明する。
端子１０２に、再生クロックｂが上位装置から入力され
る。オーバートーン発生器２は、再生クロックｂに基づ
いてプリアンブル信号を形成するｓｉｎ波に同期のとれ
たクロックとしてのオーバートーンクロックｄを発生す
る。こうして発生するオーバートーンクロックｄはプリ
アンブル信号のｓｉｎ波の１周期に対して、２のｎ乗倍
の数を有する周期であればよいが、プリアンブルのｓｉ
ｎ波１周期を均等に割る間隔を持っていなければならな
い。このことは、後述する直流バイアスの効果的抑圧に
不可欠な条件として必要となる。また２のｎ乗の数だ
け、サンプルホールド回路１ａと同等の回路が必要にな
る。
端子１０２に、再生クロックｂが上位装置から入力され
る。オーバートーン発生器２は、再生クロックｂに基づ
いてプリアンブル信号を形成するｓｉｎ波に同期のとれ
たクロックとしてのオーバートーンクロックｄを発生す
る。こうして発生するオーバートーンクロックｄはプリ
アンブル信号のｓｉｎ波の１周期に対して、２のｎ乗倍
の数を有する周期であればよいが、プリアンブルのｓｉ
ｎ波１周期を均等に割る間隔を持っていなければならな
い。このことは、後述する直流バイアスの効果的抑圧に
不可欠な条件として必要となる。また２のｎ乗の数だ
け、サンプルホールド回路１ａと同等の回路が必要にな
る。
【００２２】端子１０３に、データウインドウ（信号認
知時に出力される信号）ｃが入力される。この信号によ
り、無信号時はクロックカウンタ３がリセットされる。
リセットされたクロックカウンタ３はデータウインドウ
ｃの入力でカウントを開始する。つまり、プリアンブル
信号が入力されればカウントを開始する。開始したカウ
ントは、カウントデータｅとしてデコーダ４に送出され
る。デコーダ４は、提供されたカウントデータｅにより
サンプルホールド回路１ａ，１ｂに対し順次相異なるタ
イミングのサンプルタイミングトリガｆ，ｇを供給す
る。
知時に出力される信号）ｃが入力される。この信号によ
り、無信号時はクロックカウンタ３がリセットされる。
リセットされたクロックカウンタ３はデータウインドウ
ｃの入力でカウントを開始する。つまり、プリアンブル
信号が入力されればカウントを開始する。開始したカウ
ントは、カウントデータｅとしてデコーダ４に送出され
る。デコーダ４は、提供されたカウントデータｅにより
サンプルホールド回路１ａ，１ｂに対し順次相異なるタ
イミングのサンプルタイミングトリガｆ，ｇを供給す
る。
【００２３】一方、サンプルホールド回路１ａ，１ｂに
はそれぞれ、入力端子１０１を介してｓｉｎ波で形成さ
れるプリアンブル信号ａが入力され、このプリアンブル
信号は同時に減算器８にも供給される。サンプルホール
ド回路１ａ及び１ｂは、それぞれデコーダ４から出力す
るサンプルタイミングトリガｆおよびｇでサンプルホー
ルドされてサンプルホールド出力Ｖs １およびＶs ２を
出力する。
はそれぞれ、入力端子１０１を介してｓｉｎ波で形成さ
れるプリアンブル信号ａが入力され、このプリアンブル
信号は同時に減算器８にも供給される。サンプルホール
ド回路１ａ及び１ｂは、それぞれデコーダ４から出力す
るサンプルタイミングトリガｆおよびｇでサンプルホー
ルドされてサンプルホールド出力Ｖs １およびＶs ２を
出力する。
【００２４】サンプルホールド出力Ｖs １，Ｖs ２は、
図２の（ａ）に示すように、プリアンブル信号ａをサン
プルタイミングトリガｆ，ｇのタイミングｔ１，ｔ２
で、サンプルホールドして得られるもので、プリアンブ
ル信号ａに直流バイアスを含む場合は、プリアンブル信
号ａの含む直流バイアスＶb に対する零クロス点からπ
／２、３π／２のタイミングで得られる正負互いに逆特
性の出力である。
図２の（ａ）に示すように、プリアンブル信号ａをサン
プルタイミングトリガｆ，ｇのタイミングｔ１，ｔ２
で、サンプルホールドして得られるもので、プリアンブ
ル信号ａに直流バイアスを含む場合は、プリアンブル信
号ａの含む直流バイアスＶb に対する零クロス点からπ
／２、３π／２のタイミングで得られる正負互いに逆特
性の出力である。
【００２５】いま、プリアンブル信号Ｐをｓｉｎ（ω
ｔ）で示すと、プリアンブル信号Ｐに直流バイアスを含
まない場合のサンプルホールド出力Ｖs １およびＶs ２
の瞬時値は次のように示される。 Ｖs １＝ｓｉｎ（ωｔ＋α） （α＝０〜π） Ｖs ２＝ｓｉｎ（ωｔ＋α＋π）
ｔ）で示すと、プリアンブル信号Ｐに直流バイアスを含
まない場合のサンプルホールド出力Ｖs １およびＶs ２
の瞬時値は次のように示される。 Ｖs １＝ｓｉｎ（ωｔ＋α） （α＝０〜π） Ｖs ２＝ｓｉｎ（ωｔ＋α＋π）
【００２６】演算器６は、サンプルホールド出力Ｖs
１，Ｖs ２を受けて加算した後これを２分割する平均化
処理を行って演算出力Ｖa を出力する。プリアンブル信
号ａに直流バイアス不在の場合の演算出力Ｖa は、次の
ように示される。 Ｖa ＝（Ｖs １＋Ｖs ２）＝０
１，Ｖs ２を受けて加算した後これを２分割する平均化
処理を行って演算出力Ｖa を出力する。プリアンブル信
号ａに直流バイアス不在の場合の演算出力Ｖa は、次の
ように示される。 Ｖa ＝（Ｖs １＋Ｖs ２）＝０
【００２７】プリアンブル信号ａに直流バイアスＶb を
含む場合は、プリアンブル信号ａはｓｉｎ（ωｔ）＋Ｖ
b として表現され、これに対応してサンプルホールド出
力Ｖs １，Ｖs ２はそれぞれ次のように示される。 Ｖs １＝ｓｉｎ（ωｔ＋α）＋Ｖb （α＝０〜π） Ｖs ２＝ｓｉｎ（ωｔ＋α＋π）＋Ｖb 従って、演算出力Ｖa は、（Ｖs １＋Ｖs ２）／２から
ｓｉｎ波成分を除去したＶa ＝Ｖb として算出され、演
算出力Ｖa は直流バイアスＶb そのものを指定する出力
となり、サンプルホールド回路７でサンプルタイミング
トリガｈでサンプルホールドされて減算器８に供給され
る。減算器８は、プリアンブル信号ａから直流バイアス
Ｖb を減じ出力端子１０４に送出する。
含む場合は、プリアンブル信号ａはｓｉｎ（ωｔ）＋Ｖ
b として表現され、これに対応してサンプルホールド出
力Ｖs １，Ｖs ２はそれぞれ次のように示される。 Ｖs １＝ｓｉｎ（ωｔ＋α）＋Ｖb （α＝０〜π） Ｖs ２＝ｓｉｎ（ωｔ＋α＋π）＋Ｖb 従って、演算出力Ｖa は、（Ｖs １＋Ｖs ２）／２から
ｓｉｎ波成分を除去したＶa ＝Ｖb として算出され、演
算出力Ｖa は直流バイアスＶb そのものを指定する出力
となり、サンプルホールド回路７でサンプルタイミング
トリガｈでサンプルホールドされて減算器８に供給され
る。減算器８は、プリアンブル信号ａから直流バイアス
Ｖb を減じ出力端子１０４に送出する。
【００２８】なお、上述した処理において、ゲートコン
トローラ５は、クロックカウンタ３から提供されるカウ
ントデータｅに基づいてプリアンブル信号入力時のみサ
ンプルホールド回路７をサンプルするようにサンプルタ
イミングトリガｈを出力し、サンプルホールド回路７は
演算器６の出力する直流バイアス分をサンプルすること
ができ、本実施例ではプリアンブル期間が終わると同時
にゲートコントローラ５はサンプルホールド回路７をホ
ールドしている。
トローラ５は、クロックカウンタ３から提供されるカウ
ントデータｅに基づいてプリアンブル信号入力時のみサ
ンプルホールド回路７をサンプルするようにサンプルタ
イミングトリガｈを出力し、サンプルホールド回路７は
演算器６の出力する直流バイアス分をサンプルすること
ができ、本実施例ではプリアンブル期間が終わると同時
にゲートコントローラ５はサンプルホールド回路７をホ
ールドしている。
【００２９】但し、ホールドのタイミングはプリアンブ
ル期間終了前でも演算処理に必要かつ十分なサンプル量
を確保していれば構わない。ホールドされた信号は、ク
ロックカウンタ３にデータウインドウｃが入力されるま
では変更されない。これはプリアンブル信号が入力され
るごとに、直流バイアスが適応的に更新されることを可
能とする動機に基づく。このようにして、ＦＳＫ変調方
式の移動通信システムにおいて、ディスクリミネータ出
力の信号の含む直流バイアスのみを相殺するように抑止
し、安定した受信を行うことができる。
ル期間終了前でも演算処理に必要かつ十分なサンプル量
を確保していれば構わない。ホールドされた信号は、ク
ロックカウンタ３にデータウインドウｃが入力されるま
では変更されない。これはプリアンブル信号が入力され
るごとに、直流バイアスが適応的に更新されることを可
能とする動機に基づく。このようにして、ＦＳＫ変調方
式の移動通信システムにおいて、ディスクリミネータ出
力の信号の含む直流バイアスのみを相殺するように抑止
し、安定した受信を行うことができる。
【００３０】図２の（ｂ）は、オーバートーンとしてプ
リアンブル周期を４等分割する周期のクロックのサンプ
ルタイミングトリガを発生し、４つのサンプルタイミン
グトリガｔ5,ｔ6,ｔ7 およびｔ8 のタイミングでプリア
ンブル信号ａをサンプルホールドして４つのサンプルホ
ールド出力Ｖs ５，Ｖs ６，Ｖs ７およびＶs ８を出力
する場合を示すものである。
リアンブル周期を４等分割する周期のクロックのサンプ
ルタイミングトリガを発生し、４つのサンプルタイミン
グトリガｔ5,ｔ6,ｔ7 およびｔ8 のタイミングでプリア
ンブル信号ａをサンプルホールドして４つのサンプルホ
ールド出力Ｖs ５，Ｖs ６，Ｖs ７およびＶs ８を出力
する場合を示すものである。
【００３１】この場合の演算出力Ｖa は、Ｖs １とＶs
３、Ｖs ２とＶs ４という互いに逆極性（πシフト）し
ているものの加算でｓｉｎ部分が相殺され、直流バイア
スＶb が存在するときの４分割出力として、Ｖs １＋Ｖ
s ２＋Ｖs ３＋Ｖs ４＝４Ｖb ／４となってＶb が求ま
る。直流バイアスＶb が存在しない場合の演算出力Ｖa
＝０である。この場合には、演算器６の入力側に配置す
べきサンプルホールド回路は４個必要となる。他の２n
の周期の場合についても同様にして直流バイアスＶb を
求めることができる。
３、Ｖs ２とＶs ４という互いに逆極性（πシフト）し
ているものの加算でｓｉｎ部分が相殺され、直流バイア
スＶb が存在するときの４分割出力として、Ｖs １＋Ｖ
s ２＋Ｖs ３＋Ｖs ４＝４Ｖb ／４となってＶb が求ま
る。直流バイアスＶb が存在しない場合の演算出力Ｖa
＝０である。この場合には、演算器６の入力側に配置す
べきサンプルホールド回路は４個必要となる。他の２n
の周期の場合についても同様にして直流バイアスＶb を
求めることができる。
【００３２】
【発明の効果】以上説明したように本発明は、ＦＳＫ変
調方式で運用する移動通信システムの受信器において、
受信データの先頭に設定するプリアンブル信号を利用し
て受信信号のクロックに同期した２n 倍のクロックのサ
ンプルタイミングトリガを生成し、このサンプルタイミ
ングトリガでプリアンブル信号をサンプルホールドして
得られる互いに逆特性のサンプルデータの組を加算して
平均化処理することにより、プリアンブル信号の含む直
流バイアスを著しく容易に検出しうる簡素な構成の直流
バイアス抑止回路が実現できる効果を有する。
調方式で運用する移動通信システムの受信器において、
受信データの先頭に設定するプリアンブル信号を利用し
て受信信号のクロックに同期した２n 倍のクロックのサ
ンプルタイミングトリガを生成し、このサンプルタイミ
ングトリガでプリアンブル信号をサンプルホールドして
得られる互いに逆特性のサンプルデータの組を加算して
平均化処理することにより、プリアンブル信号の含む直
流バイアスを著しく容易に検出しうる簡素な構成の直流
バイアス抑止回路が実現できる効果を有する。
【図１】本発明の一実施例の直流バイアス抑圧回路の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明の直流バイアス抽出の原理を示す説明図
である。
である。
【図３】従来のＦＳＫ受信器の基本的構成を示すブロッ
ク図である。
ク図である。
【図４】従来の直流バイアス抑圧回路の構成を示す回路
図である。
図である。
１ａ サンプルホールド回路 １ｂ サンプルホールド回路 ２ オーバートーン発生器 ３ クロックカウンタ ４ デコーダ ５ ゲートコントローラ ６ 演算器 ７ サンプルホールド回路 ８ 減算器
Claims (2)
- 【請求項１】 ＦＳＫ変調方式で運用する移動体通信シ
ステムにおける受信器の受信信号に生起する直流成分と
しての直流バイアスを除去する直流バイアス除去回路で
あって、受信信号の先頭に設定されるｓｉｎ波のプリア
ンブル信号との同期を確保し且つ前記プリアンブル信号
の周期を均等に分割するように逓倍した周期を有するオ
ーバートーンクロックを再生クロックに基づいて発生
し、前記オーバートーンクロックの周期のタイミングの
サンプルホールドトリガを出力するサンプルホールドト
リガ出力手段と、前記プリアンブル信号を前記サンプル
ホールドトリガでサンプルホールドして得られる互いに
逆特性のサンプルホールド出力の加算並びに加算結果に
施す平均化処理に基づいて前記プリアンブル信号の含む
前記直流バイアスを算出し、この直流バイアスを受信信
号から減算除去する直流バイアス除去手段とを備えるこ
とを特徴とする直流バイアス除去回路。 - 【請求項２】 前記オーバートーンクロックが、前記プ
リアンブル信号を形成するｓｉｎ波の周期の１／２n
（ｎ＝１，２，３，……ｍ）の周期を有するものとした
ことを特徴とする請求項１記載の直流バイアス除去回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30241396A JPH10136038A (ja) | 1996-10-28 | 1996-10-28 | 直流バイアス除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30241396A JPH10136038A (ja) | 1996-10-28 | 1996-10-28 | 直流バイアス除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10136038A true JPH10136038A (ja) | 1998-05-22 |
Family
ID=17908630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30241396A Pending JPH10136038A (ja) | 1996-10-28 | 1996-10-28 | 直流バイアス除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10136038A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003032216A (ja) * | 2001-07-19 | 2003-01-31 | Fujitsu General Ltd | Ｏｆｄｍ受信方法および装置 |
-
1996
- 1996-10-28 JP JP30241396A patent/JPH10136038A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003032216A (ja) * | 2001-07-19 | 2003-01-31 | Fujitsu General Ltd | Ｏｆｄｍ受信方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0056464B1 (en) | Pulsive noise removing apparatus | |
| KR100689033B1 (ko) | 데이터 슬라이서 및 이를 적용한 알에프 수신기 | |
| KR950024602A (ko) | 텔레비젼 신호에 실려있는 디지탈 신호용 시그마-델타 아날로그/디지탈 변환을 갖는 수신기 | |
| JP3396067B2 (ja) | データ処理回路 | |
| JPH10164152A (ja) | Ｆｓｋ受信機用中心誤差検出回路 | |
| JPH11298541A (ja) | 中心レベル誤差検出補正回路 | |
| JPH11298542A (ja) | 中心誤差検出補正回路 | |
| JPH0654374U (ja) | 輝度信号と色信号との時間差の補正回路 | |
| JPS6221429B2 (ja) | ||
| US6661858B1 (en) | DC restoration circuit for a radio receiver | |
| US20060261883A1 (en) | FSK demodulator | |
| JP2655080B2 (ja) | スペクトラム拡散無線通信方式の受信装置 | |
| JPH0946254A (ja) | 受信装置 | |
| JPH07235954A (ja) | Ｆｓｋ受信機用復調補正回路 | |
| JP3387409B2 (ja) | ディジタル復調回路 | |
| JP3367728B2 (ja) | Ｆｍ受信装置 | |
| JP2002111758A (ja) | 波形整形回路及びその波形整形方法 | |
| JP3658769B2 (ja) | 受信装置 | |
| JP2602342B2 (ja) | スイッチングノイズ除去装置 | |
| US20060129318A1 (en) | Symbol position detection device and symbol position detection method | |
| JPH03238929A (ja) | ノイズキャンセラー | |
| JP3057277B2 (ja) | パルス検出装置 | |
| KR20000039725A (ko) | 디지탈 심볼 타이밍 복원 장치 | |
| JPH07177183A (ja) | 伝送システム及び受信機 | |
| JPH03167968A (ja) | ゴーストリデューサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040809 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040817 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041012 |
|
| A02 | Decision of refusal |
Effective date: 20041221 Free format text: JAPANESE INTERMEDIATE CODE: A02 |