JPH0325796B2 - - Google Patents
Info
- Publication number
- JPH0325796B2 JPH0325796B2 JP59107639A JP10763984A JPH0325796B2 JP H0325796 B2 JPH0325796 B2 JP H0325796B2 JP 59107639 A JP59107639 A JP 59107639A JP 10763984 A JP10763984 A JP 10763984A JP H0325796 B2 JPH0325796 B2 JP H0325796B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- modulation
- noise
- modulated
- musical tone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、電子楽器とその他楽音発生装置で
使用する変調効果装置に関し、特にデイジタル楽
音信号に変調効果を与えるものに関する。
使用する変調効果装置に関し、特にデイジタル楽
音信号に変調効果を与えるものに関する。
従来の技術
サンプリングクロツク周波数を一定にしたまま
でデイジタル的に遅延変調をかけることができる
ようにしたデイジタル楽音変調装置としては、特
開昭58−83894号公報に示されたものが公知とな
つてる。この種のデイジタル楽音変調装置では、
同公報の第１図に示されているように、読み書き
メモリに入力信号（デイジタル楽音信号）を入力
し、アドレス演算回路によつて該メモリの書込み
アドレスと読出しアドレスを指定し、書込みアド
レスは入力信号のサンプリング周期に同期して規
則的時間で順番に指定するが、読出しアドレスは
変調信号発生器の出力に応じて変調したものを用
いるようにしている。このような読出しアドレス
の変調によつて、サンプリングクロツク周波数を
一定にしたままでデイジタル楽音信号を遅延変調
し、位相変調効果を得ることができる。
でデイジタル的に遅延変調をかけることができる
ようにしたデイジタル楽音変調装置としては、特
開昭58−83894号公報に示されたものが公知とな
つてる。この種のデイジタル楽音変調装置では、
同公報の第１図に示されているように、読み書き
メモリに入力信号（デイジタル楽音信号）を入力
し、アドレス演算回路によつて該メモリの書込み
アドレスと読出しアドレスを指定し、書込みアド
レスは入力信号のサンプリング周期に同期して規
則的時間で順番に指定するが、読出しアドレスは
変調信号発生器の出力に応じて変調したものを用
いるようにしている。このような読出しアドレス
の変調によつて、サンプリングクロツク周波数を
一定にしたままでデイジタル楽音信号を遅延変調
し、位相変調効果を得ることができる。
発明が解決しようとする問題点
しかし、上述のような従来技術では、周期的な
変調信号を用いた場合、変調の度合いによつては
サンプリング周波数を越える成分が変調された楽
音信号に含まれることがあり、耳障わりな周期的
ノイズをもたらす要因となつていた。
変調信号を用いた場合、変調の度合いによつては
サンプリング周波数を越える成分が変調された楽
音信号に含まれることがあり、耳障わりな周期的
ノイズをもたらす要因となつていた。
この発明は上述の点に鑑みてなされたもので、
上述のような耳障わりな周期的ノイズを除去若し
くは軽減し得るようにした変調効果装置を提供し
ようとするものである。
上述のような耳障わりな周期的ノイズを除去若し
くは軽減し得るようにした変調効果装置を提供し
ようとするものである。
問題点を解決するための手段
上述の目的の達成のために、この発明において
は、ノイズ信号発生手段と、変調信号をノイズ信
号によつて変調するノイズ変調手段とを具え、こ
のノイズ変調手段で変調された変調信号に従つて
メモリの読出しアドレス信号を変調するようにし
たことを特徴とする。
は、ノイズ信号発生手段と、変調信号をノイズ信
号によつて変調するノイズ変調手段とを具え、こ
のノイズ変調手段で変調された変調信号に従つて
メモリの読出しアドレス信号を変調するようにし
たことを特徴とする。
作 用
変調信号がノイズ信号によつて変調されること
により変調信号にノイズ成分が付加されることに
なり、この変調信号によつて変調された楽音信号
に含まれる可能性のあるノイズ成分からは周期性
が消失する（又は目立たなくなる）。
により変調信号にノイズ成分が付加されることに
なり、この変調信号によつて変調された楽音信号
に含まれる可能性のあるノイズ成分からは周期性
が消失する（又は目立たなくなる）。
周期的ノイズを目立たなくし、なおかつ変調信
号の周期性も損わないようにするには、ノイズ変
調手段においてノイズ信号によつて変調信号を変
更する場合、変調信号の値を余り大きく変更しな
いようにするのがよい。例えば変調信号を整数部
と小数部に分けて考えた場合、小数部の重みに対
してノイズ信号による変更を加えるようにすると
よい。
号の周期性も損わないようにするには、ノイズ変
調手段においてノイズ信号によつて変調信号を変
更する場合、変調信号の値を余り大きく変更しな
いようにするのがよい。例えば変調信号を整数部
と小数部に分けて考えた場合、小数部の重みに対
してノイズ信号による変更を加えるようにすると
よい。
実施例
以下添付図面を参照してこの発明の幾つかの実
施例を詳細に説明しよう。
施例を詳細に説明しよう。
第１図には、変調の分解能を高めるために補間
回路６を用いた変調効果装置においてこの発明を
適用した一実施例が示されている。変調信号発生
手段１は変調信号をデイジタルで発生するもので
あり、例えば変調信号は周期性をもつものであ
る。ノイズ信号発生器７はノイズ信号をデイジタ
ルで発生するもので、例えば１ビツトのデータ
“１”又は“０”がランダムに生じるものである。
ノイズ変調手段に相当する加算器８は、変調信号
発生手段１で発生した変調信号をノイズ信号発生
器７で発生したノイズ信号によつて変調するもの
であり、変調信号の下位ビツトに対してノイズ信
号を加算することにより変調信号の値を微小な範
囲でランダムに変更する。従つて、変調信号の全
体的な周期性は損われないが、そこにランダムな
ノイズ成分が細かな振幅で重畳されたような状態
に変調される。変調された変調信号はアドレス制
御手段２に入力される。
回路６を用いた変調効果装置においてこの発明を
適用した一実施例が示されている。変調信号発生
手段１は変調信号をデイジタルで発生するもので
あり、例えば変調信号は周期性をもつものであ
る。ノイズ信号発生器７はノイズ信号をデイジタ
ルで発生するもので、例えば１ビツトのデータ
“１”又は“０”がランダムに生じるものである。
ノイズ変調手段に相当する加算器８は、変調信号
発生手段１で発生した変調信号をノイズ信号発生
器７で発生したノイズ信号によつて変調するもの
であり、変調信号の下位ビツトに対してノイズ信
号を加算することにより変調信号の値を微小な範
囲でランダムに変更する。従つて、変調信号の全
体的な周期性は損われないが、そこにランダムな
ノイズ成分が細かな振幅で重畳されたような状態
に変調される。変調された変調信号はアドレス制
御手段２に入力される。
アドレス制御手段２は、変調されるべきデイジ
タル楽音信号のサンプリング周期に対応する所定
のサンプリング周期に従つて書込みアドレス信号
を発生すると共に、加算器８でノイズ変調された
変調信号に従つて変調された状態で読出しアドレ
ス信号を発生するものである。読み書きメモリ３
は、変調されるべきデイジタル楽音信号をデータ
入力に入力し、書込みアドレス信号に従つて該楽
音信号のサンプル点振幅値データを書込み、記憶
されたサンプル点振幅値データを読出しアドレス
信号に従つて読出す。書込みアドレス信号及び読
み出しアドレス信号の発生タイミングはサンプリ
ング周期に同期している。
タル楽音信号のサンプリング周期に対応する所定
のサンプリング周期に従つて書込みアドレス信号
を発生すると共に、加算器８でノイズ変調された
変調信号に従つて変調された状態で読出しアドレ
ス信号を発生するものである。読み書きメモリ３
は、変調されるべきデイジタル楽音信号をデータ
入力に入力し、書込みアドレス信号に従つて該楽
音信号のサンプル点振幅値データを書込み、記憶
されたサンプル点振幅値データを読出しアドレス
信号に従つて読出す。書込みアドレス信号及び読
み出しアドレス信号の発生タイミングはサンプリ
ング周期に同期している。
書込みは書込みアドレス信号によつて常に規則
的に行われ、入力されたデイジタル楽音信号の各
サンプル点振幅値データはメモリ３の各アドレス
に次々に記憶される。一方、読出しアドレス信号
は変調信号によつて変調されるので、メモリ３に
記憶したサンプル点振幅値データは等間隔アドレ
スは読出されず、位相変調された状態で読出され
る。しかし、読出しアドレスの変調のみでは１サ
ンプリング周期に対応する位相量を最小限度（最
小分解度）としてしか変調できないので、余り良
い分解能が得られない。
的に行われ、入力されたデイジタル楽音信号の各
サンプル点振幅値データはメモリ３の各アドレス
に次々に記憶される。一方、読出しアドレス信号
は変調信号によつて変調されるので、メモリ３に
記憶したサンプル点振幅値データは等間隔アドレ
スは読出されず、位相変調された状態で読出され
る。しかし、読出しアドレスの変調のみでは１サ
ンプリング周期に対応する位相量を最小限度（最
小分解度）としてしか変調できないので、余り良
い分解能が得られない。
そこで、位相変調の分解能を高めるために補間
回路６が設けられている。補間回路６は、或るサ
ンプル点の振幅値データSjをラツチするラツチ回
路６１と、その次のサンプル点の振幅値データ
Sj+1をラツチするラツチ回路６２と、ラツチされ
た隣合うサンプル点振幅値データの差Sj+1−Sjを
求める減算器６３と、減算器６３の出力を補間係
数データによつて重みづけする掛算器６４と、掛
算器６４の出力とラツチ回路６１から出力された
現サンプル点の振幅値データSjとを加算する加算
器６５とを具えている。補間係数データとして、
加算器（変調手段）８から出力された変調信号が
用いられる。変調信号は整数部と小数部に分けて
利用されるようになつており、その整数部データ
ISが読出しアドレスの変調のためにアドレス制御
手段２に与えられ、その小数部データFRが補間
係数データとして補間回路６の掛算器６４に与え
られる。この場合、加算器８においては、変調信
号の小数部の重みに対してノイズ信号を加算する
とよい。例えば、小数部データの最下位ビツト又
はそれ以上の適宜ビツトの重みに対して１ビツト
のノイズ信号を加算する。図の例では補間回路６
における補間は直線補間となるが、補間係数デー
タがノイズ信号によつて変調されるので、ランダ
ムなノイズ成分を含む補間が行われる。
回路６が設けられている。補間回路６は、或るサ
ンプル点の振幅値データSjをラツチするラツチ回
路６１と、その次のサンプル点の振幅値データ
Sj+1をラツチするラツチ回路６２と、ラツチされ
た隣合うサンプル点振幅値データの差Sj+1−Sjを
求める減算器６３と、減算器６３の出力を補間係
数データによつて重みづけする掛算器６４と、掛
算器６４の出力とラツチ回路６１から出力された
現サンプル点の振幅値データSjとを加算する加算
器６５とを具えている。補間係数データとして、
加算器（変調手段）８から出力された変調信号が
用いられる。変調信号は整数部と小数部に分けて
利用されるようになつており、その整数部データ
ISが読出しアドレスの変調のためにアドレス制御
手段２に与えられ、その小数部データFRが補間
係数データとして補間回路６の掛算器６４に与え
られる。この場合、加算器８においては、変調信
号の小数部の重みに対してノイズ信号を加算する
とよい。例えば、小数部データの最下位ビツト又
はそれ以上の適宜ビツトの重みに対して１ビツト
のノイズ信号を加算する。図の例では補間回路６
における補間は直線補間となるが、補間係数デー
タがノイズ信号によつて変調されるので、ランダ
ムなノイズ成分を含む補間が行われる。
なお、同じサンプル時間内に隣接する２つのサ
ンプル点振幅値データをラツチ回路６１，６２に
ラツチすることは、アドレス制御手段２によつて
メモリ３の読出しを時分割で制御することにより
行われる。すなわち、１サンプル時間の最初に現
サンプル点の振幅値データを読出しアドレス信号
に従つてメモリ３から読出して、これに同期して
ラツチ回路６１にメモリ３の出力をラツチし、次
に同じサンプル時間内でそれよりも少し遅れて次
のサンプル点の振幅値データをメモリ３から読出
し、これに同期してラツチ回路６２にメモリ３の
出力をラツチすることによつて容易に行える。
ンプル点振幅値データをラツチ回路６１，６２に
ラツチすることは、アドレス制御手段２によつて
メモリ３の読出しを時分割で制御することにより
行われる。すなわち、１サンプル時間の最初に現
サンプル点の振幅値データを読出しアドレス信号
に従つてメモリ３から読出して、これに同期して
ラツチ回路６１にメモリ３の出力をラツチし、次
に同じサンプル時間内でそれよりも少し遅れて次
のサンプル点の振幅値データをメモリ３から読出
し、これに同期してラツチ回路６２にメモリ３の
出力をラツチすることによつて容易に行える。
第２図乃至第４図はこの発明の別の実施例を示
すもので、位相変調の分解能を高めるために、第
１図のような補間回路６を用いずに、メモリ３の
読出し出力を遅延させる遅延手段を夫々用いたも
のである。第２図及び第３図の例は、メモリ３か
ら一旦読出したサンプル点振幅値データを変調信
号の小数部データFRに応じて可変遅延制御する
ようにしたものであり、そのための遅延手段４と
して、第２図ではラツチ回路４１とダウンカウン
タ４２が用いられ、第３図ではシフトレジスタ４
３とラツチ回路４４が用いられる。第４図の例
は、メモリ３の読出しタイミングそのものを変調
信号の小数部データFRに応じて可変遅延制御す
るようにしたものであり、そのための遅延手段５
としてラツチ回路５１とダウンカウンタ５２が用
いられる。
すもので、位相変調の分解能を高めるために、第
１図のような補間回路６を用いずに、メモリ３の
読出し出力を遅延させる遅延手段を夫々用いたも
のである。第２図及び第３図の例は、メモリ３か
ら一旦読出したサンプル点振幅値データを変調信
号の小数部データFRに応じて可変遅延制御する
ようにしたものであり、そのための遅延手段４と
して、第２図ではラツチ回路４１とダウンカウン
タ４２が用いられ、第３図ではシフトレジスタ４
３とラツチ回路４４が用いられる。第４図の例
は、メモリ３の読出しタイミングそのものを変調
信号の小数部データFRに応じて可変遅延制御す
るようにしたものであり、そのための遅延手段５
としてラツチ回路５１とダウンカウンタ５２が用
いられる。
まず第２図について説明すると、変調信号発生
手段１は、変調信号発生器１１と、この発生器１
１で発生したデイジタル変調信号に変調深さ係数
を掛算する掛算器１２とを含んでおり、掛算器１
２から出力されたデイジタル変調信号が前述と同
様にノイズ変調手段としての加算器８に与えら
れ、ノイズ信号発生器７からのノイズ信号が変調
信号の小数部に加算される。アドレス制御手段２
は、入力デイジタル楽音信号のサンプリング周期
に対応するクロツクパルスφ1を逐次カウントす
るモジユロＮのカウンタ２１と、このカウンタ２
１のカウント出力をゲートして書込みアドレス信
号として出力するゲート２２と、カウンタ２１の
カウント出力を加算器８から出力された変調信号
の整数部データISによつて変調するための演算器
２３と、この演算器２３の出力をゲートして読出
しアドレス信号として出力するゲート２４とを含
んでいる。カウンタ２１のモジユロ数Ｎは、メモ
リ３の全アドレス数に対応する。演算器２３は、
一例として加減算器であり、サインビツトによつ
て正負符号が区別された変調信号の整数部データ
ISを入力して、該データISをカウンタ２１の出力
（すなわち書込みアドレス信号）に加算又は減算
すると共に、所定のオフセツト値OFSを減算
（又は加算）する。こうして、書込みアドレス信
号を変調信号の整数部に従つて変調し、かつこれ
を所定値だけオフセツトしたものが、読出しアド
レス信号となる。オフセツトは、同じサンプリン
グ周期内で行われるメモリ３の読出しと書込みが
干渉し合わないようにするために、読出しアドレ
スと書込みアドレスに適当なずれをもたせるため
の制御である。
手段１は、変調信号発生器１１と、この発生器１
１で発生したデイジタル変調信号に変調深さ係数
を掛算する掛算器１２とを含んでおり、掛算器１
２から出力されたデイジタル変調信号が前述と同
様にノイズ変調手段としての加算器８に与えら
れ、ノイズ信号発生器７からのノイズ信号が変調
信号の小数部に加算される。アドレス制御手段２
は、入力デイジタル楽音信号のサンプリング周期
に対応するクロツクパルスφ1を逐次カウントす
るモジユロＮのカウンタ２１と、このカウンタ２
１のカウント出力をゲートして書込みアドレス信
号として出力するゲート２２と、カウンタ２１の
カウント出力を加算器８から出力された変調信号
の整数部データISによつて変調するための演算器
２３と、この演算器２３の出力をゲートして読出
しアドレス信号として出力するゲート２４とを含
んでいる。カウンタ２１のモジユロ数Ｎは、メモ
リ３の全アドレス数に対応する。演算器２３は、
一例として加減算器であり、サインビツトによつ
て正負符号が区別された変調信号の整数部データ
ISを入力して、該データISをカウンタ２１の出力
（すなわち書込みアドレス信号）に加算又は減算
すると共に、所定のオフセツト値OFSを減算
（又は加算）する。こうして、書込みアドレス信
号を変調信号の整数部に従つて変調し、かつこれ
を所定値だけオフセツトしたものが、読出しアド
レス信号となる。オフセツトは、同じサンプリン
グ周期内で行われるメモリ３の読出しと書込みが
干渉し合わないようにするために、読出しアドレ
スと書込みアドレスに適当なずれをもたせるため
の制御である。
両ゲート２２，２４の出力はワイヤードオア接
続されてメモリ３のアドレス入力ADRSに与えら
れる。メモリ３のデータ入力DIには、前述の通
り、変調されるべきデイジタル楽音信号が与えら
れる。
続されてメモリ３のアドレス入力ADRSに与えら
れる。メモリ３のデータ入力DIには、前述の通
り、変調されるべきデイジタル楽音信号が与えら
れる。
遅延手段４は、メモリ３の読出し出力を入力し
たラツチ回路４１と、ダウンカウンタ４２を含
む。加算器８から出力された変調信号の小数部デ
ータFRが反転制御回路１３に与えられ、その正
負に応じて該データFRの各ビツトが反転若しく
は非反転制御される。例えば、加算器８から出力
された変調信号のサインビツトが反転制御回路１
３の制御入力に与えられ、反転制御回路１３で
は、このサインビツトが「正」のとき、小数部デ
ータFRを反転してデータとして出力し、サイ
ンビツトが「負」のときは該小数部データFRを
反転せずにそのまま出力する。ダウンカウンタ４
２は、反転制御回路１３から出力された小数部デ
ータFR若しくはその反転テータプリセツトデ
ータ入力PDに入力し、プリセツト制御入力PSに
加わるクロツクパルスφ2が“１”のときプリセ
ツト入力されたデータFR又はを取り込み、そ
の後、カウント内容が零になるまでマスタクロツ
クパルスφMをダウンカウントする構成である。
カウンタ４２から出力されるゼロ検出パルスZ0が
ラツチ回路４１のラツチ制御入力に与えられるよ
うになつており、カウンタ４２のカウント内容が
零になつたとき該パルスZ0が“１”に立上り、メ
モリ３の読出し出力をラツチする。ラツチ回路４
１にラツチされた信号はこの変調効果装置の出力
信号として出力され、例えばＤ／Ａ変換器等に与
えられる。
たラツチ回路４１と、ダウンカウンタ４２を含
む。加算器８から出力された変調信号の小数部デ
ータFRが反転制御回路１３に与えられ、その正
負に応じて該データFRの各ビツトが反転若しく
は非反転制御される。例えば、加算器８から出力
された変調信号のサインビツトが反転制御回路１
３の制御入力に与えられ、反転制御回路１３で
は、このサインビツトが「正」のとき、小数部デ
ータFRを反転してデータとして出力し、サイ
ンビツトが「負」のときは該小数部データFRを
反転せずにそのまま出力する。ダウンカウンタ４
２は、反転制御回路１３から出力された小数部デ
ータFR若しくはその反転テータプリセツトデ
ータ入力PDに入力し、プリセツト制御入力PSに
加わるクロツクパルスφ2が“１”のときプリセ
ツト入力されたデータFR又はを取り込み、そ
の後、カウント内容が零になるまでマスタクロツ
クパルスφMをダウンカウントする構成である。
カウンタ４２から出力されるゼロ検出パルスZ0が
ラツチ回路４１のラツチ制御入力に与えられるよ
うになつており、カウンタ４２のカウント内容が
零になつたとき該パルスZ0が“１”に立上り、メ
モリ３の読出し出力をラツチする。ラツチ回路４
１にラツチされた信号はこの変調効果装置の出力
信号として出力され、例えばＤ／Ａ変換器等に与
えられる。
サンプリングクロツクパルスφ0の一例を示す
と第５図のようであり、マスタクロツクパルス
φMの１周期分のパルス幅と、デイジタル楽音信
号の１サンプリング周期Ｔに同期した周期を持つ
ている。このサンプリングクロツクパルスφ0は
変調信号発生器１１に与えられ、変調信号発生制
御用のクロツク信号として使用される。また、サ
ンプリングクロツクパルスφ0は掛算器１２の演
算イネーブル信号としても使用される。掛算器１
２は、このパルスφ0によつてサンプリング周期
の冒頭で変調深さ係数と変調信号の掛算を行い、
以後そのサンプリング周期中はその掛算結果を保
持出力する。
と第５図のようであり、マスタクロツクパルス
φMの１周期分のパルス幅と、デイジタル楽音信
号の１サンプリング周期Ｔに同期した周期を持つ
ている。このサンプリングクロツクパルスφ0は
変調信号発生器１１に与えられ、変調信号発生制
御用のクロツク信号として使用される。また、サ
ンプリングクロツクパルスφ0は掛算器１２の演
算イネーブル信号としても使用される。掛算器１
２は、このパルスφ0によつてサンプリング周期
の冒頭で変調深さ係数と変調信号の掛算を行い、
以後そのサンプリング周期中はその掛算結果を保
持出力する。
サンプリングクロツクパルスφ0の直後に第５
図に示すようにそれと同一パルス幅、同一周期Ｔ
のクロツクパルスφ1が発生される。このサンプ
リングクロツクパルスφ1は、ノイズ信号発生器
７に与えられ、ノイズ信号発生制御用のクロツク
信号として使用される。従つてノイズ信号はサン
プリング周期Ｔを最小単位として“１”又は
“０”にランダムに変化する。また、クロツクパ
ルスφ1は、前述の通りカウンタ２１のカウント
クロツクとして使用されるほか、加算器８の演算
イネーブル信号としても使用される。加算器８
は、このパルスφ1によつてサンプリング周期の
冒頭でノイズ信号と変調信号の加算を行い、以後
そのサンプリング周期中はその加算結果（ノイズ
信号によつて変更された変調信号）を保持出力す
る。
図に示すようにそれと同一パルス幅、同一周期Ｔ
のクロツクパルスφ1が発生される。このサンプ
リングクロツクパルスφ1は、ノイズ信号発生器
７に与えられ、ノイズ信号発生制御用のクロツク
信号として使用される。従つてノイズ信号はサン
プリング周期Ｔを最小単位として“１”又は
“０”にランダムに変化する。また、クロツクパ
ルスφ1は、前述の通りカウンタ２１のカウント
クロツクとして使用されるほか、加算器８の演算
イネーブル信号としても使用される。加算器８
は、このパルスφ1によつてサンプリング周期の
冒頭でノイズ信号と変調信号の加算を行い、以後
そのサンプリング周期中はその加算結果（ノイズ
信号によつて変更された変調信号）を保持出力す
る。
クロツクパルスφ1から幾らか遅れて第５図に
示すようにそれと同一パルス幅、同一周期のクロ
ツクパルスφ2が発生される。このクロツクパル
スφ2によつて演算器２３がイネーブルされて前
述のアドレス変調及びオフセツト演算を行い、以
後次のパルスφ2の発生タイミングまでその演算
結果を保持出力する。このクロツクパルスφ2は
ゲート２２にも加えられる。第５図に示すよう
に、このクロツクパルスφ2を反転した信号がク
ロツクパルスφ3であり、これがゲート２４に加
えられると共に、メモリ３のリード／ライン入力
Ｒ／にも与えられる。
示すようにそれと同一パルス幅、同一周期のクロ
ツクパルスφ2が発生される。このクロツクパル
スφ2によつて演算器２３がイネーブルされて前
述のアドレス変調及びオフセツト演算を行い、以
後次のパルスφ2の発生タイミングまでその演算
結果を保持出力する。このクロツクパルスφ2は
ゲート２２にも加えられる。第５図に示すよう
に、このクロツクパルスφ2を反転した信号がク
ロツクパルスφ3であり、これがゲート２４に加
えられると共に、メモリ３のリード／ライン入力
Ｒ／にも与えられる。
メモリ３は入力Ｒ／に加えられたパルスφ3
が“０”のとき書込みモードとされる。このとき
ゲート２２がパルスφ2の“１”により開かれて
おり、カウンタ２１のカウント内容が該ゲート２
２を通過して書込みアドレス信号としてメモリ３
のアドレス入力ADRSに与えられる。カウンタ２
１はクロツクパルスφ1によつて１サンプリング
周期毎に１カウントアツプされる。従つて、入力
デイジタル楽音信号の各サンプル点毎の振幅値デ
ータがメモリ３内の順次アドレスに順番に記憶さ
れる。
が“０”のとき書込みモードとされる。このとき
ゲート２２がパルスφ2の“１”により開かれて
おり、カウンタ２１のカウント内容が該ゲート２
２を通過して書込みアドレス信号としてメモリ３
のアドレス入力ADRSに与えられる。カウンタ２
１はクロツクパルスφ1によつて１サンプリング
周期毎に１カウントアツプされる。従つて、入力
デイジタル楽音信号の各サンプル点毎の振幅値デ
ータがメモリ３内の順次アドレスに順番に記憶さ
れる。
メモリ３は入力Ｒ／に加えられたパルスφ3
が“１”のとき読出しモードとされる。このとき
ゲート２４が開放されており、演算器２３の出力
が読出しアドレス信号としてアドレス入力ADRS
に与えられる。ここでもし、カウンタ２１の出力
つまり書込みアドレス信号が変調信号によつて変
調されなかつたならば、書込みアドレス信号を単
に一定値オフセツトしただけのものが読出しアド
レス信号となり、読出しアドレスの進み具合は全
く変調されず、従つて、全く変調されないデイジ
タル楽音信号がメモリ３から読出される。しか
し、カウンタ２１のカウント出力が変調信号の整
数部ISによつて変調されることにより、読出しア
ドレスの進み具合が変調され、結果的に位相変調
されたデイジタル楽音信号がメモリ３から読出さ
れる。例えば、変調信号が正の符号を持つときは
進相方向に（時間軸上で波形を圧縮する方向に）
変調され、負の符号を持つときは遅相方向に（時
間軸上で波形を伸張する方向に）変調される。
が“１”のとき読出しモードとされる。このとき
ゲート２４が開放されており、演算器２３の出力
が読出しアドレス信号としてアドレス入力ADRS
に与えられる。ここでもし、カウンタ２１の出力
つまり書込みアドレス信号が変調信号によつて変
調されなかつたならば、書込みアドレス信号を単
に一定値オフセツトしただけのものが読出しアド
レス信号となり、読出しアドレスの進み具合は全
く変調されず、従つて、全く変調されないデイジ
タル楽音信号がメモリ３から読出される。しか
し、カウンタ２１のカウント出力が変調信号の整
数部ISによつて変調されることにより、読出しア
ドレスの進み具合が変調され、結果的に位相変調
されたデイジタル楽音信号がメモリ３から読出さ
れる。例えば、変調信号が正の符号を持つときは
進相方向に（時間軸上で波形を圧縮する方向に）
変調され、負の符号を持つときは遅相方向に（時
間軸上で波形を伸張する方向に）変調される。
ダウンカウンタ４２はクロツクパルスφ2のタ
イミングで小数部データFR又はその反転データ
FRをプリセツトし、その後、カウント内容が零
になるまでマスタクロツクパルスφMをダウンカ
ウントする構成であるため、第５図に示すよう
に、クロツクパルスφ2の立下り（つまりクロツ
クパルスφ3の立上り）から小数部データFR又は
反転データの値に対応する数のマスタクロツ
クパルスφMがカウントされたときゼロ検出パル
スZ0が発生される。このゼロ検出パルスZ0のタイ
ミングでメモリ３の読出し出力がラツチ回路４１
にラツチされ、該ラツチ回路４１から出力され
る。従つて、メモリ３の読出し出力は、クロツク
パルスφ2の立上りタイミングで読出し開始され
たときに直ちに出力されるのではなく、小数部デ
ータFR又はの値に応じた微小時間だけ遅延さ
れることになる。この遅延時間の最大値は１サン
プリング周期Ｔであり、１サンプリング周期未満
の時間軸変調（位相変調）が変調信号の小数部デ
ータFRに応じて遅延手段４によつて付与される
ことになる。明らかなように、１サンプリング周
期Ｔを越える変調は、変調信号の整数部データIS
に応じてメモリ３の読出しアドレスを変調するこ
とにより実現される。
イミングで小数部データFR又はその反転データ
FRをプリセツトし、その後、カウント内容が零
になるまでマスタクロツクパルスφMをダウンカ
ウントする構成であるため、第５図に示すよう
に、クロツクパルスφ2の立下り（つまりクロツ
クパルスφ3の立上り）から小数部データFR又は
反転データの値に対応する数のマスタクロツ
クパルスφMがカウントされたときゼロ検出パル
スZ0が発生される。このゼロ検出パルスZ0のタイ
ミングでメモリ３の読出し出力がラツチ回路４１
にラツチされ、該ラツチ回路４１から出力され
る。従つて、メモリ３の読出し出力は、クロツク
パルスφ2の立上りタイミングで読出し開始され
たときに直ちに出力されるのではなく、小数部デ
ータFR又はの値に応じた微小時間だけ遅延さ
れることになる。この遅延時間の最大値は１サン
プリング周期Ｔであり、１サンプリング周期未満
の時間軸変調（位相変調）が変調信号の小数部デ
ータFRに応じて遅延手段４によつて付与される
ことになる。明らかなように、１サンプリング周
期Ｔを越える変調は、変調信号の整数部データIS
に応じてメモリ３の読出しアドレスを変調するこ
とにより実現される。
なお、反転制御回路１３は小数部データFRに
応じた遅延制御を変調信号の正負に応じて進相制
御又は遅相制御に切換えるためのものであり、例
えば正のときは小数部データFRに応じた変調を
進相方向の変調とし、負のときは遅相方向の変調
とするよう機能する。上述では、反転制御回路１
３において、サインビツトが正のとき小数部デー
タFRを反転し、負のときは反転しないようにし
ているが、これに限らず、整数部データISと小数
部データFRのデータ形式によつては上述とは逆
に正のとき非反転で負のとき反転するようにして
もよい。
応じた遅延制御を変調信号の正負に応じて進相制
御又は遅相制御に切換えるためのものであり、例
えば正のときは小数部データFRに応じた変調を
進相方向の変調とし、負のときは遅相方向の変調
とするよう機能する。上述では、反転制御回路１
３において、サインビツトが正のとき小数部デー
タFRを反転し、負のときは反転しないようにし
ているが、これに限らず、整数部データISと小数
部データFRのデータ形式によつては上述とは逆
に正のとき非反転で負のとき反転するようにして
もよい。
次に第３図の実施例について説明すると、第２
図と異なるのは遅延手段４の部分であり、他は同
一である。第３図の実施例では、メモリ３の読出
し出力を多段のシフトレジスタ４３に入力し、読
出されたサンプル点振幅値データそのものを所望
時間だけ遅延するようにしている。反転制御回路
１３から出力された変調信号の小数部データFR
又はその反転データがラツチ回路４４に入力
され、クロツクパルスφ2のタイミングでラツチ
される。シフトレジスタ４３は、ラツチ回路４４
から与えられる小数部データRF又はの値に応
じて信号遅延ステージ数を可変制御し得る構成の
ものである。シフトレジスタ４３はマスタクロツ
クパルスφMに従つてシフト制御されるものであ
り、メモリ３から読出されたサンプル点振幅値デ
ータを、変調信号の小数部データFR又はに対
応するステージ数だけ該マスタクロツクパルス
φMに従つて遅延し、出力する。こうして、第２
図と同様の遅延制御がなされる。
図と異なるのは遅延手段４の部分であり、他は同
一である。第３図の実施例では、メモリ３の読出
し出力を多段のシフトレジスタ４３に入力し、読
出されたサンプル点振幅値データそのものを所望
時間だけ遅延するようにしている。反転制御回路
１３から出力された変調信号の小数部データFR
又はその反転データがラツチ回路４４に入力
され、クロツクパルスφ2のタイミングでラツチ
される。シフトレジスタ４３は、ラツチ回路４４
から与えられる小数部データRF又はの値に応
じて信号遅延ステージ数を可変制御し得る構成の
ものである。シフトレジスタ４３はマスタクロツ
クパルスφMに従つてシフト制御されるものであ
り、メモリ３から読出されたサンプル点振幅値デ
ータを、変調信号の小数部データFR又はに対
応するステージ数だけ該マスタクロツクパルス
φMに従つて遅延し、出力する。こうして、第２
図と同様の遅延制御がなされる。
次に第４図の実施例について説明すると、第２
図と異なるのは読出しタイミング遅延手段５の部
分であり、他は同一である。読出しタイミング遅
延手段５はメモリ３の読出し出力をラツチするた
めのラツチ回路５１とダウンカウンタ５２とを含
んでいる。ダウンカウンタ５２は第２図のダウン
カウンタ４２と同一のものであり、クロツクパル
スφ2の立下り時から変調信号の小数部データFR
又はに対応する時間後にゼロ検出パルスZ0を
出力する。このゼロ検出パルスZ0はメモリ３のリ
ード制御入力Ｒに与えられると共にラツチ回路５
１のラツチ制御入力に与えられる。メモリ３のラ
イト制御入力Ｗにはクロツクパルスφ2が与えら
れる。従つて、メモリ３にはクロツクパルスφ3
の立上りに対応してゲート２４を介して読出しア
ドレス信号が与えられるが、直ちには読出され
ず、変調信号の小数部データFR又はの値に対
応する時間だけ遅れて読出し可能となり、そのと
き読出される。読出されたサンプル点振幅値デー
タは同時にラツチ回路５１にラツチされ、出力さ
れる。
図と異なるのは読出しタイミング遅延手段５の部
分であり、他は同一である。読出しタイミング遅
延手段５はメモリ３の読出し出力をラツチするた
めのラツチ回路５１とダウンカウンタ５２とを含
んでいる。ダウンカウンタ５２は第２図のダウン
カウンタ４２と同一のものであり、クロツクパル
スφ2の立下り時から変調信号の小数部データFR
又はに対応する時間後にゼロ検出パルスZ0を
出力する。このゼロ検出パルスZ0はメモリ３のリ
ード制御入力Ｒに与えられると共にラツチ回路５
１のラツチ制御入力に与えられる。メモリ３のラ
イト制御入力Ｗにはクロツクパルスφ2が与えら
れる。従つて、メモリ３にはクロツクパルスφ3
の立上りに対応してゲート２４を介して読出しア
ドレス信号が与えられるが、直ちには読出され
ず、変調信号の小数部データFR又はの値に対
応する時間だけ遅れて読出し可能となり、そのと
き読出される。読出されたサンプル点振幅値デー
タは同時にラツチ回路５１にラツチされ、出力さ
れる。
上述の各実施例において、ノイズ変調手段とし
ての加算器８は減算器又はその他の演算器であつ
てもよい。また、ノイズ信号発生器７から発生さ
れるノイズ信号は１ビツトに限らず複数ビツトの
ランダムなデイジタルデータであつてもよい。ま
た、上述ではノイズ信号の最小変化時間単位は１
サンプリング周期Ｔとしたが、もつと長くしても
よい（例えば変調信号の１周期あるいは1/2周期
あるいは1/4周期等の比較的長い時間であつても
よい）。
ての加算器８は減算器又はその他の演算器であつ
てもよい。また、ノイズ信号発生器７から発生さ
れるノイズ信号は１ビツトに限らず複数ビツトの
ランダムなデイジタルデータであつてもよい。ま
た、上述ではノイズ信号の最小変化時間単位は１
サンプリング周期Ｔとしたが、もつと長くしても
よい（例えば変調信号の１周期あるいは1/2周期
あるいは1/4周期等の比較的長い時間であつても
よい）。
変調信号の正負に応じて反転又は非反転制御さ
れた小数部データFR又はを得るための回路は
第２図〜第４図に示されたような反転制御回路１
３に限らず、設計上任意に変更できる。また、第
２図、第４図のダウンカウンタ４２，５２に代え
てアツプカウンタを使用し、ゼロ検出パルスZ0に
代えて所定カウント値検出パルスを用いるように
することも可能であり、その場合は、変調信号の
正負に応じた小数部データFRの反転・非反転制
御はダウンカウンタを用いたときと逆になる。
れた小数部データFR又はを得るための回路は
第２図〜第４図に示されたような反転制御回路１
３に限らず、設計上任意に変更できる。また、第
２図、第４図のダウンカウンタ４２，５２に代え
てアツプカウンタを使用し、ゼロ検出パルスZ0に
代えて所定カウント値検出パルスを用いるように
することも可能であり、その場合は、変調信号の
正負に応じた小数部データFRの反転・非反転制
御はダウンカウンタを用いたときと逆になる。
なお、上記各実施例では１チヤンネル分のデイ
ジタル楽音信号を変調する場合について説明した
が、時分割処理により、又は並列処理により、複
数チヤンネルのデイジタル楽音信号の変調が可能
であるのは勿論である。
ジタル楽音信号を変調する場合について説明した
が、時分割処理により、又は並列処理により、複
数チヤンネルのデイジタル楽音信号の変調が可能
であるのは勿論である。
また、上記実施例では、入力デイジタル楽音信
号に対して１系列の変調（１つの変調信号に基づ
く変調）を行なう場合について説明したが、前述
の特開昭58−83894号に示されているように、時
分割処理又は並列処理により、入力デイジタル楽
音信号に対して複数系列の変調（互いに異なる複
数の変調信号に基づく変調）を行なうようにして
もよいものである。
号に対して１系列の変調（１つの変調信号に基づ
く変調）を行なう場合について説明したが、前述
の特開昭58−83894号に示されているように、時
分割処理又は並列処理により、入力デイジタル楽
音信号に対して複数系列の変調（互いに異なる複
数の変調信号に基づく変調）を行なうようにして
もよいものである。
また、メモリ３の読み書き制御は上述のような
専用回路による制御に限らず、コンピユータプロ
グラムによる制御であつてもよい。例えば、時開
昭58−14191号又は特開昭58−50595号に示される
ように変調効果装置においてコンピユータプログ
ラムによる制御を用いることが知られている。ま
た、変調信号発生器１１は如何なる構成を採用し
てもよく、例えば特開昭57−14894号に示された
ようなメモリ読出し方式、あるいは演算方式ある
いはアナログの変調信号をＡ／Ｄ変換する方式な
ど、任意のものを用いることができる。
専用回路による制御に限らず、コンピユータプロ
グラムによる制御であつてもよい。例えば、時開
昭58−14191号又は特開昭58−50595号に示される
ように変調効果装置においてコンピユータプログ
ラムによる制御を用いることが知られている。ま
た、変調信号発生器１１は如何なる構成を採用し
てもよく、例えば特開昭57−14894号に示された
ようなメモリ読出し方式、あるいは演算方式ある
いはアナログの変調信号をＡ／Ｄ変換する方式な
ど、任意のものを用いることができる。
発明の効果
以上の通りこの発明によれば、変調信号をラン
ダムなノイズ信号によつて変更するようにしたの
で、該変調信号によつて変調された楽音信号にお
いて周期的ノイズ成分が打消されることになり、
耳障りな周期的ノイズを除去若しくは軽減するこ
とができる。
ダムなノイズ信号によつて変更するようにしたの
で、該変調信号によつて変調された楽音信号にお
いて周期的ノイズ成分が打消されることになり、
耳障りな周期的ノイズを除去若しくは軽減するこ
とができる。
第１図はこの発明に係る変調効果装置の一実施
例を示す電気的ブロツク図、第２図は同他の実施
例を示す電気的ブロツク図、第３図は同更に他の
実施例を示す電気的ブロツク図、第４図は同更に
他の実施例を示す電気的ブロツク図、第５図は第
２図乃至第４図で用いるクロツクパルス及び出力
パルスの一例を示すタイミングチヤート、であ
る。 １……変調信号発生手段、２……アドレス制御
手段、３……読み書き可能なメモリ、４，５……
遅延手段、６……補間回路、７……ノイズ信号発
生手段、８……ノイズ変調手段としての加算器。
例を示す電気的ブロツク図、第２図は同他の実施
例を示す電気的ブロツク図、第３図は同更に他の
実施例を示す電気的ブロツク図、第４図は同更に
他の実施例を示す電気的ブロツク図、第５図は第
２図乃至第４図で用いるクロツクパルス及び出力
パルスの一例を示すタイミングチヤート、であ
る。 １……変調信号発生手段、２……アドレス制御
手段、３……読み書き可能なメモリ、４，５……
遅延手段、６……補間回路、７……ノイズ信号発
生手段、８……ノイズ変調手段としての加算器。
Claims (1)
- 【特許請求の範囲】 １ 変調信号発生手段と、所定のサンプリング周
期に従つて書込みアドレス信号を発生し、変調信
号に従つて変調された状態で読出しアドレス信号
を発生するアドレス制御手段と、変調されるべき
デイジタル楽音信号を前記書込みアドレス信号に
従つて書込み、該デイジタル楽音信号を前記読出
しアドレス信号に従つて読出す読み書き可能なメ
モリとを具えた変調効果装置において、 ノイズ信号発生手段と、 前記変調信号発生手段で発生された変調信号を
前記ノイズ信号発生手段で発生されたノイズ信号
によつて変調し、変調された変調信号を前記アド
レス制御手段に与えるノイズ変調手段と、 を更に具えたことを特徴とする変調効果装置。 ２ 前記ノイズ変調手段は、前記変調信号発生手
段で発生された変調信号に対して比較的小さな重
みで前記ノイズ信号を加算又は減算するものであ
る特許請求の範囲第１項記載の変調効果装置。 ３ 整数部と小数部とから成る変調信号を発生す
る変調信号発生手段と、 ノイズ信号発生手段と、 前記変調信号発生手段で発生された変調信号を
前記ノイズ信号発生手段で発生されたノイズ信号
によつて変調するノイズ変調手段と、 所定のサンプリング周期に従つて書込みアドレ
ス信号を発生し、前記ノイズ変調手段で変調され
た変調信号の整数部に従つて変調された状態で読
出しアドレス信号を発生するアドレス制御手段
と、 変調されるべきデイジタル楽音信号を前記書込
みアドレス信号に従つて書込み、該デイジタル楽
音信号を前記読出しアドレス信号に従つて読出す
読み書き可能なメモリと、 前記ノイズ変調手段によつて変調された変調信
号の小数部に応じて、前記メモリから読出された
デイジタル楽音信号の補間演算を行う補間手段
と、 を具えた変調効果装置。 ４ 前記ノイズ変調手段は、前記変調信号の小数
部の重みに対応して前記ノイズ信号を加算又は減
算するものである特許請求の範囲第３項記載の変
調効果装置。 ５ 整数部と小数部とから成る変調信号を発生す
る変調信号発生手段と、 ノイズ信号発生手段と、 前記変調信号発生手段で発生された変調信号を
前記ノイズ信号発生手段で発生されたノイズ信号
によつて変調するノイズ変調手段と、 所定のサンプリング周期に従つて書込みアドレ
ス信号を発生し、前記ノイズ変調手段で変調され
た変調信号の整数部に従つて変調された状態で読
出しアドレス信号を発生するアドレス制御手段
と、 変調されるべきデイジタル楽音信号を前記書込
みアドレス信号に従つて書込み、該デイジタル楽
音信号を前記読出しアドレス信号に従つて読出す
読み書き可能なメモリと、 前記ノイズ変調手段によつて変調された変調信
号の小数部に応じて前記メモリの読出し出力を遅
延させる遅延手段と、 を具えた変調効果装置。 ６ 前記ノイズ変調手段は、前記変調信号の小数
部の重みに対応して前記ノイズ信号を加算又は減
算するものである特許請求の範囲第５項記載の変
調効果装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59107639A JPS60252395A (ja) | 1984-05-29 | 1984-05-29 | 変調効果装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59107639A JPS60252395A (ja) | 1984-05-29 | 1984-05-29 | 変調効果装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60252395A JPS60252395A (ja) | 1985-12-13 |
| JPH0325796B2 true JPH0325796B2 (ja) | 1991-04-08 |
Family
ID=14464287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59107639A Granted JPS60252395A (ja) | 1984-05-29 | 1984-05-29 | 変調効果装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60252395A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2727451B2 (ja) * | 1987-10-14 | 1998-03-11 | カシオ計算機株式会社 | 楽音発生装置 |
| JP2903744B2 (ja) * | 1991-02-28 | 1999-06-14 | ヤマハ株式会社 | 電子楽器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5797592A (en) * | 1980-12-11 | 1982-06-17 | Nippon Musical Instruments Mfg | Electronic musical instrument |
| JPS5883894A (ja) * | 1981-11-12 | 1983-05-19 | 松下電器産業株式会社 | デイジタル楽音変調装置 |
-
1984
- 1984-05-29 JP JP59107639A patent/JPS60252395A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60252395A (ja) | 1985-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0631990B2 (ja) | 波形の補間装置 | |
| JPH0548648B2 (ja) | ||
| JPH0795235B2 (ja) | 電子楽器 | |
| US4897654A (en) | Digital-analog converting method, and apparatus therefor | |
| JPS648360B2 (ja) | ||
| JPS5883894A (ja) | デイジタル楽音変調装置 | |
| JPS6410837B2 (ja) | ||
| JPS60252395A (ja) | 変調効果装置 | |
| JPH0148558B2 (ja) | ||
| JPH0231399B2 (ja) | ||
| JP2712197B2 (ja) | 効果付加装置 | |
| JP4095206B2 (ja) | 波形発生方法および装置 | |
| JP2571559B2 (ja) | 波形信号処理方法 | |
| JP2560428B2 (ja) | 効果装置 | |
| JPS6093493A (ja) | 楽音形成装置 | |
| JP2996992B2 (ja) | 関数発生装置 | |
| JPH0690637B2 (ja) | 補間方法 | |
| JP2611406B2 (ja) | デジタル音声信号発生装置 | |
| JP2611256B2 (ja) | 波形発生装置 | |
| JPS59195697A (ja) | 電子楽器 | |
| JPS583238B2 (ja) | 電子楽器 | |
| JPH0258637B2 (ja) | ||
| JP3235315B2 (ja) | フォルマント方式音源 | |
| GB2313506A (en) | Digital filter | |
| JPS5935032B2 (ja) | 電子楽器 |