JPH10144860A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10144860A
JPH10144860A JP8315573A JP31557396A JPH10144860A JP H10144860 A JPH10144860 A JP H10144860A JP 8315573 A JP8315573 A JP 8315573A JP 31557396 A JP31557396 A JP 31557396A JP H10144860 A JPH10144860 A JP H10144860A
Authority
JP
Japan
Prior art keywords
bus bar
row
integrated circuit
inner leads
electrode pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8315573A
Other languages
English (en)
Inventor
Takayuki Maeda
孝幸 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP8315573A priority Critical patent/JPH10144860A/ja
Publication of JPH10144860A publication Critical patent/JPH10144860A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 バスバーを備えた半導体装置において、バス
バーとこれを越えて配置される導体ワイヤとの間のショ
ートを回避する。 【解決手段】本発明は、半導体集積回路チップの主面上
にリードフレームのインナーリードを配置したＬＯＣ構
造の半導体装置に適用して好適なるものである。信号線
用のリード３は、そのインナーリードが集積回路チップ
２上の電極パッドの列に沿うように配置され、接着テー
プ６を介して該チップ上に固定される。バスバーは、１
又は複数の腕４ｂを有する。腕４ｂは、接着テープ６に
向かって延び、これに固定されることによって、バスバ
ー４を電極パッド２ａの列及びインナーリードの列の間
に支承する。バスバーとチップ主面との間には隙間があ
り、該隙間を利用してバスバーの高さは、インナーリー
ドの高さよりもチップ主面側にオフセットされる。この
オフセットされたバスバー４を越えて、各インナーリー
ドと電極パッドとが導体ワイヤ５により電気的に接続さ
れる。この結果バスバーと導体ワイヤとの間に、十分な
クリアランスが確保される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バスバーを備えた
ＬＯＣ(Lead On Chip)構造の半導体装置及びその製造方
法に関し、特にセンターボンドＬＯＣ構造の半導体装置
に適用して好適なるものである。
【０００２】
【従来の技術】半導体集積回路チップのパッケージング
技術の一つにＬＯＣと呼ばれるものがある。ＬＯＣにお
いては、集積回路チップの回路素子及び電極パッドが形
成された面（以下、これを主面という）上にリードフレ
ームのインナーリードが位置され、このインナーリード
と集積回路チップの電極パッドがワイヤボンディングさ
れる。ＬＯＣ構造のパッケージは、集積回路チップの幅
に対するパッケージの幅の比率を小さくして半導体装置
の小型化を図る上で、有効な技術である。
【０００３】ＬＯＣ構造のパッケージにおいては、バス
バーと呼ばれる電源供給用及び接地用のリードを備えた
ものがある。バスバー付きＬＯＣ構造の半導体装置にお
けるリードレイアウトの一例を図７に示す。図７には集
積回路チップの主面上に配置したリードが平面的に示さ
れている。集積回路チップ２０の主面の中央には、チッ
プ内の回路素子に電気的に接続された電極パッド２０ａ
がほぼ一列に配置されている。このような構造は特にセ
ンターボンドＬＯＣと呼ばれている。各信号線用のリー
ド２１は、チップ２０の両側面から上記中央の電極パッ
ド２０ａに向かって延びている。信号線用のリード２１
のチップ面上の領域は、インナーリードと呼ばれる。バ
スバー２２は電源電位供給用のリードであり、またバス
バー２３は接地電位供給用のリードである。バスバー２
２及び２３は、電極パッド２０ａの列の両側に沿って配
置され、電極パッド２０ａのうち給電用に用意された複
数の電極パッドに対し、バスバー２２及び２３の複数箇
所で導体ワイヤ２４により電気的に接続される。上記信
号線用リード２１のインナーリード先端は、このバスバ
ー２２又は２３を越えて配置される導体ワイヤにより各
電極パッド２０ａにボンディングされる。
【０００４】チップ内の集積回路上の複数の箇所に電源
電圧及び接地電圧を与えることにより、回路内のインピ
ーダンスを抑えることがバスバーを配置する目的であ
る。すなわち、チップ内の回路で引き回される給電用の
配線よりも、チップ外に配置される低抵抗のバスバーの
ほうが、インピーダンスを下げる上で有効に働く。バス
バー２２及び２３の両端は、信号線用のリード２１と同
様にチップの側面から外側に延び、さらに下方に曲げら
れて、外部基板のランド上に接触可能にされる。このよ
うなバスバーの外部基板への接続側は、信号線用のリー
ドの場合と同じように、アウターリードと呼ばれる。上
記信号線用のリード２１、バスバー２２及び２３は、リ
ードフレームの形で与えられ、集積回路チップの主面上
に接着された後、不要部分を切断されることによって形
成される。
【０００５】
【発明が解決しようとする課題】しかしながら、上記バ
スバー付きＬＯＣ構造の半導体装置において、上記信号
線用のリードと電極パッドとを接続する導体ワイヤは、
バスバーを跨いで配置されなければならない。従って、
この導体ワイヤが樹脂封止までの他の工程やその樹脂封
止の際にバスバーに接触し、ショートしてしまうという
問題を引き起こす可能性がある。近年の半導体パッケー
ジの薄型化の要求に伴い、導体ワイヤの接触の問題がよ
り深刻になってきている。このような問題を回避するた
めには、バスバーと導体ワイヤとの間に別の部材を介在
させるか、あるいはバスバーと導体ワイヤとの間のクリ
アランスを十分に確保する必要が生じる。
【０００６】従来、前者を実現するものとして、バスバ
ーの表面にポリイミド等の絶縁材料を塗布することによ
って、バスバーと導体ワイヤとが電気的に干渉し合わな
いようにしたものがある。しかしながら、バスバーにこ
のような絶縁材料を塗布する工程は、リードフレームの
製造コスト、延いては半導体装置のコストを引き上げ
る。また後者を実現するものとして、バスバーの一部又
は全部を、エッチング又はプレスによりリードフレーム
の他の部分よりも薄く加工することによって、バスバー
と導体ワイヤとの間のクリアランスを確保できるように
したものがある。しかし、エッチングによりバスバーを
所望の薄さに安定して加工するためには、リードフレー
ムのエッチングのためにいくつかの工程を追加しなけれ
ばならず、結局、製造コストの上昇を招く。また、プレ
スによる加工では、うねりを生じさせずに長尺なバスバ
ーを薄く加工することは難しく、リードフレームの製造
歩留まりを低下させる恐れがある。従って、安価にかつ
歩留まり良くリードフレームを製造し、上記バスバーと
導体ワイヤとの間のショートを回避できる技術の確立が
望まれていた。
【０００７】本発明の目的は、バスバー上に絶縁材料を
塗布することなく、バスバーと導体ワイヤとの間のショ
ートを回避できる半導体装置及びその製造方法を提供す
ることである。
【０００８】本発明の別の目的は、上記目的を達成する
半導体装置を、製造コストの増加を伴うことなく実現す
ることである。
【０００９】
【課題を解決するための手段】本発明は、半導体集積回
路チップの主面上にリードフレームのインナーリードを
配置したＬＯＣ構造の半導体装置に適用して好適なるも
のである。信号線用のリードは、そのインナーリードが
集積回路チップ上の電極パッドの列に沿うように配置さ
れ、接着層、望ましくは接着テープを介して該チップ上
に固定される。バスバーは、１又は複数の腕を有する。
この腕は、上記接着層に向かって延び、該接着層に固定
されることによって、バスバーを上記電極パッドの列及
び上記インナーリードの列の間に支承する。バスバーと
チップ主面との間には隙間があり、該隙間を利用してバ
スバーの高さは、インナーリードの高さよりもチップ主
面側に低く設置される。リードフレームの成型時に、信
号線用のリードに対しバスバーの位置を押し下げ加工す
ることによって、このようなバスバーの配置を実現する
ことが好ましい。この低く設置されたバスバーを越え
て、各インナーリードと電極パッドとが導体ワイヤによ
り電気的に接続される。この結果バスバーと導体ワイヤ
との間に、十分なクリアランスが確保される。インナー
リード、バスバー及び導体ワイヤを樹脂により封止する
ことによって、上記クリアランスが永続的に維持され
る。
【００１０】本発明において上記バスバーの腕を、バス
バーの長手方向に沿って複数設け、複数箇所でバスバー
を支持することが、樹脂封止前のチップ上におけるバス
バーの安定性を得るために好ましい。この場合に、バス
バーの腕のうちのいくつかを、上記半導体集積回路チッ
プの外側に延出し、バスバーに対する電源供給用のもの
とすることができる。
【００１１】本発明の適用範囲は、センターボンド型の
ＬＯＣ構造の半導体装置に限られないが、そのような半
導体装置に適用して好適なるものである。センターボン
ド型ＬＯＣ構造においては、半導体集積回路チップの中
央に電極パッドの列があり、その両側に信号線用のリー
ドのインナーリードの列が延びてきている。２本のバス
バーは、各インナーリードの列と電極パッドの列との間
に位置し、その腕によってそれぞれの側のインナーリー
ドを固定する接着層に対し固定される。各バスバーはイ
ンナーリードよりもチップ主面側の低い位置に設置さ
れ、バスバーを越えて配置される導体ワイヤとのクリア
ランスが十分に確保される。
【００１２】
【発明の実施の形態】以下、本発明の一実施形態につい
て説明する。図１〜図３に本発明を適用した半導体装置
を示す。本半導体装置は、センターボンドＬＯＣ構造の
メモリ装置（ＤＲＡＭ）である。図１においてメモリ装
置１は、集積回路チップ２の主面上にリードフレームに
より与えられる信号線用リード３及びバスバー４を備え
る。集積回路チップ２は、その主面の中央一列に多数の
電極パッド２ａを備えている。多数の信号線用リード３
は、この電極パッド２ａの列の両側に配置され、それぞ
れがチップの中央から外側に向かって延びている。各信
号線用リード３の電極パッド２ａ側の端部はインナーリ
ードと呼ばれ、導体ワイヤ５を介していずれかの電極パ
ッド２ａにワイヤボンディングされることにより電気的
に接続される。各信号線用リード３の反対側の端部はア
ウターリードと呼ばれ、パッケージの側面から外側に出
て、外部基板に実装するために折り曲げられる。各信号
線用リード３は、それらのインナーリードの列下面に沿
って延びるポリイミド製の接着テープ６によって、集積
回路チップ２の主面上に固定される。
【００１３】メモリ装置１は、上記信号線用リード３と
共にリードフレームによって与えられる２本のバスバー
４を備える。２本のバスバーのうち一方は、集積回路チ
ップ２に電源電位を供給するためのものであり、他方は
接地電位を供給するためのものである。各バスバー４
は、電極パッド２ａの列と信号線用リード３のインナー
リードの列の間に延びて配置されている。各バスバー４
からはいくつかの脚４ａがチップの外側に向かって延び
ており、信号線用リード３に沿ってこれと同様に、チッ
プの側面から外側に出ている。この脚４ａの先端は、信
号線用リード３のアウターリードと同様に折り曲げら
れ、外部基板の電源供給用ランド上に接続される。
【００１４】上記各バスバー４は、その長手方向に沿っ
て適宜間隔で配置された複数の腕４ｂを有する。腕４ｂ
は、バスバー４の側面から外側、すなわち信号線用リー
ド３のインナーリードの列側に延び、これらインナーリ
ードと並んで接着テープ６上に貼り付けられる。上記バ
スバーの脚４ａも接着テープ６上に貼り付けられてい
る。すなわち各バスバー４は、複数の腕４ｂ及び脚４ａ
によって集積回路チップ２上に支承されている。
【００１５】さらに、図３において特に明らかにされて
いるように、バスバー４は、その表面が上記インナーリ
ードの列が形成する面よりもチップ主面側に位置され
る。リードフレームの製造工程において、後で説明する
押し切りの方法でバスバー４の箇所を、リードフレーム
が形成する面よりも一段押し下げることによって、上記
バスバー４の配置を実現する。リードフレームを接着テ
ープ６によって集積回路チップ２の主面に実装すると、
該接着テープ６の厚み分だけリードフレームはチップ主
面より浮いた状態となる。このリードフレームの浮き上
がり量（図３における”Ｈ”）を利用して、上記リード
面からオフセットしたバスバー４の配置が可能になる。
電極パッド２ａと信号線用リード３のインナーリードと
の間を接続する導体ワイヤ５は、このオフセットされた
バスバー４を越えて配置される。また、いくつかの電極
パッド２ａから延びる導体ワイヤ５は、バスバー４の腕
４ｂの位置でボンディングされる。一つの実施例におい
て、上記接着テープ６の厚さは８０μｍであり、厚さ１
２５μｍのリードフレームにおけるバスバー４のオフセ
ット量Ｆは４０+20,-10μｍである。
【００１６】上記メモリ装置１の製造工程において、図
４に示すようなリードフレームが形成される。リードフ
レームは、金型による打ち抜き又はエッチング法により
形成される信号線用リード３の列及び一対のバスバー
４、４を含んでいる。リードフレーム形成の次の工程
で、バスバー４にオフセットが与えられる。図５は金型
による押し切りの方法を用いて、バスバーをオフセット
させる工程を概念的に示したものである。同図（Ａ）に
示すように、バスバー４をその腕４ｂの位置でダイス１
０に挟み込み、同図（Ｂ）のようにポンチ１１をバスバ
ー４上に下ろすことによってオフセットを形成する。図
６にはバスバーのオフセット成型前の状態及び成型後の
状態を概念的に示した。
【００１７】次にリードフレームの裏面に、接着テープ
６が貼り付けられる。図４に示すように、接着テープ６
は、インナーリードの列の箇所、及びチップの四隅に対
応する箇所に設けられる。別の工程で製造された集積回
路チップの主面上に、この接着テープを介してリードフ
レームを貼り付ける。図４には集積回路チップ２の外形
線が示されており、リードフレームにおける各信号線用
リード３のアウターリードは、チップの外形線を越えて
その両側に延びている。次に、各信号線用リード３のイ
ンナーリード及び各バスバー４に対し、電極パッド２ａ
とのワイヤボンディングが施される。インナーリードへ
のワイヤボンディングは、上記バスバー４を越えて施さ
れる。またバスバー４へのワイヤボンディングは、その
腕４ｂの位置でなされる。その後トランスファーモール
ドにより集積回路チップ２は、リードフレームと共に封
止される。固化した樹脂のバリ取りを行なった後、リー
ドフレームのアウターリードを枠から切り離し、外部基
板に実装できるように曲げる。以上の工程を経て、メモ
リ装置１が組み立てられる。
【００１８】以上、本発明をセンターボンドＬＯＣ構造
のメモリ装置に適用した例を示した。しかしながら本発
明は上記実施形態に示した構造に限らず、バスバーを越
えてインナーリードと電極パッドとを導体ワイヤにより
電気的に接続する構造の半導体装置に広く適用できるこ
とは明らかである。例えば、上記実施形態に示した構造
では、電極パッドがチップの中央に１列に並んだ構造で
あったが、並行に２列あるいは３列以上となるように構
成しても構わない。また、電極パッドの位置は、チップ
の主面の中央に位置するセンターボンドＬＯＣに限定さ
れることなく、チップ中央からどちらか側にずれていて
も構わず、そのような場合は、リードフレームが左右対
称ではなくなるが、電極パッドの列を挟んで両側にバス
バー、さらにその外側にインナーリードが位置するよう
にすれば良い。更に、電極パッドの両側にバスバーが必
要ない場合であれば、電極パッドの列の片側に並んで１
つ又は２つ以上のバスバーを配置して、さらにその外側
にインナーリードを配置するようにすれば良い。
【００１９】
【発明の効果】本発明に係る半導体装置においては、バ
スバーがインナーリードの面よりもチップ面側に配置さ
れているため、バスバーとこれを越えて配置される導体
ワイヤとの間に十分なクリアランスが確保される。これ
により樹脂封止時の圧力によってバスバーと導体ワイヤ
とがショートする可能性が極めて少なくなる。
【００２０】また、上記バスバーと導体ワイヤとの間の
ショートを回避するために、高価な絶縁材料を用いた
り、歩留まりを低下させるようなことなく、安価に半導
体装置を製造することができる。すなわちリードフレー
ムの形成工程においてバスバーにオフセットを与えるこ
とは、特別な製造装置を必要とせずに容易に実現でき、
半導体装置の生産性に影響を与えない。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施形態における
斜視図であり、パッケージを除いてリードフレームのチ
ップ上の状態を示した図である。
【図２】図１の一部を拡大して示す図である。
【図３】バスバーのオフセットの状態を示した半導体装
置の断面図である。
【図４】本発明に係る半導体装置において用いられるリ
ードフレームの一例を示す平面図である。
【図５】バスバーの加工方法を示す図である。
【図６】バスバーの加工の前後の状態を示す斜視図であ
る。
【図７】従来の半導体装置におけるリードの一配置態様
を示す平面図である。
【符号の説明】
１ 半導体装置 ２ 集積回路チップ ２ａ 電極パッド ３ 信号線用リード ４ バスバー ５ 導体ワイヤ ６ 接着テープ Ｈ 接着テープ厚さ Ｆ オフセット量

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 回路形成面側に電極パッドの列を備える
    半導体集積回路チップと、 上記電極パッドの列に沿って配置されるインナーリード
    の列を有し、接着層を介して上記回路形成面上に固定さ
    れる信号線用のリードと、 上記接着層に固定された腕を有し、該腕によって上記電
    極パッドの列及び上記インナーリードの列の間で支承さ
    れるバスバーであって、その表面が上記インナーリード
    の列が形成する面よりも上記半導体集積回路チップ側に
    位置するものと、 上記バスバーを越えて上記各インナーリードと上記各電
    極パッドとを電気的に接続する導体ワイヤと、 すくなくとも上記インナーリード、バスバー及び導体ワ
    イヤを封止する樹脂と、を備えた半導体装置。
  2. 【請求項２】 上記バスバーは、その腕の位置で上記半
    導体集積回路チップ側に押し下げられて形成された請求
    項１の半導体装置。
  3. 【請求項３】 上記接着層が上記インナーリードの列に
    沿って設けられる接着テープである請求項１又は２の半
    導体装置。
  4. 【請求項４】 上記バスバーの腕を、該バスバーの長手
    方向に沿って複数設けた請求項１、２又は３の半導体装
    置。
  5. 【請求項５】 上記バスバーの腕のうちのいくつかを、
    上記半導体集積回路チップの外側に延出し、バスバーに
    対する電源供給用のものとした請求項４記載の半導体装
    置。
  6. 【請求項６】 回路形成面側に電極パッドの列を備える
    半導体集積回路チップと、 上記電極パッドの列に沿ってその両側に配置される一対
    のインナーリードの列を有し、接着層を介して上記回路
    形成面上に固定される信号線用のリードと、 上記接着層に固定された腕を有し、該腕によって上記電
    極パッドの列及び上記各インナーリードの列の間でそれ
    ぞれ支承される一対のバスバーであって、その表面が上
    記インナーリードの列が形成する面よりも上記半導体集
    積回路チップ側に位置するものと、 上記各バスバーを越えて上記各インナーリードと上記各
    電極パッドとを電気的に接続する導体ワイヤと、 すくなくとも上記インナーリード、バスバー及び導体ワ
    イヤを封止する樹脂と、を備えた半導体装置。
  7. 【請求項７】 回路形成面側に電極パッドの列を備える
    半導体集積回路チップを形成する工程と、 上記電極パッドの列に沿って配置されるインナーリード
    の列を有する信号線用のリード、該インナーリードの列
    に沿ってその前方に配置されるバスバー、及び該バスバ
    ーから延びて上記インナーリードの列に並んで配置され
    るバスバーの腕を含むリードフレームを形成する工程
    と、 上記バスバーの腕の位置で、該バスバーをリードフレー
    ムの上記半導体集積回路チップに対する実装面側に押し
    下げる工程と、 上記インナーリードの列の並びに沿って上記リードフレ
    ームの実装面側に、接着テープを接着する工程と、 上記リードフレームを上記接着テープによって上記半導
    体集積回路チップ上に固定する工程と、 上記バスバーを越えて上記電極パッドと上記各インナー
    リードとを導体ワイヤにより電気的に接続する工程と、 少なくとも上記インナーリード、バスバー及び導体ワイ
    ヤを樹脂により封止する工程と、を含む半導体装置の製
    造方法。
JP8315573A 1996-11-12 1996-11-12 半導体装置及びその製造方法 Withdrawn JPH10144860A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8315573A JPH10144860A (ja) 1996-11-12 1996-11-12 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8315573A JPH10144860A (ja) 1996-11-12 1996-11-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10144860A true JPH10144860A (ja) 1998-05-29

Family

ID=18066978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8315573A Withdrawn JPH10144860A (ja) 1996-11-12 1996-11-12 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10144860A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004887A (ja) * 2014-06-17 2016-01-12 Ｓｈマテリアル株式会社 リードフレーム、およびリードフレームの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004887A (ja) * 2014-06-17 2016-01-12 Ｓｈマテリアル株式会社 リードフレーム、およびリードフレームの製造方法

Similar Documents

Publication Publication Date Title
US5606199A (en) Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame
KR100269281B1 (ko) 반도체장치
JPH0321047A (ja) カプセル封じされた半導体パツケージ
US5907184A (en) Integrated circuit package electrical enhancement
JP3837215B2 (ja) 個別半導体装置およびその製造方法
KR19990072819A (ko) 반도체장치및그제조방법
US5804871A (en) Lead on chip semiconductor device having bus bars and crossing leads
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
KR950014677B1 (ko) Ic 실장장치
JPH03244149A (ja) リードフレーム
JPH10144860A (ja) 半導体装置及びその製造方法
JP2539763B2 (ja) 半導体装置の実装方法
JP2715810B2 (ja) フィルムキャリア半導体装置とその製造方法
JP2507852B2 (ja) 半導体装置
JP2806168B2 (ja) 樹脂封止型半導体装置
JPH11340405A (ja) リードフレーム、半導体装置およびその製造方法
JP2871575B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
KR200169976Y1 (ko) 반도체 패키지
JPH0525236Y2 (ja)
JPH1012804A (ja) 半導体装置
JPH04114438A (ja) 半導体集積回路装置
JP2507855B2 (ja) 半導体装置
JP2636808B2 (ja) 半導体装置
JP2587722Y2 (ja) 半導体装置
KR100427541B1 (ko) 패턴 필름 제조 방법 및 이를 이용한 칩 모듈

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040203