JPH03244149A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH03244149A
JPH03244149A JP2041576A JP4157690A JPH03244149A JP H03244149 A JPH03244149 A JP H03244149A JP 2041576 A JP2041576 A JP 2041576A JP 4157690 A JP4157690 A JP 4157690A JP H03244149 A JPH03244149 A JP H03244149A
Authority
JP
Japan
Prior art keywords
wire
pad
lead
power supply
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2041576A
Other languages
English (en)
Inventor
Kiyoaki Tsumura
清昭 津村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2041576A priority Critical patent/JPH03244149A/ja
Publication of JPH03244149A publication Critical patent/JPH03244149A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高速、高消費電力が要求される半導体装置を
製造する際に使用するリードフレームに関し、特にイン
ナーリードの構造に関するものである。
〔従来の技術〕
従来のこの種のリードフレームを第９図および第１０図
によって説明する。
第９図は従来のリードフレームのインナーリード部分を
拡大して示す平面図、第１Ｏ図はワイヤボンディング後
の従来のリードフレームのインナーリード部分を拡大し
て示す平面図である。なお、従来のリードフレームはそ
の幅方向中心部分を中心として略左右対称であるため、
第９図および第１０図においてはリードフレームの片側
のみを示す。これらの図において、■は半導体素子２を
搭載するためのダイスバッドで、このダイスバッド１は
吊りリード３を介してリードフレームの外枠（図示せず
）に連結されている。４はワイヤ５を介して前記半導体
素子２の電極パッド（図示せず）にワイヤボンディング
されるインナーリードである。このインナーリード４は
、半導体装置の外部と信号の授受を行なう外部リード（
図示せず）と一体に設けられ、前記ダイスバッド１の周
囲に多数配設されている。このように槽底されたリード
フレームは、一般にＦｅ−Ｎｉ合金またはＣｕ合金によ
って一体に形成されており、インナーリード４の表面は
Ａｇめっきされている。なお、６はインナーリード４を
固定するためのサポートテープである。
次に、上述したリードフレームを用いた半導体装置の組
立て手順について説明する。先ず、半導体素子２を半田
または樹脂によってダイスバッド１上に固定する。この
半導体素子２の内部には能動回路が集積され、Ａｌｌ、
による相互配線が行なわれており、相互配線の終端には
、これらの回路と外部の信号のやり取りを行なうための
電極パッドが設けられている。そして、この電極パッド
とインナーリード４とをワイヤ５によってワイヤボンデ
ィングする。このワイヤ５はＡｕまたはＣｕによって形
成されたものが使用される。ワイヤボンディング方法と
しては、先ず、ワイヤが通されたキャピラリーチップ先
端のワイヤ部分に入熱して金属ボールを形成し、この金
属ボールを加圧、塑性変形させた状態で熱と振動エネル
ギーによりＡｌｌ−ＡｕまたはＡｌｌ−Ｃｕの合金接合
を行なう。
次に、ワイヤをキャピラリーチップの先端から引き出し
ながらインナーリード側へ移動させ、その後、上述した
手順と同様にして熱と振動エネルギーによりＡｇ−Ａｕ
またはＡｇ−Ｃｕの合金接合を行なう。しかる後、ワイ
ヤを引き千切って配線が完了することになる。このよう
にワイヤボンディングを行なった後、半導体素子２．イ
ンナーリード４およびワイヤ５等をエポキシ樹脂等の樹
脂によって封止し、外部リード（図示せず）および吊り
リード３等をリードフレームの外枠より分断して半導体
装置が得られる。
〔発明が解決しようとする課題〕
しかるに、従来のリードフレームはこのように槽底され
ているので、とりわけゲートアレー等の集積回路ではＶ
ｃｃ（電源電圧）用ビンとＶｓｓ　（接地電圧）用ピン
の占める割合が全ピンの２０〜３０％にもなり、ビン数
が多くなる関係から、リード幅が狭められてリードのイ
ンダクタンスが増大する。その結果、ＶｃｃまたはＶｓ
ｓの電圧が不安定になり、バウンスと呼ばれる一種の電
源雑音が発生して誤動作を引き起こしてしまう。また、
信号の位相遅れが発生するため、高速で正確な信号を伝
送することができなくなる。
また、ＶｃｃやＶｓｓの電源系のピンは、半導体素子２
の電極パッドと対応する位置に配置される関係からこれ
らを集約することはできない。このため、リードビン数
が規格されたパッケージに収めるためには、ひと回り大
きな（ビン数の多い〉パッケージを使用しなければなら
ない場合があり、このような場合には、ビン数が一致せ
ずにＮＣピンが発生してしまい不経済であった。
さらに、インナーリード４のばたつきを抑えるサポート
テープ６が原因で、リークによるクロストーク等の電気
特性の低下や耐湿性の低下が発生し易く、信頼性が低く
なるという問題もあった。
さらにまた、従来のリードフレームを使用して形成され
た半導体装置においては、高速化、高集積化されること
に伴う消費電力の増大により、動作中に半導体素子２が
高温になり、誤動作等を起こしたりして信頼性が低いも
のであった。このため、熱放散性の高いパッケージ構造
にする必要がんあった。
〔課題を解決するための手段〕
本発明の第１の発明に係るリードフレームは、ダイスパ
ッドとインナーリードとの間に、ダイスパッド側部に沿
って幅広に形成されかつインナーリードのうち電源系の
インナーリードの先端に一体に設けられた電源系ワイヤ
パッドを配置してなり、この電源系ワイヤパッドと前記
ダイスバッドのうち一方に半導体素子の電源用電極をワ
イヤボンディングし、他方に接地用電極をワイヤボンデ
ィングしたものである。
本発明の第２の発明に係るリードフレームは、ダイスバ
ッドとインナーリードとの間に、グイスパント側部に沿
って幅広に形成された電源系ワイヤパッドを配置してな
り、この電源系ワイヤパッドを、インナーリードのうち
電源用のインナーリードの先端に一体に設けられ、半導
体素子の電源用電極にワイヤボンディングされる電源用
ワイヤパッドと、インナーリードのうち接地用のインナ
ーリードの先端に一体に設けられ、半導体素子の接地用
電極にワイヤボンディングされる接地用ワイヤパッドと
によって形成し、これらを内外に並べたものである。
〔作　用〕
本発明に係るリードフレームは、半導体素子の全ての電
源系の電極パッドが電源系ワイヤパッドにワイヤボンデ
ィングされ、電源用インナーリードおよび接地用インナ
ーリードを電源系ワイヤパ・７ドによってそれぞれ集約
することができる。このため、パッケージの全ピン数を
少なくできると共に、電源系ワイヤパッドのパッド領域
が広い関係からインダクタンスを低減させることができ
る。
また、信号用インナーリードに接続されるワイヤが接地
用ワイヤパッド上を通るから、樹脂封止後にはこのワイ
ヤと接地用ワイヤパッドとの関係は両者の間が封止樹脂
で満たされて実質的なストリップライン構造になる。こ
のため、インピーダンス整合が可能になり、インダクタ
ンスが低減される。さらに、第１の発明に係るリードフ
レームにおいてダイスパッドを半導体素子より充分に幅
広に形成することによって、熱放散性を高めること一 ができる。
〔実施例〕
以下、本発明に係る第１の発明を第１図ないし第３図（
ａ）、　（ｂ）に示す実施例によって詳細に説明する。
第１図は本発明の第１の発明に係るリードフレームの要
部を拡大して示す平面図、第２図は第１図に示したリー
ドフレームにワイヤボンディングを行なった状態を示す
平面図、第３図（ａ）、　（ｂ）はワイヤボンディング
状態を示す図で、同図（ａ）は第２図におけるＡ−Ａ線
断面図、同図（ｂ）は第２図におけるＢ−Ｂ線断面図で
ある。なお、本発明に係るリードフレームはその幅方向
中心部分を中心として略左右対称であるため、第１図お
よび第２図においてはリードフレームの片側のみを示す
。
これらの図において前記第９図および第１０図で説明し
たものと同一もしくは同等部材については、同一符号を
付し詳細な説明は省略する。これらの図において、１■
は電源系のワイヤパッドを示し、本実施例ではこのワイ
ヤパッド１１を特に電源電圧用ワイヤパッド（以下、こ
れを単にＶｃｃワイヤパッドという。）として使用した
例について説明する。このＶｃｃワイヤバッド１１は、
ダイスパッド１側部に沿うように幅広に形成され、ダイ
スパッド１とインナーリード４との間であってダイスバ
ッド１の４方に配置されている。また、このＶｃｃワイ
ヤパッド１１はインナーリード４のうち電源用インナー
リード４ａの先端に一体に設けられており、この電源用
インナーリード（以下、これをＶｃｃインナーリードと
いう。）４ａによって支持されるように構成されている
。前記Ｖｃｃワイヤバッド１１を支持するＶｃｃインナ
ーリード４ａは本実施例においては、ダイスバッド１の
長辺側に配置されたものにおいては３本とされ、短辺側
に配置されたものにおいては２本とされている。また、
本実施例ではＶｃｃインナーリード４ａ同士がその間に
信号用インナーリード４を複数本隔てて配置された例を
示したが、Ｖｃｃインナーリード４ａを幅広に形成して
１本に集約することもできる。
なお、４ｂは接地用インナーリード（以下、これ０ をＶｓｓインナーリードという。）を示す。本実施例で
使用されるダイスパッド１は、その幅および長さ寸法が
半導体素子２のそれより充分に大きくなるように設定さ
れている。
１２は半導体素子２をダイスパッド１上に搭載するため
のダイボンドろう材が必要範囲外へ流れ出すのを阻止す
るための凹溝で、この凹溝１２は、前記ダイスパッド１
の半導体素子搭載面に、半導体素子２の外周形状に沿っ
て平面視四角形状にハーフエッチを施すことによって形
成されている。
このように槽底されたリードフレームにおいては、半導
体素子２の複数のＶｃｃ（電源電圧）電極パッドとＶｃ
ｃワイヤパッド１１とがワイヤ５によってワイヤボンデ
ィングされ、半導体素子２の複数のＶｓｓ　（接地電圧
〉電極バンドとダイスパッド１とがワイヤ５によってワ
イヤボンディングされる。また、前記ダイスパッドＩと
Ｖｓｓインナーリード４ｂもワイヤ５によってワイヤボ
ンディングされる。すなわち、Ｖｃｃ電極パッドは、第
３図（ａ）に示すように、ワイヤ５およびＶｃｃワイヤ
パッド１１を介してＶｃｃインナーリード４ａに電気的
に接続されることになる。また、Ｖｓｓ電極バンドは、
第３図（ｂ）に示すように、ワイヤ５．ダイスパッド１
およびワイヤ５を順次介してＶｓｓインナーリード４ｂ
に電気的に接続されることになる。なお、ダイスパッド
１を支持する吊りリード３の近傍にＶｓｓインナーリー
ド４ｂが配置される場合には、第２図に示すように、こ
の吊りリード３とＶｓｓインナーリード４ｂとをワイヤ
ボンディングして両者を導通させることもできる。
このように槽底されたリードフレームにおいては、Ｖｃ
ｃワイヤパッド１１とダイスパッドｌとで電源系のワイ
ヤパッドが槽底される。そして、半導体素子２の複数の
Ｖｃｃ電極バンドをそれぞれ最寄りのＶＣＣワイヤバッ
ド１１にワイヤボンディングし、半導体素子２の複数の
Ｖｓｓ電極バッドをダイスパッド１にそれぞれワイヤボ
ンディングすることによって、Ｖｃｃインナーリード４
ａ、Ｖｓｓインナーリード４ｂをそれぞれ集約でき、Ｖ
ｃｃ電極パッド、Ｖｓｓ電極パッドの数に較べてＶｃｃ
インナ１ ２ 一リード４ａ、Ｖｓｓインナーリード４ｂの本数を少な
くすることができる。
したがって、パッケージの全ピン数を少なくできると共
に、電源系ワイヤパッド（Ｖｃｃワイヤバッド１１．ダ
イスパッド１）のパッド領域を広くとることができる関
係から、インダクタンスを低減させることができる。ま
た、信号用インナーリード４に接続されるワイヤ５は、
Ｖｓｓ電極パッドと同電位のダイスパッド１上を通るか
ら、樹脂封止後には、このワイヤ５とダイスパッド１と
の関係は両者の間がエポキシ樹脂等の封止樹脂で満たさ
れて実質的なストリップライン構造になる。このため、
インピーダンス整合が可能になり、インダクタンスが低
減される。さらに、ダイスパッド１は半導体素子２より
充分に幅広に形成されているため、半導体素子２の発熱
を放散させ易くすることができ、しかも、インナーリー
ド４が短くなるために従来必要とされたサポートテープ
を使用しなくても済む。
なお、上記実施例では、ダイスパッド１上でのダイボン
ドろう材の流出を抑えるためにダイスパッド１に凹溝１
２を設けた例を示したが、第４図に示すように、ダイス
パッド１にスリットを設ける構造にしてもよい。
第４図は第１の発明のリードフレームにおけるダイスパ
ッドの他の実施例を示す平面図で、同図において前記第
１図で説明したものと同一もしくは同等部材については
、同一符号をイ」シ詳細な説明は省略する。第４図にお
いて、１３はダイボンドろう材の流出を抑えるためのス
リットで、このスリット１３はダイスパッド１における
半導体素子２の４辺と対応する部位に形成されており、
スリット１３によって囲まれた部分（半導体素子搭載部
）はインナー吊りピン１４によって外側の部分に連結さ
れている。
また、本実施例ではＶｓｓインナーリード４ｂがダイス
パッド用吊りリード３の近傍に配置された場合にこの吊
りリード３とＶｓｓインナーリード４ｂとをワイヤボン
ディングした例を示したが、このような場合には、第５
図に示すように、吊りす３ １４ −ドとＶｓｓインナーリードとを集約して一体に形成す
ることもできる。
第５図は第１の発明のリードフレームおける吊りリード
の他の実施例を示す平面図で、同図において前記第１図
で説明したものと同一もしくは同等部材については、同
一符号を付し詳細な説明は省略する。第５図において、
１５はダイスパッド１をリードの外枠に連結してダイス
パッド１を支持するための吊りリードで、この吊りリー
ド１５は、インナーリード４と対応する部位が他の部位
より幅広に形成されている。そして、この吊りリード１
５においては、前記幅広部分が実質的に■ｓｓインナー
リードとなるように設定されている。
このようにしても本実施例と同等の効果が得られる。
さらに、本実施例では電源系ワイヤパッドたるＶｃｃワ
イヤバッド１１をＶｃｃ電極パッドと同電位とし、ダイ
スパッド１をＶＳＳ電極パッドと同電位とした例を示し
たが、デバイスによっては素子基板の電位がＶｃｃのも
のもあるため、このようなデバイスを使用する場合には
、ダイスパッド１を■ｃｃ電位とし、Ｖｃｃワイヤバッ
ド１１をＶｓｓ電位とすることもできる。
次に、本発明に係る第２の発明を第６図ないし第８図（
ａ）、　（ｂ）に示す実施例によって詳細に説明する。
第６図は本発明の第２の発明に係るリードフレームの要
部を拡大して示す平面図、第７図は第６図に示したリー
ドフレームにワイヤボンディングを行なった状態を示す
平面図である。第８図（ａ）。
（ｂ）はワイヤボンディング状態を示す図で、同図（ａ
）は第７図におけるＡ−Ａ線断面図、同図（ｂ）は第７
図におけるＢ−Ｂ線断面図である。なお、本発明に係る
リードフレームはその幅方向中心部分を中心として略左
右対称であるため、第６図および第７図においてはリー
ドフレームの片側のみを示す。これらの図において前記
第１図ないし第５図で説明したものと同一もしくは同等
部材については、同一符号を付し詳細な説明は省略する
。
これらの図において、２１は接地用ワイヤパッド５ ６ としてのＶｓｓワイヤパッド、２２は電源用ワイヤパッ
ドとしてのＶｃｃワイヤパッドを示ず。前記ＶＳＳワイ
ヤパッド２１およびＶｃｃワイヤバッド２２は、それぞ
れダイスパッド１側部に沿うように幅広に形成され、ダ
イスパッド１とインナーリード４との間であってダイス
パッドｌの４方に配置されている。本実施例ではＶｓｓ
ワイヤバッド２１がダイスパット１側に配置され、Ｖｃ
ｃワイヤバッド２２がこのＶｓｓワイヤパッド２１の外
側に配置されている。また、前記Ｖｓｓワイヤバッド２
１およびＶｃｃワイヤバッド２２のそれぞれの両側部に
は、側部をリードフレームの外枠側へ延設することによ
ってＶｓｓインナーリード４ｂおよびＶｃｃインナーリ
ード４ａが一体に設けられており、このＶｓｓインナー
リード４ｂ、Ｖｃｃインナーリード４ａによって外枠に
支持されている。
このように構成されたリードフレームにおいては、第７
図に示すように、半導体素子２の複数のＶｓｓ電極パッ
ドとＶｓｓワイヤバッド２１とがワイヤ５によってワイ
ヤボンディングされ、半導体素子２の複数のＶｃｃ電極
パッドとＶｃｃワイヤパッド２２とがワイヤ５によって
Ｖｓｓワイヤパッド２１を通り越してワイヤボンディン
グされる。すなわち、Ｖｓｓ電極バンドは、第８図（ａ
＞に示すように、ワイヤ５およびＶｓｓワイヤパッド２
１を介してＶｓｓインナーリード４ｂに電気的に接続さ
れることになる。また、Ｖｃｃ電極パッドは、第８図（
ｂ）に示すように、ワイヤ５およびＶｃｃワイヤバッド
２２を介してＶｃｃインナーリード４ａに電気的に接続
されることになる。
このように構成されたリードフレームにおいては、半導
体素子２の複数のＶｓｓ電極バンドをそれぞれ最寄りの
Ｖｓｓワイヤバッド２１にワイヤボンディングし、半導
体素子２の複数のＶｃｃ電極バッドをＶｃｃワイヤパッ
ド２２にそれぞれワイヤボンディングすることによって
、Ｖｓｓインナーリード４ｂ、Ｖｃｃインナーリード４
ａをそれぞれ集約でき、Ｖｓｓ電極パッド、Ｖｃｃ電極
バッドの数に較べてＶｓｓインナーリード４ｂ、Ｖｃｃ
インナーリード４ａの本数を少なくすることができる。
７ ８ したがって、パッケージの全ビン数を少なくできると共
に、電源系ワイヤパッド（Ｖｓｓワイヤバッド２１．Ｖ
ｃｃワイヤパッド２２）のパッド領域を広くとることが
できる関係から、インダクタンスを低減させることがで
きる。また、信号用インナーリード４に接続されるワイ
ヤ５は、Ｖｓｓワイヤバッド２１上を通るから、樹脂封
止後には、このワイヤ５とＶｓｓワイヤパッド２１との
関係は両者の間がエポキシ樹脂等の封止樹脂で満たされ
て実質的なストリップライン構造になる。このため、イ
ンピーダンス整合が可能になり、インダクタンスが低減
される。さらに、インナーリード４が短くなるために従
来必要とされたサポートテープを使用しなくても済む。
なお、本実施例ではＶｓｓワイヤバッド２１をダイスパ
ッド１側に、Ｖｃｃワイヤパッド２２をＶｓｓワイヤバ
ッド２１より外側に配置した例を示したが、本発明はこ
のような限定にとられれることなく、上述したものとは
逆に配置することもできる。
〔発明の効果〕
以上説明したように本発明の第１の発明に係るリードフ
レームは、ダイスパッドとインナーリードとの間に、ダ
イスパッド側部に沿って幅広に形成されかつインナーリ
ードのうち電源系のインナーリードの先端に一体に設け
られた電源系ワイヤパッドを配置してなり、この電源系
ワイヤパッドと前記ダイスパッドのうち一方に半導体素
子の電源用電極をワイヤボンディングし、他方に接地用
電極をワイヤボンディングしたものであり、また、本発
明の第２の発明に係るリードフレームは、ダイスパッド
とインナーリードとの間に、ダイスパッド側部に沿って
幅広に形成された電源系ワイヤパッドを配置してなり、
この電源系ワイヤパッドを、インナーリードのうち電源
用のインナーリードの先端に一体に設けられ、半導体素
子の電源用電極にワイヤボンディングされる電源用ワイ
ヤパッドと、インナーリードのうち接地用のインナーリ
ードの先端に一体に設けられ、半導体素子の接地用電極
にワイヤボンディングされる接地用ワイヤパッドとによ
って形成し、これらを内外に並べ９ ０ たものであるため、半導体素子の全ての電源系の電極ハ
ンドが電源系ワイヤパッドにワイヤボンディングされ、
電源用インナーリードおよび接地用インナーリードを電
源系ワイヤパッドによってそれぞれ集約することができ
る。したがって、パ。
ケージの全ピン数を少なくできると共に、電源系ワイヤ
パッドのパッド領域を広くとることができる。このため
、インダクタンスを低減させることができ、本発明に係
るリードフレームを使用して組立てられた半導体装置に
おいてはバウンスが発生するのを確実に抑えて信頼性を
高めることができる。また、信号用インナーリードに接
続されるワイヤが接地用ワイヤパッド上を通るから、樹
脂封止後にはこのワイヤと接地用ワイヤパッドとの関係
は両者の間が封止樹脂で満たされて実質的なストリップ
ライン構造になる。このため、インピーダンス整合が可
能になり、インダクタンスが低減されて信号の遅延時間
を短縮することができる。
さらに、本発明に係るリードフレームにおいては、信号
用のインナーリードを短くすることができるため、従来
必要としたインナーリード固定用サポートテープを使用
しな（て済む。このため、サポートテープ貼り付は工程
を削除することができるばかりか、サポートテープ使用
による電気特性信頼性の低下を招（ようなこともなくな
る。さらにまた、第１の発明に係るリードフレームにお
いてダイスパッドを半導体素子より充分に幅広に形成す
ると、熱放散性を高めることができ、これによっても信
頼性を高めることができる。
【図面の簡単な説明】
第１図は本発明の第１の発明に係るリードフレームの要
部を拡大して示す平面図、第２図は第１図に示したリー
ドフレームにワイヤボンディングを行なった状態を示す
平面図、第３図（ａ）、　（ｂ）−はワイヤボンディン
グ状態を示す図で、同図（ａ）は第２図におけるＡ−Ａ
線断面図、同図（ｂ）は第２図におけるＢ−Ｂ線断面図
である。第４図は第１の発明のリードフレームにおける
ダイスパッドの他の実施例を示す平面図、第５図は第１
の発明のリードフレームおける吊りリードの他の実施例
を２■ ２ 示す平面図である。第６図は本発明の第２の発明に係る
リードフレームの要部を拡大して示す平面図、第７図は
第６図に示したリードフレームにワイヤボンディングを
行なった状態を示す平面図、第８図（ａ）、　（ｂ）は
ワイヤボンディング状態を示す図で、同図（ａ）は第７
図におけるＡ−Ａ線断面図、同図（ｂ）は第７図におけ
るＢ−Ｂ線断面図である。 第９図は従来のリードフレームのインナーリード部分を
拡大して示す平面図、第１０図はワイヤボンディング後
の従来のリードフレームのインナーリード部分を拡大し
て示す平面図である。 １・・・・ダイスバッド、２・・・・半導体素子、４・
・・・インナーリード、４ａ・・・・Ｖｃｃインナーリ
ード、４ｂ・・・・Ｖｓｓインナーリード、５・・・・
ワイヤ、１１．２２・・・・Ｖｃｃワイヤパッド、２１
・・・・Ｖｓｓワイヤパッド。

Claims (2)

    【特許請求の範囲】
  1. （１）半導体素子が搭載されるダイスパッドを備え、半
    導体素子にワイヤボンディングされるインナーリードが
    前記ダイスパッドの周囲に配置されたリードフレームに
    おいて、前記ダイスパッドとインナーリードとの間に、
    ダイスパッド側部に沿って幅広に形成されかつインナー
    リードのうち電源系のインナーリードの先端に一体に設
    けられた電源系ワイヤパッドを配置してなり、この電源
    系ワイヤパッドと前記ダイスパッドのうち一方に半導体
    素子の電源用電極をワイヤボンディングし、他方に接地
    用電極をワイヤボンディングしたことを特徴とするリー
    ドフレーム。
  2. （２）半導体素子が搭載されるダイスパッドを備え、半
    導体素子にワイヤボンディングされるインナーリードが
    前記ダイスパッドの周囲に配置されたリードフレームに
    おいて、前記ダイスパッドとインナーリードとの間に、
    ダイスパッド側部に沿って幅広に形成された電源系ワイ
    ヤパッドを配置してなり、この電源系ワイヤパッドを、
    インナーリードのうち電源用のインナーリードの先端に
    一体に設けられ、半導体素子の電源用電極にワイヤボン
    ディングされる電源用ワイヤパッドと、インナーリード
    のうち接地用のインナーリードの先端に一体に設けられ
    、半導体素子の接地用電極にワイヤボンディングされる
    接地用ワイヤパッドとによって形成し、これらを内外に
    並べたことを特徴とするリードフレーム。
JP2041576A 1990-02-21 1990-02-21 リードフレーム Pending JPH03244149A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2041576A JPH03244149A (ja) 1990-02-21 1990-02-21 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2041576A JPH03244149A (ja) 1990-02-21 1990-02-21 リードフレーム

Publications (1)

Publication Number Publication Date
JPH03244149A true JPH03244149A (ja) 1991-10-30

Family

ID=12612270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2041576A Pending JPH03244149A (ja) 1990-02-21 1990-02-21 リードフレーム

Country Status (1)

Country Link
JP (1) JPH03244149A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0620593A1 (en) * 1993-04-16 1994-10-19 Kabushiki Kaisha Toshiba Semiconductor device with smaller package
US5592020A (en) * 1993-04-16 1997-01-07 Kabushiki Kaisha Toshiba Semiconductor device with smaller package having leads with alternating offset projections
US5639694A (en) * 1994-10-07 1997-06-17 International Business Machines Corporation Method for making single layer leadframe having groundplane capability
US5798571A (en) * 1995-07-04 1998-08-25 Nec Corporation Inductance reduced wire-bonding type semiconductor device
JP2005026520A (ja) * 2003-07-03 2005-01-27 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた半導体装置
JP2010016054A (ja) * 2008-07-01 2010-01-21 Renesas Technology Corp 半導体装置およびその製造方法
EP1925027A4 (en) * 2005-08-15 2010-06-30 Texas Instruments Inc SEMICONDUCTOR ASSEMBLY AND HOUSING FOR HIGH CURRENT AND LOW INDUCTANCE APPLICATIONS
JP2010186831A (ja) * 2009-02-10 2010-08-26 Toshiba Corp 半導体装置
JP2014011227A (ja) * 2012-06-28 2014-01-20 Sumitomo Electric Ind Ltd 半導体装置
JP2014229679A (ja) * 2013-05-21 2014-12-08 株式会社リコー 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0620593A1 (en) * 1993-04-16 1994-10-19 Kabushiki Kaisha Toshiba Semiconductor device with smaller package
US5592020A (en) * 1993-04-16 1997-01-07 Kabushiki Kaisha Toshiba Semiconductor device with smaller package having leads with alternating offset projections
US5801433A (en) * 1993-04-16 1998-09-01 Kabushiki Kaisha Toshiba Semiconductor device with smaller package
US5639694A (en) * 1994-10-07 1997-06-17 International Business Machines Corporation Method for making single layer leadframe having groundplane capability
US5814877A (en) * 1994-10-07 1998-09-29 International Business Machines Corporation Single layer leadframe design with groundplane capability
US5798571A (en) * 1995-07-04 1998-08-25 Nec Corporation Inductance reduced wire-bonding type semiconductor device
JP2005026520A (ja) * 2003-07-03 2005-01-27 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた半導体装置
EP1925027A4 (en) * 2005-08-15 2010-06-30 Texas Instruments Inc SEMICONDUCTOR ASSEMBLY AND HOUSING FOR HIGH CURRENT AND LOW INDUCTANCE APPLICATIONS
JP2010016054A (ja) * 2008-07-01 2010-01-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2010186831A (ja) * 2009-02-10 2010-08-26 Toshiba Corp 半導体装置
JP2014011227A (ja) * 2012-06-28 2014-01-20 Sumitomo Electric Ind Ltd 半導体装置
JP2014229679A (ja) * 2013-05-21 2014-12-08 株式会社リコー 半導体装置

Similar Documents

Publication Publication Date Title
KR100614550B1 (ko) 메모리 시스템
US5800958A (en) Electrically enhanced power quad flat pack arrangement
JP4149438B2 (ja) 半導体装置
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
US5428247A (en) Down-bonded lead-on-chip type semiconductor device
US6329710B1 (en) Integrated circuit package electrical enhancement
JPH03244149A (ja) リードフレーム
US7572678B2 (en) Methods of making and using a floating lead finger on a lead frame
US5763945A (en) Integrated circuit package electrical enhancement with improved lead frame design
JPH061801B2 (ja) リ−ドフレ−ム
JP2852112B2 (ja) 半導体集積回路装置
KR100635386B1 (ko) 고속 신호 처리가 가능한 반도체 칩 패키지
JP2896223B2 (ja) 樹脂封止型半導体装置
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JPH04372161A (ja) 半導体装置
JP3052633B2 (ja) 半導体装置
JP2000196002A (ja) 半導体装置およびその製造方法
JP3468447B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH06204391A (ja) 集積回路用セラミック・リードオンチップ・パッケージと方法
JPH04303939A (ja) リードフレームおよびこのリードフレームを用いた半導体装置
US20020092892A1 (en) Wire bonding method
JPH10144860A (ja) 半導体装置及びその製造方法
JPH02211660A (ja) 半導体装置
JPH0922978A (ja) 半導体装置およびその製造に用いられるリードフレーム
JPH0697360A (ja) 半導体集積回路装置