JPH10145203A - 周波数／電圧変換回路 - Google Patents
周波数／電圧変換回路Info
- Publication number
- JPH10145203A JPH10145203A JP31687596A JP31687596A JPH10145203A JP H10145203 A JPH10145203 A JP H10145203A JP 31687596 A JP31687596 A JP 31687596A JP 31687596 A JP31687596 A JP 31687596A JP H10145203 A JPH10145203 A JP H10145203A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- input
- low
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 周波数／電圧変換回路の線形変換範囲の広帯
域化を実現することである。 【解決手段】 遅延回路３、位相比較器４、ローパスフ
ィルタ５を具備する周波数／電圧変換回路において、分
周回路２を設け、該分周回路２で分周された入力信号お
よびその遅延信号を位相比較器４で比較処理することに
より、線形に変換可能な入力周波数範囲を広くする。
域化を実現することである。 【解決手段】 遅延回路３、位相比較器４、ローパスフ
ィルタ５を具備する周波数／電圧変換回路において、分
周回路２を設け、該分周回路２で分周された入力信号お
よびその遅延信号を位相比較器４で比較処理することに
より、線形に変換可能な入力周波数範囲を広くする。
Description
【０００１】
【発明の属する技術分野】本発明はＦＭ信号復調回路等
のように周波数信号を電圧信号に変換する周波数／電圧
変換回路に係り、特に線形に変換できる周波数範囲の広
帯域化を図る技術に関するものである。
のように周波数信号を電圧信号に変換する周波数／電圧
変換回路に係り、特に線形に変換できる周波数範囲の広
帯域化を図る技術に関するものである。
【０００２】
【従来の技術】従来の遅延検波方式を用いた周波数／電
圧変換回路の構成を図１５に示す。同図において、１は
信号入力端子、３は遅延回路、４はＥＸ−ＯＲ型の位相
比較器、５はローパスフィルタ、６は信号出力端子、
８、９は端子である。この周波数／電圧変換回路では、
周波数ｆの入力信号が信号入力端子１に入力したとき、
一部はそのまま位相比較器４に入力し、他は遅延回路３
に入力しそこで時間Ｔｄだけ遅延されてから位相比較器
４に入力し、この位相比較器４において両信号が位相比
較される。そして、この比較結果の信号が端子９からロ
ーパスフィルタ５に入力して直流成分が信号出力端子６
に得られる。
圧変換回路の構成を図１５に示す。同図において、１は
信号入力端子、３は遅延回路、４はＥＸ−ＯＲ型の位相
比較器、５はローパスフィルタ、６は信号出力端子、
８、９は端子である。この周波数／電圧変換回路では、
周波数ｆの入力信号が信号入力端子１に入力したとき、
一部はそのまま位相比較器４に入力し、他は遅延回路３
に入力しそこで時間Ｔｄだけ遅延されてから位相比較器
４に入力し、この位相比較器４において両信号が位相比
較される。そして、この比較結果の信号が端子９からロ
ーパスフィルタ５に入力して直流成分が信号出力端子６
に得られる。
【０００３】図１６はこの位相比較器４の動作のタイミ
ングチャートを示すものである（なお、位相比較器４の
動作における立上り時間、立下り時間をここではＴｒｆ
とする）。位相比較器４では、（ａ）に示す周波数ｆ
（Ｈｚ）の入力信号と（ｂ）に示す遅延回路出力信号の
ＥＸ−ＯＲが取られて、（ｃ）に示すようなパルス信号
が端子９に出力し、これをローパスフィルタ５を通過さ
せると（ｃ）の破線で示すような直流成分Ｖｄが信号出
力端子６に得られる。
ングチャートを示すものである（なお、位相比較器４の
動作における立上り時間、立下り時間をここではＴｒｆ
とする）。位相比較器４では、（ａ）に示す周波数ｆ
（Ｈｚ）の入力信号と（ｂ）に示す遅延回路出力信号の
ＥＸ−ＯＲが取られて、（ｃ）に示すようなパルス信号
が端子９に出力し、これをローパスフィルタ５を通過さ
せると（ｃ）の破線で示すような直流成分Ｖｄが信号出
力端子６に得られる。
【０００４】ここで、この直流成分Ｖｄは、端子９にお
けるハイレベル電位を０（Ｖ）、ロウレベル電位を−Ｖ
ａ（Ｖ）とすると、 Ｖｄ＝２・Ｔｄ・Ｖａ・ｆ−Ｖａ ・・・（１） となる。すなわち、この周波数／電圧変換回路の出力
は、入力信号の周波数ｆに比例したレベルの直流電圧と
なる。
けるハイレベル電位を０（Ｖ）、ロウレベル電位を−Ｖ
ａ（Ｖ）とすると、 Ｖｄ＝２・Ｔｄ・Ｖａ・ｆ−Ｖａ ・・・（１） となる。すなわち、この周波数／電圧変換回路の出力
は、入力信号の周波数ｆに比例したレベルの直流電圧と
なる。
【０００５】
【発明が解決しようとする課題】遅延検波方式を用いた
周波数／電圧変換回路では、入力信号の周波数に対する
出力電圧の線形性が維持できる条件は、図１６の（ｃ）
において、領域Ａの時間幅Ｔａの値が正、つまり、 Ｔａ＝（Ｔ／２）−Ｔｄ−Ｔｒｆ＞０ ・・・（２） の関係が満足されるときである。
周波数／電圧変換回路では、入力信号の周波数に対する
出力電圧の線形性が維持できる条件は、図１６の（ｃ）
において、領域Ａの時間幅Ｔａの値が正、つまり、 Ｔａ＝（Ｔ／２）−Ｔｄ−Ｔｒｆ＞０ ・・・（２） の関係が満足されるときである。
【０００６】ここで、Ｔｄ＝５０（ｐｓ）、Ｔｒｆ＝５
０（Ｐｓ）とすると、入力信号の周期Ｔの最小値は２０
０（ｐｓ）であり、結果的に線形に変換できる入力周波
数ｆは５（ＧＨｚ）までとなる。すなわち、５（ＧＨ
ｚ）以上の入力周波数に対しては波形の歪により線形性
が劣化し、高周波、広帯域な周波数信号に対しては、線
形変換できないという問題があった。
０（Ｐｓ）とすると、入力信号の周期Ｔの最小値は２０
０（ｐｓ）であり、結果的に線形に変換できる入力周波
数ｆは５（ＧＨｚ）までとなる。すなわち、５（ＧＨ
ｚ）以上の入力周波数に対しては波形の歪により線形性
が劣化し、高周波、広帯域な周波数信号に対しては、線
形変換できないという問題があった。
【０００７】本発明は以上のような点に鑑みてなされた
もので、その目的は、入力信号の周波数に関してより広
い範囲で線形に周波数／電圧変換できるようにすること
である。
もので、その目的は、入力信号の周波数に関してより広
い範囲で線形に周波数／電圧変換できるようにすること
である。
【０００８】
【課題を解決するための手段】第１の発明は、信号入力
端子に入力する入力信号を分周する分周器と、該分周器
の出力信号を遅延させる遅延回路と、前記分周器の出力
信号と前記遅延回路の出力信号を位相比較する位相比較
器と、該位相比較器から出力する出力信号から直流成分
を取り出し信号出力端子に送出するローパスフィルタと
を具備するよう構成した。
端子に入力する入力信号を分周する分周器と、該分周器
の出力信号を遅延させる遅延回路と、前記分周器の出力
信号と前記遅延回路の出力信号を位相比較する位相比較
器と、該位相比較器から出力する出力信号から直流成分
を取り出し信号出力端子に送出するローパスフィルタと
を具備するよう構成した。
【０００９】第２の発明は、第１の発明において、前記
位相比較器をＥＸ−ＯＲ型、ＡＮＤ型、又はＯＲ型と
し、及び／又は内部にローパスフィルタ機能を内蔵させ
て前記ローパスフィルタを削除して構成した。
位相比較器をＥＸ−ＯＲ型、ＡＮＤ型、又はＯＲ型と
し、及び／又は内部にローパスフィルタ機能を内蔵させ
て前記ローパスフィルタを削除して構成した。
【００１０】第３の発明は、信号入力端子に入力する入
力信号を分周する第１の分周器と、該第１の分周器の出
力信号を遅延させる第１の遅延回路と、前記第１の分周
器の出力信号と前記第１の遅延回路の出力信号を位相比
較する第１の位相比較器からなる第１の分周遅延検波
部、および前記信号入力端子に入力する前記入力信号の
反転信号を分周する第２の分周器と、該第２の分周器の
出力信号を遅延させる第２の遅延回路と、前記第２の分
周器の出力信号と前記第２の遅延回路の出力信号を位相
比較する第２の位相比較器からなる第２の分周遅延検波
部を具備し、且つ前記第１、第２の分周遅延検波部の出
力信号を合成した後にローパスフィルタに入力させ、該
ローパスフィルタの出力信号を信号出力端子に送出させ
るよう構成した。
力信号を分周する第１の分周器と、該第１の分周器の出
力信号を遅延させる第１の遅延回路と、前記第１の分周
器の出力信号と前記第１の遅延回路の出力信号を位相比
較する第１の位相比較器からなる第１の分周遅延検波
部、および前記信号入力端子に入力する前記入力信号の
反転信号を分周する第２の分周器と、該第２の分周器の
出力信号を遅延させる第２の遅延回路と、前記第２の分
周器の出力信号と前記第２の遅延回路の出力信号を位相
比較する第２の位相比較器からなる第２の分周遅延検波
部を具備し、且つ前記第１、第２の分周遅延検波部の出
力信号を合成した後にローパスフィルタに入力させ、該
ローパスフィルタの出力信号を信号出力端子に送出させ
るよう構成した。
【００１１】第４の発明は、第３の発明において、前記
ローパスフィルタを削除して、前記第１の分周遅延検波
部の出力信号を新たに設けた第１のローパスフィルタに
入力させ、前記第２の分周遅延検波部の出力信号を新た
に設けた第２のローパスフィルタに入力させ、該第１、
第２のローパスフィルタの出力信号を合成した後に前記
信号出力端子に送出させるよう構成した。
ローパスフィルタを削除して、前記第１の分周遅延検波
部の出力信号を新たに設けた第１のローパスフィルタに
入力させ、前記第２の分周遅延検波部の出力信号を新た
に設けた第２のローパスフィルタに入力させ、該第１、
第２のローパスフィルタの出力信号を合成した後に前記
信号出力端子に送出させるよう構成した。
【００１２】第５の発明は、第３の発明において、前記
ローパスフィルタを削除して、前記第１の分周遅延検波
部の第１の位相比較器、および前記第２の分周遅延検波
部の第２の位相比較器をそれぞれローパスフィルタ機能
付とし、前記第１、第２の分周遅延検波部の出力信号を
合成した後に前記信号出力端子に送出させるよう構成し
た。
ローパスフィルタを削除して、前記第１の分周遅延検波
部の第１の位相比較器、および前記第２の分周遅延検波
部の第２の位相比較器をそれぞれローパスフィルタ機能
付とし、前記第１、第２の分周遅延検波部の出力信号を
合成した後に前記信号出力端子に送出させるよう構成し
た。
【００１３】第６の発明は、信号入力端子に入力する入
力信号を分周する第１の１／２分周器と、前記信号入力
端子に入力する入力信号の反転信号を分周する第２の１
／２分周器と、入力側が共通接続された第３の１／２分
周器および入力信号の反転信号を分周する第４の１／２
分周器からなる分周器群の複数個と、入力側に入力する
入力信号を遅延する遅延回路および該入力信号と該遅延
回路の出力信号の位相比較を行う位相比較器からなる遅
延検波部の複数個とを具備し、前記第１の１／２分周器
の後段に前記分周器群を前記第３、第４の１／２分周器
により順次信号が分岐するようにｎ−１列接続し（ｎは
２以上の整数）、前記第２の１／２分周器の後段に前記
分周器群を前記第３、第４の１／２分周器により順次信
号が分岐するようにｎ−１列接続し、最終段の前記分周
器群の第３の１／２分周器、第４の１／２分周器の出力
信号を各別の前記遅延検波部の入力側に接続し、前記各
遅延検波部の出力信号を合成した後にローパスフィルタ
に入力させ、該ローパスフィルタの出力信号を信号出力
端子に送出するよう構成した。
力信号を分周する第１の１／２分周器と、前記信号入力
端子に入力する入力信号の反転信号を分周する第２の１
／２分周器と、入力側が共通接続された第３の１／２分
周器および入力信号の反転信号を分周する第４の１／２
分周器からなる分周器群の複数個と、入力側に入力する
入力信号を遅延する遅延回路および該入力信号と該遅延
回路の出力信号の位相比較を行う位相比較器からなる遅
延検波部の複数個とを具備し、前記第１の１／２分周器
の後段に前記分周器群を前記第３、第４の１／２分周器
により順次信号が分岐するようにｎ−１列接続し（ｎは
２以上の整数）、前記第２の１／２分周器の後段に前記
分周器群を前記第３、第４の１／２分周器により順次信
号が分岐するようにｎ−１列接続し、最終段の前記分周
器群の第３の１／２分周器、第４の１／２分周器の出力
信号を各別の前記遅延検波部の入力側に接続し、前記各
遅延検波部の出力信号を合成した後にローパスフィルタ
に入力させ、該ローパスフィルタの出力信号を信号出力
端子に送出するよう構成した。
【００１４】第７の発明は、第６の発明において、前記
ローパスフィルタを削除して、前記各遅延検波部におけ
る前記位相比較器の出力側に新ローパスフィルタを各々
接続し、該各々の新ローパスフィルタの出力信号を合成
した後に前記信号出力端子に送出するよう構成した。
ローパスフィルタを削除して、前記各遅延検波部におけ
る前記位相比較器の出力側に新ローパスフィルタを各々
接続し、該各々の新ローパスフィルタの出力信号を合成
した後に前記信号出力端子に送出するよう構成した。
【００１５】第８の発明は、第６の発明において、前記
ローパスフィルタを削除して、前記各遅延検波部におけ
る前記位相比較器をローパスフィルタ機能付とし、該各
遅延検波部の出力信号を合成した後に前記信号出力端子
に送出するよう構成した。
ローパスフィルタを削除して、前記各遅延検波部におけ
る前記位相比較器をローパスフィルタ機能付とし、該各
遅延検波部の出力信号を合成した後に前記信号出力端子
に送出するよう構成した。
【００１６】第９の発明は、第３又は６の発明におい
て、前記位相比較器を、ＥＸ−ＯＲ型、ＡＮＤ型、又は
ＯＲ型として構成した。
て、前記位相比較器を、ＥＸ−ＯＲ型、ＡＮＤ型、又は
ＯＲ型として構成した。
【００１７】
［第１の実施の形態］図１はその第１の実施の形態の周
波数／電圧変換回路の構成を示す機能ブロック図であ
る。前記した図１５におけるものと同じものには同じ符
号を付した。ここでは、信号入力端子１の後段に１／２
分周器２を接続し、その分周器２の出力信号を遅延回路
３とＥＸ−ＯＲ型の位相比較器４に入力している。この
結果、入力端子１に入力された周波数信号は、分周回器
により半分の周波数信号（周期が２倍）に変換され、こ
の周波数信号とこの周波数信号の遅延信号とが位相比較
されることになる。つまり、入力信号よりも低い周波数
の信号を変換処理する構成である。
波数／電圧変換回路の構成を示す機能ブロック図であ
る。前記した図１５におけるものと同じものには同じ符
号を付した。ここでは、信号入力端子１の後段に１／２
分周器２を接続し、その分周器２の出力信号を遅延回路
３とＥＸ−ＯＲ型の位相比較器４に入力している。この
結果、入力端子１に入力された周波数信号は、分周回器
により半分の周波数信号（周期が２倍）に変換され、こ
の周波数信号とこの周波数信号の遅延信号とが位相比較
されることになる。つまり、入力信号よりも低い周波数
の信号を変換処理する構成である。
【００１８】図２は位相比較器４における動作のタイミ
ングチャートである。前記した図１６に示したものと同
様に、位相比較器４の動作における信号の立上り時間と
立下り時間をＴｒｆとする。信号入力端子１に入力した
（ａ）に示す信号は分周器２において周期が２倍の
（ｂ）に示す信号に変換され、この信号が遅延回路３に
おいて（ｃ）に示すように時間Ｔｄだけ遅延される。よ
って、この（ｃ）の信号と（ｂ）の信号のＥＸ−ＯＲを
とった（ｄ）に示す信号では、領域Ａの時間幅Ｔａが、 Ｔａ＝Ｔ−Ｔｄ−Ｔｒｆ ・・・（３） となる。
ングチャートである。前記した図１６に示したものと同
様に、位相比較器４の動作における信号の立上り時間と
立下り時間をＴｒｆとする。信号入力端子１に入力した
（ａ）に示す信号は分周器２において周期が２倍の
（ｂ）に示す信号に変換され、この信号が遅延回路３に
おいて（ｃ）に示すように時間Ｔｄだけ遅延される。よ
って、この（ｃ）の信号と（ｂ）の信号のＥＸ−ＯＲを
とった（ｄ）に示す信号では、領域Ａの時間幅Ｔａが、 Ｔａ＝Ｔ−Ｔｄ−Ｔｒｆ ・・・（３） となる。
【００１９】この式（３）を前述した式（２）と比較す
ると、本実施の形態では位相比較器４に入る入力信号の
周期が２倍になるので、周波数で換算すると２倍の広帯
域化が可能となる。ここで、Ｔｄ＝５０（ｐｓ）、Ｔｒ
ｆ＝５０（ｐｓ）とすると、入力端子１に入力する信号
の周期Ｔの最小値は１００（ｐｓ）であり、結果的に入
力信号周波数に対し、線形に電圧変換できる入力信号周
波数範囲は、１０（ＧＨｚ）までと大幅に拡大される。
ると、本実施の形態では位相比較器４に入る入力信号の
周期が２倍になるので、周波数で換算すると２倍の広帯
域化が可能となる。ここで、Ｔｄ＝５０（ｐｓ）、Ｔｒ
ｆ＝５０（ｐｓ）とすると、入力端子１に入力する信号
の周期Ｔの最小値は１００（ｐｓ）であり、結果的に入
力信号周波数に対し、線形に電圧変換できる入力信号周
波数範囲は、１０（ＧＨｚ）までと大幅に拡大される。
【００２０】なお、ローパスフィルタ５から出力する直
流出力信号Ｖｄは、図２の（ｄ）の破線で示す通りであ
り、 Ｖｄ＝Ｔｄ・Ｖａ・ｆ−Ｖａ ・・・（４） て表され、入力信号の周波数ｆに比例した電圧Ｖｄを得
ることができる。
流出力信号Ｖｄは、図２の（ｄ）の破線で示す通りであ
り、 Ｖｄ＝Ｔｄ・Ｖａ・ｆ−Ｖａ ・・・（４） て表され、入力信号の周波数ｆに比例した電圧Ｖｄを得
ることができる。
【００２１】図３は図１に示した位相比較器４をＥＸ−
ＯＲ型からＡＮＤ型に変更した場合の動作のタイミング
チャートである。（ｂ）に示す分周器２の出力信号と
（ｃ）に示す遅延回路２の出力信号のＮＡＮＤをとった
（ｄ）示す信号が得られている。このときも、領域Ａの
時間幅ＴａはＥＸ−ＯＲ型の位相比較器を使用した場合
と同様に、従来と比較して約２倍に拡大している。ロー
パスフィルタ５から得られる直流成分の電圧Ｖｄは、 Ｖｄ＝Ｔｄ・Ｖａ・（ｆ／２）−（Ｖａ／２） ・・・（５） となる。
ＯＲ型からＡＮＤ型に変更した場合の動作のタイミング
チャートである。（ｂ）に示す分周器２の出力信号と
（ｃ）に示す遅延回路２の出力信号のＮＡＮＤをとった
（ｄ）示す信号が得られている。このときも、領域Ａの
時間幅ＴａはＥＸ−ＯＲ型の位相比較器を使用した場合
と同様に、従来と比較して約２倍に拡大している。ロー
パスフィルタ５から得られる直流成分の電圧Ｖｄは、 Ｖｄ＝Ｔｄ・Ｖａ・（ｆ／２）−（Ｖａ／２） ・・・（５） となる。
【００２２】図４は図１に示した位相比較器４をＥＸ−
ＯＲ型からＯＲ型に変更した場合の動作のタイミングチ
ャートである。（ｂ）に示す分周器２の出力信号と
（ｃ）に示す遅延回路２の出力信号のＯＲをとった
（ｄ）示す信号が得られている。このときは、領域Ａの
時間幅Ｔａは、 Ｔａ＝Ｔ＋Ｔｄ＋Ｔｒｆ ・・・（６） となり、その時間幅ＴａはＥＸ−ＯＲ型の位相比較器を
使用した場合よりもさらに長くなっている。ローパスフ
ィルタ５から得られる直流成分の電圧Ｖｄは、前記した
式（５）で表される。
ＯＲ型からＯＲ型に変更した場合の動作のタイミングチ
ャートである。（ｂ）に示す分周器２の出力信号と
（ｃ）に示す遅延回路２の出力信号のＯＲをとった
（ｄ）示す信号が得られている。このときは、領域Ａの
時間幅Ｔａは、 Ｔａ＝Ｔ＋Ｔｄ＋Ｔｒｆ ・・・（６） となり、その時間幅ＴａはＥＸ−ＯＲ型の位相比較器を
使用した場合よりもさらに長くなっている。ローパスフ
ィルタ５から得られる直流成分の電圧Ｖｄは、前記した
式（５）で表される。
【００２３】なお、以上の各説明において、１／２分周
器２はこれに限られるものではなく、その分周比を１／
３、１／４等のように他の分周比に設定したものを使用
することもできる。
器２はこれに限られるものではなく、その分周比を１／
３、１／４等のように他の分周比に設定したものを使用
することもできる。
【００２４】［第２の実施の形態］図５は第２の実施の
形態の周波数／電圧変換回路の構成を示すブロック図で
ある。ここでは、図１に示した位相比較器４に代えて、
内部にローパスフィルタ機能を内蔵させた位相比較器１
０を使用し、図１におけるローパスフィルタ５を削除し
ている。ローパスフィルタ５に抵抗を使用している場
合、その抵抗によって熱雑音が発生する。この雑音量は
抵抗の値の１／２乗に比例して大きくなる。
形態の周波数／電圧変換回路の構成を示すブロック図で
ある。ここでは、図１に示した位相比較器４に代えて、
内部にローパスフィルタ機能を内蔵させた位相比較器１
０を使用し、図１におけるローパスフィルタ５を削除し
ている。ローパスフィルタ５に抵抗を使用している場
合、その抵抗によって熱雑音が発生する。この雑音量は
抵抗の値の１／２乗に比例して大きくなる。
【００２５】そこで、ここでは、位相比較器を構成する
トランジスタのコレクタと電源との間に接続された当該
トランジスタの負荷抵抗に容量を並列接続して、この部
分をローパスィルタとして機能させる。この結果、この
実施の形態では、素子数が削減されるばかりか、雑音も
低減できる。
トランジスタのコレクタと電源との間に接続された当該
トランジスタの負荷抵抗に容量を並列接続して、この部
分をローパスィルタとして機能させる。この結果、この
実施の形態では、素子数が削減されるばかりか、雑音も
低減できる。
【００２６】［第３の実施の形態］図６は第３の実施の
形態の周波数／電圧変換回路の構成を示すブロック図で
ある。ここでは、図１に示した１／２分周器２、遅延回
路３、ＥＸ−ＯＲ型の位相比較器４を第１の分周遅延検
波部とし、また入力信号を逆相にして１／２分周動作を
行う分周器２Ｎ、遅延回路３Ｎ、ＥＸ−ＯＲ型の位相比
較器４Ｎを第２の分周遅延検波部として、それら第１、
第２の分周遅延検波部の入力側を信号入力端子１に接続
する。そして、両分周遅延検波部の出力側、つまり両位
相比較器４、４Ｎの出力端子９、９Ｎに得られる信号を
合成回路１１で合成してから、ローパスフィルタ５を通
過させて直流成分を取り出し、信号出力端子６に出力す
るようにしたものである。
形態の周波数／電圧変換回路の構成を示すブロック図で
ある。ここでは、図１に示した１／２分周器２、遅延回
路３、ＥＸ−ＯＲ型の位相比較器４を第１の分周遅延検
波部とし、また入力信号を逆相にして１／２分周動作を
行う分周器２Ｎ、遅延回路３Ｎ、ＥＸ−ＯＲ型の位相比
較器４Ｎを第２の分周遅延検波部として、それら第１、
第２の分周遅延検波部の入力側を信号入力端子１に接続
する。そして、両分周遅延検波部の出力側、つまり両位
相比較器４、４Ｎの出力端子９、９Ｎに得られる信号を
合成回路１１で合成してから、ローパスフィルタ５を通
過させて直流成分を取り出し、信号出力端子６に出力す
るようにしたものである。
【００２７】図７はこの周波数／電圧変換回路の動作の
タイミングチャートである。各々の位相比較器４、４Ｎ
におけるＥＸ−ＯＲ動作によって得られる信号は、図７
の（ｄ）、（ｇ）に示すように、位相が１８０度だけず
れている。よって、この両信号を合成回路１１で合成す
ることにより、（ｈ）に示すように２倍の周波数成分が
得られている。
タイミングチャートである。各々の位相比較器４、４Ｎ
におけるＥＸ−ＯＲ動作によって得られる信号は、図７
の（ｄ）、（ｇ）に示すように、位相が１８０度だけず
れている。よって、この両信号を合成回路１１で合成す
ることにより、（ｈ）に示すように２倍の周波数成分が
得られている。
【００２８】したがって、この第３の実施の形態では、
ローパスフィルタ５から得られる直流信号のレベルＶｄ
が、式（１）で示されるものと同じとなって、第１の実
施の形態で得られた信号レベルが式（３）よりも大きく
なり、より周波数／電圧変換効率が高くなる。すなわ
ち、この第３の実施の形態では、周波数／電圧変換可能
な入力周波数範囲が第１の実施の形態と同様に広くな
り、同時に変換効率はそれより更に高くなっている。
ローパスフィルタ５から得られる直流信号のレベルＶｄ
が、式（１）で示されるものと同じとなって、第１の実
施の形態で得られた信号レベルが式（３）よりも大きく
なり、より周波数／電圧変換効率が高くなる。すなわ
ち、この第３の実施の形態では、周波数／電圧変換可能
な入力周波数範囲が第１の実施の形態と同様に広くな
り、同時に変換効率はそれより更に高くなっている。
【００２９】［第４の実施の形態］図８は第４の実施の
形態の周波数／電圧変換回路の構成を示すブロック図で
ある。ここでは、図６に示した第３の実施の形態におけ
る位相比較器４、４Ｎの各々にローパスフィルタ５、５
Ｎを接続し、そのローパスフィルタ５、５Ｎの出力を合
成回路１１で合成するようにしたものである。
形態の周波数／電圧変換回路の構成を示すブロック図で
ある。ここでは、図６に示した第３の実施の形態におけ
る位相比較器４、４Ｎの各々にローパスフィルタ５、５
Ｎを接続し、そのローパスフィルタ５、５Ｎの出力を合
成回路１１で合成するようにしたものである。
【００３０】図９はこの周波数／電圧変換回路の動作の
タイミングチャートである。各々のローパスフィルタ
５、５Ｎで得られる直流成分Ｖｄは、式（４）で表され
るので、合成回路１１から出力する直流成分Ｖｄ’は、 Ｖｄ’＝２・Ｖａ・ｆ−Ｖａ ・・・（７） となる。動作可能な入力信号周波数範囲は第３の実施の
形態と同じである。
タイミングチャートである。各々のローパスフィルタ
５、５Ｎで得られる直流成分Ｖｄは、式（４）で表され
るので、合成回路１１から出力する直流成分Ｖｄ’は、 Ｖｄ’＝２・Ｖａ・ｆ−Ｖａ ・・・（７） となる。動作可能な入力信号周波数範囲は第３の実施の
形態と同じである。
【００３１】［第５の実施の形態］図１０は第５の実施
の形態の周波数／電圧変換回路の構成を示すブロック図
である。ここでは、図５に示した第２の実施の形態にお
ける１／２分周器２、遅延回路３、ＥＸ−ＯＲ型でロー
パスフィルタ機能付の位相比較器１０を第１の分周遅延
検波部とし、また入力信号を逆相にして１／２分周動作
を行う分周器２Ｎ、遅延回路３Ｎ、ＥＸ−ＯＲ型でロー
パスフィルタ機能付の位相比較器１０Ｎを第２の分周遅
延検波部として、信号入力端子１と合成回路１１との間
に２系統として接続したものである。その動作は前記の
第５の実施の形態の動作（図９）と同じとなる。
の形態の周波数／電圧変換回路の構成を示すブロック図
である。ここでは、図５に示した第２の実施の形態にお
ける１／２分周器２、遅延回路３、ＥＸ−ＯＲ型でロー
パスフィルタ機能付の位相比較器１０を第１の分周遅延
検波部とし、また入力信号を逆相にして１／２分周動作
を行う分周器２Ｎ、遅延回路３Ｎ、ＥＸ−ＯＲ型でロー
パスフィルタ機能付の位相比較器１０Ｎを第２の分周遅
延検波部として、信号入力端子１と合成回路１１との間
に２系統として接続したものである。その動作は前記の
第５の実施の形態の動作（図９）と同じとなる。
【００３２】［第６の実施の形態］図１１の（ａ）は第
６の実施の形態の周波数／電圧変換回路の構成を示すブ
ロック図である。ここでは、図６に示した第３の実施の
形態における１／２分周器２の後段に、１／２分周器１
４１と入力信号を反転して分周動作を行う１／２分周器
１４１Ｎを分岐接続した分周器群１４を接続し、さらに
その分周器群１４の各分周器１４１、１４１Ｎの出力側
に別の分周器群１４を接続し、これをｎ−１列（ｎは２
以上の整数）だけ接続して、その最終段の各分周器１４
１、１４１Ｎ（合計で２n ／２個）に、図１１の（ｂ）
に示すような遅延回路３と位相比較器４からる遅延検波
部１５を接続している。また、１／２分周器２Ｎの後段
にも上記と同様な分周器群１４をｎ−１列だけ分岐接続
し、さらに最終段の各分周器群１４の各分周器１４１、
１４１Ｎ（合計で２n ／２個）に遅延検波部１５を接続
している。そして、各遅延検波部１５（２n 個）の出力
信号を合成回路１６にて合成し、その合成結果をローパ
スフィルタ５に入力させることより、直流成分を取り出
している。
６の実施の形態の周波数／電圧変換回路の構成を示すブ
ロック図である。ここでは、図６に示した第３の実施の
形態における１／２分周器２の後段に、１／２分周器１
４１と入力信号を反転して分周動作を行う１／２分周器
１４１Ｎを分岐接続した分周器群１４を接続し、さらに
その分周器群１４の各分周器１４１、１４１Ｎの出力側
に別の分周器群１４を接続し、これをｎ−１列（ｎは２
以上の整数）だけ接続して、その最終段の各分周器１４
１、１４１Ｎ（合計で２n ／２個）に、図１１の（ｂ）
に示すような遅延回路３と位相比較器４からる遅延検波
部１５を接続している。また、１／２分周器２Ｎの後段
にも上記と同様な分周器群１４をｎ−１列だけ分岐接続
し、さらに最終段の各分周器群１４の各分周器１４１、
１４１Ｎ（合計で２n ／２個）に遅延検波部１５を接続
している。そして、各遅延検波部１５（２n 個）の出力
信号を合成回路１６にて合成し、その合成結果をローパ
スフィルタ５に入力させることより、直流成分を取り出
している。
【００３３】したがって、この回路では、信号入力端子
１に入力する入力信号が１／２n に分周されてから各遅
延検波部１５に入力するので、より広帯域（２n 倍）の
周波数／電圧変換が可能となると同時に、入力信号およ
びその逆相信号についてこれを行い合成して出力してい
るので、変換効率も高くなる。これは、第３の実施の形
態（図６）の内容を更に押し進めた内容である。
１に入力する入力信号が１／２n に分周されてから各遅
延検波部１５に入力するので、より広帯域（２n 倍）の
周波数／電圧変換が可能となると同時に、入力信号およ
びその逆相信号についてこれを行い合成して出力してい
るので、変換効率も高くなる。これは、第３の実施の形
態（図６）の内容を更に押し進めた内容である。
【００３４】［第７の実施の形態］図１２の（ａ）は第
７の実施の形態の周波数／電圧変換回路の構成を示すブ
ロック図である。ここでは、第６の実施の形態（図１
１）における遅延検波部１５に代えて、図１２の（ｂ）
に示すように、ローパスフィルタ５を含めた遅延検波部
１７を分周器群１４の最終段の次段に接続し、その出力
を合成回路１６に入力させたものである。動作は図１１
の回路と同じである。これは、第４の実施の形態（図
８）の内容を更に押し進めた内容であり、より広帯域
（２n 倍）の周波数／電圧変換が可能となる。
７の実施の形態の周波数／電圧変換回路の構成を示すブ
ロック図である。ここでは、第６の実施の形態（図１
１）における遅延検波部１５に代えて、図１２の（ｂ）
に示すように、ローパスフィルタ５を含めた遅延検波部
１７を分周器群１４の最終段の次段に接続し、その出力
を合成回路１６に入力させたものである。動作は図１１
の回路と同じである。これは、第４の実施の形態（図
８）の内容を更に押し進めた内容であり、より広帯域
（２n 倍）の周波数／電圧変換が可能となる。
【００３５】［第８の実施の形態］図１３の（ａ）は第
８の実施の形態の周波数／電圧変換回路の構成を示すブ
ロック図である。ここでは、第６の実施の形態（図１
１）における遅延検波部１５に代えて、図１３の（ｂ）
に示すように、ローパスフィルタの機能付の位相比較器
１０を有する遅延検波部１８を分周器群１４の最終段の
次段に接続し、その出力を合成回路１６に入力させたも
のである。動作は図１１の回路と同じである。これは、
第５の実施の形態（図１０）の内容を更に押し進めた内
容であり、より広帯域（２n 倍）の周波数／電圧変換が
可能となる。
８の実施の形態の周波数／電圧変換回路の構成を示すブ
ロック図である。ここでは、第６の実施の形態（図１
１）における遅延検波部１５に代えて、図１３の（ｂ）
に示すように、ローパスフィルタの機能付の位相比較器
１０を有する遅延検波部１８を分周器群１４の最終段の
次段に接続し、その出力を合成回路１６に入力させたも
のである。動作は図１１の回路と同じである。これは、
第５の実施の形態（図１０）の内容を更に押し進めた内
容であり、より広帯域（２n 倍）の周波数／電圧変換が
可能となる。
【００３６】［その他の実施の形態］なお、第２〜第８
の実施の形態において、位相比較器はＥＸ−ＯＲ型に限
られるものではなく、第１の実施の形態で説明したＡＮ
Ｄ型、ＯＲ型のものを使用することもできる。
の実施の形態において、位相比較器はＥＸ−ＯＲ型に限
られるものではなく、第１の実施の形態で説明したＡＮ
Ｄ型、ＯＲ型のものを使用することもできる。
【００３７】［シミュレーション結果］図１４は本発明
の第１の実施の形態（図１）および第３の実施の形態
（図６）の周波数／電圧変換回路の入出力特性と、従来
の周波数／電圧変換回路（図１５）の入出力特性のシミ
ュレーション結果を示す特性図である。図から明らかな
ように、第１、第２の実施の形態ともに、周波数信号を
線形に電圧変換できる範囲が、従来例に比較して約２倍
に広がっている。また、第３の実施の形態では、さらに
変換効率が高くなり第１の実施の形態の場合に比べて、
約２倍の出力電圧が得られている。
の第１の実施の形態（図１）および第３の実施の形態
（図６）の周波数／電圧変換回路の入出力特性と、従来
の周波数／電圧変換回路（図１５）の入出力特性のシミ
ュレーション結果を示す特性図である。図から明らかな
ように、第１、第２の実施の形態ともに、周波数信号を
線形に電圧変換できる範囲が、従来例に比較して約２倍
に広がっている。また、第３の実施の形態では、さらに
変換効率が高くなり第１の実施の形態の場合に比べて、
約２倍の出力電圧が得られている。
【００３８】
【発明の効果】以上から第１の発明によれば、入力周波
数信号を分周して周波数を低下させてから周波数／電圧
変換を行うので、電圧信号に線形に変換できる入力周波
数の範囲が広くなり、線形変換の広帯域化を図ることが
できる。また、第２の発明によれば、雑音低減を図るこ
とができる。また、第３乃至第５の発明よれば、入力周
波数信号とその逆相信号を個々に分周して周波数を低下
させてから周波数／電圧変換を行うので、線形変換の広
帯域化と同時に変換効率も高くすることが可能となる。
さらに、第６乃至第８の発明によれば、入力信号を１／
２n に分周するので、線形変換できる周波数範囲を２n
倍に広帯域化することができ、同時に変換効率を高くす
ることもできる。
数信号を分周して周波数を低下させてから周波数／電圧
変換を行うので、電圧信号に線形に変換できる入力周波
数の範囲が広くなり、線形変換の広帯域化を図ることが
できる。また、第２の発明によれば、雑音低減を図るこ
とができる。また、第３乃至第５の発明よれば、入力周
波数信号とその逆相信号を個々に分周して周波数を低下
させてから周波数／電圧変換を行うので、線形変換の広
帯域化と同時に変換効率も高くすることが可能となる。
さらに、第６乃至第８の発明によれば、入力信号を１／
２n に分周するので、線形変換できる周波数範囲を２n
倍に広帯域化することができ、同時に変換効率を高くす
ることもできる。
【図１】 本発明の第１の実施の形態の周波数／電圧変
換回路の構成を示す機能ブロック図である。
換回路の構成を示す機能ブロック図である。
【図２】 図１の位相比較器の動作のタイミングチャー
トである。
トである。
【図３】 図１の位相比較器をＡＮＤ型に代えた場合の
動作のタイミングチャートである。
動作のタイミングチャートである。
【図４】 図１の位相比較器をＯＲ型に代えた場合の動
作のタイミングチャートである。
作のタイミングチャートである。
【図５】 第２の実施の形態の周波数／電圧変換回路の
構成を示す機能ブロック図である。
構成を示す機能ブロック図である。
【図６】 第３の実施の形態の周波数／電圧変換回路の
構成を示す機能ブロック図である。
構成を示す機能ブロック図である。
【図７】 図６の位相比較器の動作のタイミングチャー
トである。
トである。
【図８】 第４の実施の形態の周波数／電圧変換回路の
構成を示す機能ブロック図である。
構成を示す機能ブロック図である。
【図９】 図８の位相比較器の動作のタイミングチャー
トである。
トである。
【図１０】 第５の実施の形態の周波数／電圧変換回路
の構成を示す機能ブロック図である。
の構成を示す機能ブロック図である。
【図１１】 第６の実施の形態の周波数／電圧変換回路
の構成を示す機能ブロック図である。
の構成を示す機能ブロック図である。
【図１２】 第７の実施の形態の周波数／電圧変換回路
の構成を示す機能ブロック図である。
の構成を示す機能ブロック図である。
【図１３】 第８の実施の形態の周波数／電圧変換回路
の構成を示す機能ブロック図である。
の構成を示す機能ブロック図である。
【図１４】 シミュレーション結果を示す入出力特性図
である。
である。
【図１５】 従来の周波数／電圧変換回路の構成を示す
ブロック図である。
ブロック図である。
【図１６】 図１５の位相比較器の動作のタイミングチ
ャートである。
ャートである。
１：信号入力端子、２、２Ｎ：１／２分周器、３、３
Ｎ：遅延回路、４、４Ｎ：位相比較器（ＥＸ−ＯＲ
型）、５、５Ｎ：ローパスフィルタ、６：信号出力端
子、７、７Ｎ、８、８Ｎ、９、９Ｎ：端子、１０：位相
比較器（ローパスフィルタ機能付）、１１：合成回路、
１２、１３、１３Ｎ：端子、１４：分周器群、１５：遅
延検波部、１６：合成回路、１７、１８：遅延検波部。
Ｎ：遅延回路、４、４Ｎ：位相比較器（ＥＸ−ＯＲ
型）、５、５Ｎ：ローパスフィルタ、６：信号出力端
子、７、７Ｎ、８、８Ｎ、９、９Ｎ：端子、１０：位相
比較器（ローパスフィルタ機能付）、１１：合成回路、
１２、１３、１３Ｎ：端子、１４：分周器群、１５：遅
延検波部、１６：合成回路、１７、１８：遅延検波部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 赤沢 幸雄 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 桜井 尚也 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 菊島 浩二 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 岸本 智正 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 池田 智 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内
Claims (9)
- 【請求項１】信号入力端子に入力する入力信号を分周す
る分周器と、該分周器の出力信号を遅延させる遅延回路
と、前記分周器の出力信号と前記遅延回路の出力信号を
位相比較する位相比較器と、該位相比較器から出力する
出力信号から直流成分を取り出し信号出力端子に送出す
るローパスフィルタとを具備することを特徴とする周波
数／電圧変換回路。 - 【請求項２】前記位相比較器をＥＸ−ＯＲ型、ＡＮＤ
型、又はＯＲ型とし、及び／又は内部にローパスフィル
タ機能を内蔵させて前記ローパスフィルタを削除したこ
とを特徴とする請求項１に記載の周波数／電圧変換回
路。 - 【請求項３】信号入力端子に入力する入力信号を分周す
る第１の分周器と、該第１の分周器の出力信号を遅延さ
せる第１の遅延回路と、前記第１の分周器の出力信号と
前記第１の遅延回路の出力信号を位相比較する第１の位
相比較器からなる第１の分周遅延検波部、および前記信
号入力端子に入力する前記入力信号の反転信号を分周す
る第２の分周器と、該第２の分周器の出力信号を遅延さ
せる第２の遅延回路と、前記第２の分周器の出力信号と
前記第２の遅延回路の出力信号を位相比較する第２の位
相比較器からなる第２の分周遅延検波部を具備し、 前記第１、第２の分周遅延検波部の出力信号を合成した
後にローパスフィルタに入力させ、該ローパスフィルタ
の出力信号を信号出力端子に送出させることを特徴とす
る周波数／電圧変換回路。 - 【請求項４】前記ローパスフィルタを削除して、前記第
１の分周遅延検波部の出力信号を新たに設けた第１のロ
ーパスフィルタに入力させ、前記第２の分周遅延検波部
の出力信号を新たに設けた第２のローパスフィルタに入
力させ、該第１、第２のローパスフィルタの出力信号を
合成した後に前記信号出力端子に送出させることを特徴
とする請求項３に記載の周波数／電圧変換回路。 - 【請求項５】前記ローパスフィルタを削除して、前記第
１の分周遅延検波部の第１の位相比較器、および前記第
２の分周遅延検波部の第２の位相比較器を各々ローパス
フィルタ機能付とし、前記第１、第２の分周遅延検波部
の出力信号を合成した後に前記信号出力端子に送出させ
ることを特徴とする請求項３に記載の周波数／電圧変換
回路。 - 【請求項６】信号入力端子に入力する入力信号を分周す
る第１の１／２分周器と、前記信号入力端子に入力する
入力信号の反転信号を分周する第２の１／２分周器と、
入力側が共通接続された第３の１／２分周器および入力
信号の反転信号を分周する第４の１／２分周器からなる
分周器群の複数個と、入力側に入力する入力信号を遅延
する遅延回路および該入力信号と該遅延回路の出力信号
の位相比較を行う位相比較器からなる遅延検波部の複数
個とを具備し、 前記第１の１／２分周器の後段に前記分周器群を前記第
３、第４の１／２分周器により順次信号が分岐するよう
にｎ−１列接続し（ｎは２以上の整数）、 前記第２の１／２分周器の後段に前記分周器群を前記第
３、第４の１／２分周器により順次信号が分岐するよう
にｎ−１列接続し、 最終段の前記分周器群の第３の１／２分周器、第４の１
／２分周器の出力信号を各別の前記遅延検波部の入力側
に接続し、 前記各遅延検波部の出力信号を合成した後にローパスフ
ィルタに入力させ、該ローパスフィルタの出力信号を信
号出力端子に送出することを特徴とする周波数／電圧変
換回路。 - 【請求項７】前記ローパスフィルタを削除して、前記各
遅延検波部における前記位相比較器の出力側に新ローパ
スフィルタを各々接続し、該各々の新ローパスフィルタ
の出力信号を合成した後に前記信号出力端子に送出する
ことを特徴とする請求項６に記載の周波数／電圧変換回
路。 - 【請求項８】前記ローパスフィルタを削除して、前記各
遅延検波部における前記位相比較器をローパスフィルタ
機能付とし、該各遅延検波部の出力信号を合成した後に
前記信号出力端子に送出することを特徴とする請求項６
に記載の周波数／電圧変換回路。 - 【請求項９】前記位相比較器を、ＥＸ−ＯＲ型、ＡＮＤ
型、又はＯＲ型としたことを特徴とする請求項３又は６
に記載の周波数／電圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31687596A JPH10145203A (ja) | 1996-11-14 | 1996-11-14 | 周波数／電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31687596A JPH10145203A (ja) | 1996-11-14 | 1996-11-14 | 周波数／電圧変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10145203A true JPH10145203A (ja) | 1998-05-29 |
Family
ID=18081895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31687596A Withdrawn JPH10145203A (ja) | 1996-11-14 | 1996-11-14 | 周波数／電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10145203A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006109018A (ja) * | 2004-10-04 | 2006-04-20 | Nippon Telegr & Teleph Corp <Ntt> | Ｆｍ復調装置 |
| JP2009278307A (ja) * | 2008-05-14 | 2009-11-26 | Nippon Telegr & Teleph Corp <Ntt> | 遅延検波回路及び遅延検波回路の調整方法 |
| JP2010127914A (ja) * | 2008-12-01 | 2010-06-10 | Seiko Epson Corp | 周波数測定装置 |
-
1996
- 1996-11-14 JP JP31687596A patent/JPH10145203A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006109018A (ja) * | 2004-10-04 | 2006-04-20 | Nippon Telegr & Teleph Corp <Ntt> | Ｆｍ復調装置 |
| JP2009278307A (ja) * | 2008-05-14 | 2009-11-26 | Nippon Telegr & Teleph Corp <Ntt> | 遅延検波回路及び遅延検波回路の調整方法 |
| JP2010127914A (ja) * | 2008-12-01 | 2010-06-10 | Seiko Epson Corp | 周波数測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1196264C (zh) | 时钟与数据恢复电路 | |
| US5977805A (en) | Frequency synthesis circuit tuned by digital words | |
| JP3327028B2 (ja) | 周波数シンセサイザ | |
| EP1293890A3 (en) | Clock control method, frequency dividing circuit and PLL circuit | |
| EP0132885A1 (en) | Multiplying circuit comprising switched-capacitor circuits | |
| US6907083B2 (en) | Frequency analysis | |
| US20080143318A1 (en) | High frequency delay circuit and test apparatus | |
| US6933791B2 (en) | Frequency synthesizing circuit having a frequency multiplier for an output PLL reference signal | |
| JP3641782B2 (ja) | クロック逓倍回路 | |
| JPH10145203A (ja) | 周波数／電圧変換回路 | |
| JP3072509B2 (ja) | Ｐａｍ方式通信装置のタイミング制御回路 | |
| EP2782253B1 (en) | PLL circuit and phase comparison method in PLL circuit | |
| JPH11355107A (ja) | 高周波数クロック発生用回路 | |
| KR940008276A (ko) | 아날로그/디지탈 변환 장치 | |
| Lee et al. | Real-time FPGA-based implementation of digital instantaneous frequency measurement receiver | |
| JP2001028544A (ja) | 多チャンネルｐｗｍデジタル・アナログコンバータ | |
| CN211406002U (zh) | 利用dds、倍频和频谱分段扩展线性调频带宽的电路 | |
| JPH10150360A (ja) | ウィンドウクロック信号発生方法及びウィンドウクロック信号発生回路 | |
| Jahn et al. | DDS with Noise Reduction by Multiplier-Less Filter Methods | |
| JP3228361B2 (ja) | ディジタル処理型直交検波回路 | |
| JP3245046B2 (ja) | 周波数同期捕捉装置 | |
| JP2580969B2 (ja) | 位相比較回路 | |
| JPH0556656A (ja) | 基準クロツクを利用したデイジタル・デツドタイム回路 | |
| JP2003219434A (ja) | 色副搬送波多相クロック発生回路 | |
| JPH0514153A (ja) | 二相クロツク信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040203 |