JPH10145957A - 保護継電装置 - Google Patents
保護継電装置Info
- Publication number
- JPH10145957A JPH10145957A JP8301525A JP30152596A JPH10145957A JP H10145957 A JPH10145957 A JP H10145957A JP 8301525 A JP8301525 A JP 8301525A JP 30152596 A JP30152596 A JP 30152596A JP H10145957 A JPH10145957 A JP H10145957A
- Authority
- JP
- Japan
- Prior art keywords
- board
- input
- output
- circuit
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】従来の保護継電装置の各プリント基板間をマザ
ー基板のコネクタを介して接続していたので、装置の小
型化のネックになっていた。 【解決手段】本発明の保護継電装置８は、入出力基板１
とインターフェイス基板３と演算処理基板４との順で配
置し、インターフェイス基板３と入出力基板１との間に
各基板に装着した電気部品を電気的に駆動する電源基板
２を配置し、各基板に各基板の電気部品と電気的に接続
する入力及び出力コネクタ５Ａ〜５Ｈを設けることにあ
る。 【効果】各基板を重ね合わせる構造とし、各基板相互間
の機能を接続する信号線をコネクタですることにより、
マザー基板を不要とし、保護継電装置を小型化した。
ー基板のコネクタを介して接続していたので、装置の小
型化のネックになっていた。 【解決手段】本発明の保護継電装置８は、入出力基板１
とインターフェイス基板３と演算処理基板４との順で配
置し、インターフェイス基板３と入出力基板１との間に
各基板に装着した電気部品を電気的に駆動する電源基板
２を配置し、各基板に各基板の電気部品と電気的に接続
する入力及び出力コネクタ５Ａ〜５Ｈを設けることにあ
る。 【効果】各基板を重ね合わせる構造とし、各基板相互間
の機能を接続する信号線をコネクタですることにより、
マザー基板を不要とし、保護継電装置を小型化した。
Description
【０００１】
【発明の属する技術分野】本発明は、入出力回路と演算
回路の信号の流れに着目してデジタルリレーの基板構造
及び配置を改良した保護継電装置に関する。
回路の信号の流れに着目してデジタルリレーの基板構造
及び配置を改良した保護継電装置に関する。
【０００２】
【従来の技術】従来のデジタルリレーは、図４に示す如
く、入出力基板１，電源基板２，インターフェイス基板
３，演算処理基板４とマザー基板９から構成されてい
た。各プリント基板の搭載される電気部品を図１及び図
２を参照に説明すると、入出力基板１は入力回路１Ｘと
出力回路１Ｙを実装し、電源基板２は電源回路２Ａを実
装し、インターフェイス基板３は演算処理部４Ａと入力
回路１Ｘおよび出力回路１Ｙの中継をする入力インター
フェイス回路３Ｘと出力インターフェイス回路３Ｙを実
装し、演算処理基板４は演算処理回路４Ｘを実装してい
る。マザー基板９は各基板１，２，３，４間の信号授受
を行うためのコネクタ５と多数の信号線を実装してい
る。また、マザー基板９のコネクタ５と多数の信号線
は、各基板１，２，３，４の誤挿入防止のためコネクタ
５のどの位置に実装されてもいいように各基板１，２，
３，４の全信号線を各コネクタに配置している。尚、こ
の種の保護継電装置として特開平7−95718号公報を挙げ
ることができる。
く、入出力基板１，電源基板２，インターフェイス基板
３，演算処理基板４とマザー基板９から構成されてい
た。各プリント基板の搭載される電気部品を図１及び図
２を参照に説明すると、入出力基板１は入力回路１Ｘと
出力回路１Ｙを実装し、電源基板２は電源回路２Ａを実
装し、インターフェイス基板３は演算処理部４Ａと入力
回路１Ｘおよび出力回路１Ｙの中継をする入力インター
フェイス回路３Ｘと出力インターフェイス回路３Ｙを実
装し、演算処理基板４は演算処理回路４Ｘを実装してい
る。マザー基板９は各基板１，２，３，４間の信号授受
を行うためのコネクタ５と多数の信号線を実装してい
る。また、マザー基板９のコネクタ５と多数の信号線
は、各基板１，２，３，４の誤挿入防止のためコネクタ
５のどの位置に実装されてもいいように各基板１，２，
３，４の全信号線を各コネクタに配置している。尚、こ
の種の保護継電装置として特開平7−95718号公報を挙げ
ることができる。
【０００３】
【発明が解決しようとする課題】この構成では、各基板
１，２，３，４間の接続のためにどうしてもマザー基板
９が必要になり、装置の小型化のネックになっていた。
また、各基板１，２，３，４をマザー基板９のコネクタ
５のどの位置に実装してもいいように、全信号線を各コ
ネクタに配置しているため、マザー基板９の寸法Ｌ１〜
Ｌ３が大きくなることと、各基板１，２，３，４も標準
化のため、不必要なコネクタ５および端子台６を実装し
なければならなかった。
１，２，３，４間の接続のためにどうしてもマザー基板
９が必要になり、装置の小型化のネックになっていた。
また、各基板１，２，３，４をマザー基板９のコネクタ
５のどの位置に実装してもいいように、全信号線を各コ
ネクタに配置しているため、マザー基板９の寸法Ｌ１〜
Ｌ３が大きくなることと、各基板１，２，３，４も標準
化のため、不必要なコネクタ５および端子台６を実装し
なければならなかった。
【０００４】本発明の目的は、プリント基板間の信号線
の接続本数を少なくすることによりプリント基板を小型
化し、且つ外乱信号より破損しにくい保護継電装置を提
供することにある。
の接続本数を少なくすることによりプリント基板を小型
化し、且つ外乱信号より破損しにくい保護継電装置を提
供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の保護継電装置は、上記入力部と出力部とを
一体に装着した入出力基板と、入力及び出力インターフ
ェイス部とを一体に装着したインターフェイス基板と、
演算処理部を装着した演算処理基板との順で配置し、イ
ンターフェイス基板と入出力基板との間に各基板に装着
した電気部品を電気的に駆動する電源基板を配置し、各
基板に各基板の電気部品と電気的に接続する入力及び出
力コネクタを設けることにある。
に、本発明の保護継電装置は、上記入力部と出力部とを
一体に装着した入出力基板と、入力及び出力インターフ
ェイス部とを一体に装着したインターフェイス基板と、
演算処理部を装着した演算処理基板との順で配置し、イ
ンターフェイス基板と入出力基板との間に各基板に装着
した電気部品を電気的に駆動する電源基板を配置し、各
基板に各基板の電気部品と電気的に接続する入力及び出
力コネクタを設けることにある。
【０００６】
【発明の実施の形態】以下、本発明の保護継電装置８の
実施例を図１ないし図３により説明する。図２の保護継
電装置８の回路を説明後に、保護継電装置１１の回路を
構成するプリント基板よりなる各基板の分解図及び各基
板を一体にした組立図を図１及び図３により説明する。
実施例を図１ないし図３により説明する。図２の保護継
電装置８の回路を説明後に、保護継電装置１１の回路を
構成するプリント基板よりなる各基板の分解図及び各基
板を一体にした組立図を図１及び図３により説明する。
【０００７】配電線に接続した入力回路１Ｘを設けた入
力端子台６Ａの入力端子が変流器１Ａ及び計器用変圧器
１Ｂに接続している。外部からの直流電流を電流線６Ｃ
を接続した入力端子台６Ａから電源回路２Ａに入力して
いる。入力回路１Ｘに設けた出力コネクタ５Ａは電源回
路２Ａの第１入力コネクタ５Ｂに接続し、第１入力コネ
クタ５Ｂは第１出力コネクタ５Ｃと電気的に接続してい
る。電源回路２Ａの出力線２Ｃは第１出力コネクタ５Ｃ
に接続し、各々の電気部品例えば変流器１Ａ，計器用変
圧器１Ｂ等を電気的に駆動する。電源回路２Ａとしては
ＤＣ−ＤＣコンバータを使用し、１００ＤＣ(Ｖ)を適宜
に５(Ｖ)，１５(Ｖ)等に下げている。第１出力コネクタ
５Ｃは入力インターフェイス回路３Ｘの入力コネクタ５
Ｄに挿入し、電気的に接続している。
力端子台６Ａの入力端子が変流器１Ａ及び計器用変圧器
１Ｂに接続している。外部からの直流電流を電流線６Ｃ
を接続した入力端子台６Ａから電源回路２Ａに入力して
いる。入力回路１Ｘに設けた出力コネクタ５Ａは電源回
路２Ａの第１入力コネクタ５Ｂに接続し、第１入力コネ
クタ５Ｂは第１出力コネクタ５Ｃと電気的に接続してい
る。電源回路２Ａの出力線２Ｃは第１出力コネクタ５Ｃ
に接続し、各々の電気部品例えば変流器１Ａ，計器用変
圧器１Ｂ等を電気的に駆動する。電源回路２Ａとしては
ＤＣ−ＤＣコンバータを使用し、１００ＤＣ(Ｖ)を適宜
に５(Ｖ)，１５(Ｖ)等に下げている。第１出力コネクタ
５Ｃは入力インターフェイス回路３Ｘの入力コネクタ５
Ｄに挿入し、電気的に接続している。
【０００８】入力インターフェイス回路３Ｘは例えば変
流器１Ａの検出した交流電流を増幅器３Ａで増幅し、交
流電流値を一定値にサンプルホールド３Ｂで保持し、マ
ルチプレク３Ｃつまり切換スイッチにより切換え、出力
コネクタ５Ｅを演算処理回路４Ｘの入力コネクタ５Ｆに
挿入し、電気的に接続している。演算処理回路４Ｘは一
定値の交流電流を演算処理する。一定値の交流電流はＡ
／Ｄ変換器４Ａでアナログ信号をデジタル信号に変換
し、演算処理回路４Ｘで基準信号か異常信号かを判断す
る。この判断は、メモリ４Ｄに格納した基準レベルつま
り正常電力と入力してきた電力とを演算部４Ｂで比較演
算して、表示部４Ｃに表示すると共に、正常電力より大
きい短絡電流或いは低い不足電力の時の異常信号を、出
力コネクタ５Ｇから入力コネクタ５Ｈに入力す。
流器１Ａの検出した交流電流を増幅器３Ａで増幅し、交
流電流値を一定値にサンプルホールド３Ｂで保持し、マ
ルチプレク３Ｃつまり切換スイッチにより切換え、出力
コネクタ５Ｅを演算処理回路４Ｘの入力コネクタ５Ｆに
挿入し、電気的に接続している。演算処理回路４Ｘは一
定値の交流電流を演算処理する。一定値の交流電流はＡ
／Ｄ変換器４Ａでアナログ信号をデジタル信号に変換
し、演算処理回路４Ｘで基準信号か異常信号かを判断す
る。この判断は、メモリ４Ｄに格納した基準レベルつま
り正常電力と入力してきた電力とを演算部４Ｂで比較演
算して、表示部４Ｃに表示すると共に、正常電力より大
きい短絡電流或いは低い不足電力の時の異常信号を、出
力コネクタ５Ｇから入力コネクタ５Ｈに入力す。
【０００９】出力インターフェイス回路３Ｙから信号は
出力コネクタ５ｉから電源回路２Ａの第２入力コネクタ
５ｊに接続し、第２入力コネクタ５ｊは第２出力コネク
タ５Ｋに挿入し、電気的に接続している。第２出力コネ
クタ５Ｋは出力回路１Ｙの入力コネクタ５Ｌは挿入し、
電気的に接続している。出力回路１Ｙは異常信号が入力
するとリレー１Ｃを励磁し、接点１Ｄを閉じて、出力端
子台６Ｂの出力端子から外部の電気機器例えば遮断器を
開放する。
出力コネクタ５ｉから電源回路２Ａの第２入力コネクタ
５ｊに接続し、第２入力コネクタ５ｊは第２出力コネク
タ５Ｋに挿入し、電気的に接続している。第２出力コネ
クタ５Ｋは出力回路１Ｙの入力コネクタ５Ｌは挿入し、
電気的に接続している。出力回路１Ｙは異常信号が入力
するとリレー１Ｃを励磁し、接点１Ｄを閉じて、出力端
子台６Ｂの出力端子から外部の電気機器例えば遮断器を
開放する。
【００１０】このように、保護継電装置８に使用した回
路を図２及び図３のように構成する。即ち、入力回路１
Ｘと出力回路１Ｙとを一体にして装着した入出力基板１
と、入力インターフェイス回路３Ｘと出力インターフェ
イス回路３Ｙとを一体にして装着したインターフェイス
基板３と、演算処理回路４Ｘを装着した演算処理基板４
との順で配置する。電源回路２Ａを装着した電源基板２
はインターフェイス基板３と入出力基板１との間に配置
する。
路を図２及び図３のように構成する。即ち、入力回路１
Ｘと出力回路１Ｙとを一体にして装着した入出力基板１
と、入力インターフェイス回路３Ｘと出力インターフェ
イス回路３Ｙとを一体にして装着したインターフェイス
基板３と、演算処理回路４Ｘを装着した演算処理基板４
との順で配置する。電源回路２Ａを装着した電源基板２
はインターフェイス基板３と入出力基板１との間に配置
する。
【００１１】入出力基板１は左右に入力端子台６Ａと出
力端子台６Ｂを設け、入力端子台６Ａから変流器１Ａ及
び計器用変圧器１Ｂに接続している。出力端子台６Ｂの
入力側はリレー１Ｃと接点１Ｄとを設けている。変流器
１Ａ，計器用変圧器１Ｂとリレー１Ｃ，接点１Ｄとが出
力コネクタ５Ａと入力コネクタ５Ｌとの端子に接続して
いる。出力コネクタ５Ａと入力コネクタ５Ｌは電源基板
２と対応する入出力基板１の表面上側の左右に取り付け
られている。尚、各基板のプリント基板内の電気部品間
を配線１Ｅにより接続している。
力端子台６Ｂを設け、入力端子台６Ａから変流器１Ａ及
び計器用変圧器１Ｂに接続している。出力端子台６Ｂの
入力側はリレー１Ｃと接点１Ｄとを設けている。変流器
１Ａ，計器用変圧器１Ｂとリレー１Ｃ，接点１Ｄとが出
力コネクタ５Ａと入力コネクタ５Ｌとの端子に接続して
いる。出力コネクタ５Ａと入力コネクタ５Ｌは電源基板
２と対応する入出力基板１の表面上側の左右に取り付け
られている。尚、各基板のプリント基板内の電気部品間
を配線１Ｅにより接続している。
【００１２】電源基板２の表面上側の左右に取り付け第
１入力コネクタ５Ｂと第２出力コネクタ５Ｋは出力コネ
クタ５Ａと入力コネクタ５Ｌと接続し、第１入力コネク
タ５Ｂは出力線２Ｃにより電源回路２Ａと接続してい
る。これらの両コネクタ５Ｂ，５Ｃと反対側つまりイン
ターフェイス基板３と対応する電源基板２の表面は、両
コネクタ５Ｂ，５Ｃと第１出力コネクタ５Ｃと第２入力
コネクタ５ｊとをずらして取り付けることにより、ずら
さない場合に比べて冷却を良くしている。第１入力コネ
クタ５Ｂと第１出力コネクタ５Ｃとの間及び第２入力コ
ネクタ５ｊと第２出力コネクタ５Ｋとの間を電気的に配
線接続している。
１入力コネクタ５Ｂと第２出力コネクタ５Ｋは出力コネ
クタ５Ａと入力コネクタ５Ｌと接続し、第１入力コネク
タ５Ｂは出力線２Ｃにより電源回路２Ａと接続してい
る。これらの両コネクタ５Ｂ，５Ｃと反対側つまりイン
ターフェイス基板３と対応する電源基板２の表面は、両
コネクタ５Ｂ，５Ｃと第１出力コネクタ５Ｃと第２入力
コネクタ５ｊとをずらして取り付けることにより、ずら
さない場合に比べて冷却を良くしている。第１入力コネ
クタ５Ｂと第１出力コネクタ５Ｃとの間及び第２入力コ
ネクタ５ｊと第２出力コネクタ５Ｋとの間を電気的に配
線接続している。
【００１３】インターフェイス基板３の表面に取り付け
た入力コネクタ５Ｄと出力コネクタ５ｉは、第１出力コ
ネクタ５Ｃと第２入力コネクタ５ｊとに電気的に接続す
る。両コネクタ５Ｄ，５ｉと下側の増幅器３Ａ，サンプ
ルホールド３Ｂ，マルチプレク３Ｃとを電気的に配線接
続し、演算処理基板４と対応する入力コネクタ５Ｅと出
力コネクタ５Ｈとをインターフェイス基板３の表面下側
に設けている。
た入力コネクタ５Ｄと出力コネクタ５ｉは、第１出力コ
ネクタ５Ｃと第２入力コネクタ５ｊとに電気的に接続す
る。両コネクタ５Ｄ，５ｉと下側の増幅器３Ａ，サンプ
ルホールド３Ｂ，マルチプレク３Ｃとを電気的に配線接
続し、演算処理基板４と対応する入力コネクタ５Ｅと出
力コネクタ５Ｈとをインターフェイス基板３の表面下側
に設けている。
【００１４】演算処理基板４の表面下側に取り付けた入
力コネクタ５Ｆと出力コネクタ５Ｇは、入力コネクタ５
Ｅと出力コネクタ５Ｈとに電気的に接続し、入力コネク
タ５Ｆと出力コネクタ５Ｇとの間に演算処理回路４Ｘの
Ａ／Ｄ変換器４Ａ，演算部４Ｂ，メモリ４Ｄ，表示部４
Ｃ等の電気部品を取り付けている。
力コネクタ５Ｆと出力コネクタ５Ｇは、入力コネクタ５
Ｅと出力コネクタ５Ｈとに電気的に接続し、入力コネク
タ５Ｆと出力コネクタ５Ｇとの間に演算処理回路４Ｘの
Ａ／Ｄ変換器４Ａ，演算部４Ｂ，メモリ４Ｄ，表示部４
Ｃ等の電気部品を取り付けている。
【００１５】この保護継電装置８によれば、次の効果を
達成することができる。
達成することができる。
【００１６】(１)．図２に示す制御入力を取り込む入力
回路１Ｘ，入力インターフェイス回路３Ｘ，演算処理回
路４Ｘ，出力インターフェイス回路３Ｙ，出力回路１Ｙ
と信号の流れに沿って入出力基板１，電源基板２，イン
ターフェイス基板３，演算処理基板４と配置することに
より、従来技術のマザー基板を不要とし、各基板１，
２，３，４相互間の機能を接続する信号線をコネクタ５
Ａ〜５Ｈに配置することにより、プリント基板間を接続
する信号線が少なくなり、コネクタ５Ａ〜５Ｈが小型化
できるので、保護継電装置８の図３に示す寸法Ｌ１〜Ｌ
３つまり容積を図４に比べて大幅に縮小できる。
回路１Ｘ，入力インターフェイス回路３Ｘ，演算処理回
路４Ｘ，出力インターフェイス回路３Ｙ，出力回路１Ｙ
と信号の流れに沿って入出力基板１，電源基板２，イン
ターフェイス基板３，演算処理基板４と配置することに
より、従来技術のマザー基板を不要とし、各基板１，
２，３，４相互間の機能を接続する信号線をコネクタ５
Ａ〜５Ｈに配置することにより、プリント基板間を接続
する信号線が少なくなり、コネクタ５Ａ〜５Ｈが小型化
できるので、保護継電装置８の図３に示す寸法Ｌ１〜Ｌ
３つまり容積を図４に比べて大幅に縮小できる。
【００１７】(２)．図２の入力回路１Ｘ側及び出力回路
１Ｙ側には絶縁耐力の優れた変流器１Ａ，計器用変圧器
１Ｂ，電源回路２Ａ及びリレー１Ｃと接点１Ｄ等の電気
部品とを配置し、外部からの外乱信号例えば雷，混触，
誘導ノイズ等に対して、電気部品の絶縁で阻止するの
で、外乱信号に弱い演算処理回路４Ｘを破損から防ぐこ
とができる。
１Ｙ側には絶縁耐力の優れた変流器１Ａ，計器用変圧器
１Ｂ，電源回路２Ａ及びリレー１Ｃと接点１Ｄ等の電気
部品とを配置し、外部からの外乱信号例えば雷，混触，
誘導ノイズ等に対して、電気部品の絶縁で阻止するの
で、外乱信号に弱い演算処理回路４Ｘを破損から防ぐこ
とができる。
【００１８】(３)．入力回路１Ｘと出力回路１Ｙとを一
体に装着した入出力基板１と、入力及び出力インターフ
ェイス回路３Ｘ，３Ｙを一体に装着したインターフェイ
ス基板３と、演算処理回路４Ｘを装着した演算処理基板
４との順で配置し、インターフェイス基板３と入出力基
板１との間に各基板に装着した電気部品を電気的に駆動
する電源基板２を配置したので、各基板間を配線及び信
号の流れを最短距離で接続できるが、例えば図１で電源
基板２をインターフェイス基板３又は演算処理基板４の
位置に配置すると、各基板間を配線及び信号の流れが複
雑になり、本発明に比べて最短距離で接続できない。
体に装着した入出力基板１と、入力及び出力インターフ
ェイス回路３Ｘ，３Ｙを一体に装着したインターフェイ
ス基板３と、演算処理回路４Ｘを装着した演算処理基板
４との順で配置し、インターフェイス基板３と入出力基
板１との間に各基板に装着した電気部品を電気的に駆動
する電源基板２を配置したので、各基板間を配線及び信
号の流れを最短距離で接続できるが、例えば図１で電源
基板２をインターフェイス基板３又は演算処理基板４の
位置に配置すると、各基板間を配線及び信号の流れが複
雑になり、本発明に比べて最短距離で接続できない。
【００１９】
【発明の効果】以上のように本発明の保護継電装置８に
よれば、制御入力を取り込む入力回路１Ｘ，入力インタ
ーフェイス回路３Ｘ，演算処理回路４Ｘ，出力インター
フェイス回路３Ｙ，出力回路１Ｙと信号の流れに沿って
入出力基板１，電源基板２，インターフェイス基板３，
演算処理基板４と配置することにより、従来技術のマザ
ー基板を不要とし、各基板１，２，３，４相互間の機能
を接続する信号線をコネクタ５Ａ〜５Ｈに配置すること
によりプリント基板間を接続する信号線が少なくなり、
コネクタ５Ａ〜５Ｈが小型化できるので、保護継電装置
８の図３に示す寸法Ｌ１〜Ｌ３つまり容積を図４に比べ
て大幅に縮小できる。マザー基板９を不要とし各基板
１，２，３，４を小型化でき、保護継電装置８を小型化
することができる。さらに、保護継電装置８を搭載する
配電盤も小型化することができる。
よれば、制御入力を取り込む入力回路１Ｘ，入力インタ
ーフェイス回路３Ｘ，演算処理回路４Ｘ，出力インター
フェイス回路３Ｙ，出力回路１Ｙと信号の流れに沿って
入出力基板１，電源基板２，インターフェイス基板３，
演算処理基板４と配置することにより、従来技術のマザ
ー基板を不要とし、各基板１，２，３，４相互間の機能
を接続する信号線をコネクタ５Ａ〜５Ｈに配置すること
によりプリント基板間を接続する信号線が少なくなり、
コネクタ５Ａ〜５Ｈが小型化できるので、保護継電装置
８の図３に示す寸法Ｌ１〜Ｌ３つまり容積を図４に比べ
て大幅に縮小できる。マザー基板９を不要とし各基板
１，２，３，４を小型化でき、保護継電装置８を小型化
することができる。さらに、保護継電装置８を搭載する
配電盤も小型化することができる。
【図１】本発明の実施例である保護継電装置８の配置を
示す組立て斜視図である。
示す組立て斜視図である。
【図２】図２は図１の等価回路図である。
【図３】図３は図１の組立て説明である。
【図４】図４は従来技術のデジタルリレーの構造図であ
る。
る。
１…入出力基板、１Ｘ…入力回路、１Ｙ…出力回路、２
…電源基板、２Ａ…電源回路、３…インターフェイス基
板、３Ｘ…入力インターフェイス回路、３Ｙ…出力イン
ターフェイス回路、４…演算処理基板、４Ｘ…演算処理
回路、５Ａ〜５Ｈ…コネクタ、６Ａ…入力端子台、６Ｂ
…出力端子台、８…保護継電装置。
…電源基板、２Ａ…電源回路、３…インターフェイス基
板、３Ｘ…入力インターフェイス回路、３Ｙ…出力イン
ターフェイス回路、４…演算処理基板、４Ｘ…演算処理
回路、５Ａ〜５Ｈ…コネクタ、６Ａ…入力端子台、６Ｂ
…出力端子台、８…保護継電装置。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松崎 厚秀 茨城県日立市国分町一丁目１番１号 株式 会社日立製作所国分工場内
Claims (3)
- 【請求項１】入力回路の電力検出器からの交流信号を入
力インターフェイス部を通過させ、Ａ／Ｄ変換器でデジ
タル信号に変換し、演算処理部で基準信号か異常信号か
を判断し、異常信号を出力インターフェイス部を介して
入力した出力回路のリレーを動作させて外部の電気機器
を制御するデジタルリレーにおいて、 上記入力回路と出力回路とを一体に装着した入出力基板
と、入力及び出力インターフェイス部とを一体に装着し
たインターフェイス基板と、演算処理部を装着した演算
処理基板との順で配置し、インターフェイス基板と入出
力基板との間に各基板に装着した電気部品を電気的に駆
動する電源基板を配置し、各基板に各基板の電気部品と
電気的に接続する入力及び出力コネクタを設けることを
特徴とする保護継電装置。 - 【請求項２】電源基板の一方表面に入出力基板の入力及
び出力コネクタと接続する第１入力及び出力コネクタを
設け、他方表面にはインターフェイス基板の入力及び出
力コネクタと接続する第２入力及び出力コネクタを設け
ることを特徴とする請求項１記載の保護継電装置。 - 【請求項３】第１入力及び出力コネクタと第２入力及び
出力コネクタとを互いにずらして配置することを特徴と
する請求項１及び２記載の保護継電装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30152596A JP3374681B2 (ja) | 1996-11-13 | 1996-11-13 | 保護継電装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30152596A JP3374681B2 (ja) | 1996-11-13 | 1996-11-13 | 保護継電装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10145957A true JPH10145957A (ja) | 1998-05-29 |
| JP3374681B2 JP3374681B2 (ja) | 2003-02-10 |
Family
ID=17897987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30152596A Expired - Lifetime JP3374681B2 (ja) | 1996-11-13 | 1996-11-13 | 保護継電装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3374681B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012065413A (ja) * | 2010-09-15 | 2012-03-29 | Hitachi Ltd | ディジタル保護制御装置の入力変換ユニットとその製造方法 |
| JP2012253992A (ja) * | 2011-06-07 | 2012-12-20 | Mitsubishi Electric Corp | ディジタルリレー |
-
1996
- 1996-11-13 JP JP30152596A patent/JP3374681B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012065413A (ja) * | 2010-09-15 | 2012-03-29 | Hitachi Ltd | ディジタル保護制御装置の入力変換ユニットとその製造方法 |
| JP2012253992A (ja) * | 2011-06-07 | 2012-12-20 | Mitsubishi Electric Corp | ディジタルリレー |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3374681B2 (ja) | 2003-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5984734A (en) | Modular input/output system with flexible interface with field wiring | |
| CN1253719C (zh) | 电流传感器组件 | |
| KR100190154B1 (ko) | 인버터 장치 | |
| EP0811993A3 (en) | Electrical devices | |
| JP3374681B2 (ja) | 保護継電装置 | |
| EP0901211A2 (en) | Electrical distribution system | |
| JPH10304547A (ja) | 保護継電装置 | |
| JP3966967B2 (ja) | 電気自動車の電池管理装置 | |
| CN111316554B (zh) | 电力变换装置 | |
| EP0613214A1 (en) | Terminal table for electrical equipment and power converting device employing the same | |
| JP2005085561A (ja) | コネクタ変換器 | |
| EP1120658B1 (en) | Electricity meter measurement circuitry | |
| JPH04155874A (ja) | 光出力制御方式 | |
| JPH02304880A (ja) | マルチメータ | |
| JPH077820A (ja) | 配電盤 | |
| EP0984516B1 (en) | Electrical connector for a PCB | |
| WO2001022132A3 (de) | Elektrooptisches modul mit externen elektronischen bauelementen | |
| JPH0589650A (ja) | テープレコーダ | |
| JPH09247809A (ja) | 端子台装置 | |
| JPH09120498A (ja) | 自動検針用伝送体 | |
| JPH08314544A (ja) | 圧力制御装置 | |
| JP2000013929A (ja) | 配電盤用端子台 | |
| JPH0797510B2 (ja) | 電子機器 | |
| JPH03233615A (ja) | 携帯用端末装置 | |
| JP2001257442A (ja) | 複数基板型回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071129 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131129 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |