JPH10162585A - トリミング機能付きセンスアンプを備えた半導体メモリ素子 - Google Patents
トリミング機能付きセンスアンプを備えた半導体メモリ素子Info
- Publication number
- JPH10162585A JPH10162585A JP32247296A JP32247296A JPH10162585A JP H10162585 A JPH10162585 A JP H10162585A JP 32247296 A JP32247296 A JP 32247296A JP 32247296 A JP32247296 A JP 32247296A JP H10162585 A JPH10162585 A JP H10162585A
- Authority
- JP
- Japan
- Prior art keywords
- trimming
- sense amplifier
- semiconductor memory
- memory device
- input offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/067—Single-ended amplifiers
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 センスアンプにトリミング機能を付与するこ
とにより、より高速読出が可能な半導体メモリ素子を提
供する。 【解決手段】 センスアンプ５内のトリミングブロック
７を制御してトリミングをかけるトリミング手段８を備
え、トリミング手段８として、フューズを使用し、製造
後の任意の時点で必要なフューズ箇所を切ることで、セ
ンスアンプ５の入力オフセットを減少させる初期設定が
可能な構成とする。
とにより、より高速読出が可能な半導体メモリ素子を提
供する。 【解決手段】 センスアンプ５内のトリミングブロック
７を制御してトリミングをかけるトリミング手段８を備
え、トリミング手段８として、フューズを使用し、製造
後の任意の時点で必要なフューズ箇所を切ることで、セ
ンスアンプ５の入力オフセットを減少させる初期設定が
可能な構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、トリミング機能付
きセンスアンプを備えた半導体メモリ素子に関するもの
である。
きセンスアンプを備えた半導体メモリ素子に関するもの
である。
【０００２】
【従来の技術】ＳＲＡＭ素子に代表される高速読出が可
能な半導体メモリ素子のアクセス速度を規定するものと
して、メモリセルの作動速度とともに、センスアンプの
作動速度が重要な要因のひとつになりつつある。従来、
このようなセンスアンプには、低電力消費特性などを勘
案してＭＯＳトランジスタによる構成が一般的に適用さ
れてきた。
能な半導体メモリ素子のアクセス速度を規定するものと
して、メモリセルの作動速度とともに、センスアンプの
作動速度が重要な要因のひとつになりつつある。従来、
このようなセンスアンプには、低電力消費特性などを勘
案してＭＯＳトランジスタによる構成が一般的に適用さ
れてきた。
【０００３】
【発明が解決しようとする課題】しかしながら、前記の
ようなセンスアンプをＭＯＳトランジスタで構成した半
導体メモリ素子には、センスアンプの入力オフセットが
大きい（２０ｍＶ程度）という欠点があり、したがって
ビット線上の信号レベルがこれ以上に増加するまで作動
が待たされることになり、高速の読出を阻害していた。
ようなセンスアンプをＭＯＳトランジスタで構成した半
導体メモリ素子には、センスアンプの入力オフセットが
大きい（２０ｍＶ程度）という欠点があり、したがって
ビット線上の信号レベルがこれ以上に増加するまで作動
が待たされることになり、高速の読出を阻害していた。
【０００４】例えば、データＱ（例えば１）を出力しや
すい様な入力オフセット（２０ｍＶ）を持つセンスアン
プがデータＮＱ（例えば０）を出力するには、ビット線
上に最低２０ｍＶの入力信号ＮＤが発生するまで読出を
待たなければならない。 したがって、入力オフセット
が０ｍＶの構成に比較して余分なリードタイムを必要と
するため、高速読出に不利となるという問題があった。
すい様な入力オフセット（２０ｍＶ）を持つセンスアン
プがデータＮＱ（例えば０）を出力するには、ビット線
上に最低２０ｍＶの入力信号ＮＤが発生するまで読出を
待たなければならない。 したがって、入力オフセット
が０ｍＶの構成に比較して余分なリードタイムを必要と
するため、高速読出に不利となるという問題があった。
【０００５】本発明は、前記のような従来技術における
問題点を解決するためなされたもので、センスアンプに
トリミング機能を付与することにより、より高速読出が
可能な半導体メモリ素子を提供することを目的とする。
問題点を解決するためなされたもので、センスアンプに
トリミング機能を付与することにより、より高速読出が
可能な半導体メモリ素子を提供することを目的とする。
【０００６】
【課題を解決するための手段】前記課題を解決するため
本発明に係るトリミング機能付きセンスアンプを備えた
半導体メモリ素子は、センスアンプにトリミングをかけ
るトリミング手段を備え、製造後の任意の時点で前記セ
ンスアンプの入力オフセットを減少させる設定が可能な
構成としたことを特徴とする。前記の構成によれば、入
力オフセットがあるセンスアンプでも、トリミングによ
って入力オフセットが減少し（あるいは最小になり）、
よってビット線の電位差が小さい段階で直ちに読出動作
が実行される。
本発明に係るトリミング機能付きセンスアンプを備えた
半導体メモリ素子は、センスアンプにトリミングをかけ
るトリミング手段を備え、製造後の任意の時点で前記セ
ンスアンプの入力オフセットを減少させる設定が可能な
構成としたことを特徴とする。前記の構成によれば、入
力オフセットがあるセンスアンプでも、トリミングによ
って入力オフセットが減少し（あるいは最小になり）、
よってビット線の電位差が小さい段階で直ちに読出動作
が実行される。
【０００７】あるいは、製造後の任意の時点で前記セン
スアンプの入力オフセットを測定し必要なトリミング量
を測定する手段を備えた構成とされる。前記の構成によ
れば、トリミング量設定作業の自動化が可能になり、使
用効率の向上が可能になる。
スアンプの入力オフセットを測定し必要なトリミング量
を測定する手段を備えた構成とされる。前記の構成によ
れば、トリミング量設定作業の自動化が可能になり、使
用効率の向上が可能になる。
【０００８】さらに、前記トリミング手段として、フュ
ーズを使用し、製造後の任意の時点で必要な箇所を切る
ことで入力オフセットを減少させる構成とすることもで
きる。前記の構成によれば、簡素化された構成で、かつ
確実な初期設定作業を行うことが可能になる。
ーズを使用し、製造後の任意の時点で必要な箇所を切る
ことで入力オフセットを減少させる構成とすることもで
きる。前記の構成によれば、簡素化された構成で、かつ
確実な初期設定作業を行うことが可能になる。
【０００９】あるいは、前記トリミング手段として、Ｅ
ＰＲＯＭ等の不揮発性メモリ素子を内部に組み込み、前
記不揮発性メモリ素子に格納された情報に基づいて入力
オフセットを減少させる構成とすることもできる。前記
の構成によれば、トリミング情報量が多い構成であって
も記憶が可能であり、大容量構成のメモリ素子への適用
が可能になる。
ＰＲＯＭ等の不揮発性メモリ素子を内部に組み込み、前
記不揮発性メモリ素子に格納された情報に基づいて入力
オフセットを減少させる構成とすることもできる。前記
の構成によれば、トリミング情報量が多い構成であって
も記憶が可能であり、大容量構成のメモリ素子への適用
が可能になる。
【００１０】あるいは、前記トリミング手段として、Ｍ
ＯＳトランジスタを備え、前記ＭＯＳトランジスタのホ
ットキャリア特性に基づき、特定のＭＯＳトランジスタ
に多量のホットキャリアを流し、しきい値電圧を変動さ
せることでトリミング信号を供給する構成とすることも
できる。前記の構成によれば、簡素化された安価な構成
で、確実な初期設定作業を行うことができ、製品の信頼
性向上が可能になる。
ＯＳトランジスタを備え、前記ＭＯＳトランジスタのホ
ットキャリア特性に基づき、特定のＭＯＳトランジスタ
に多量のホットキャリアを流し、しきい値電圧を変動さ
せることでトリミング信号を供給する構成とすることも
できる。前記の構成によれば、簡素化された安価な構成
で、確実な初期設定作業を行うことができ、製品の信頼
性向上が可能になる。
【００１１】
【発明の実施の形態】以下、この発明の実施の形態を説
明する。図１は、本発明のトリミング機能付きセンスア
ンプを備えた半導体メモリ素子の一実施形態のブロック
構成図である。同図に示されるように、半導体メモリ素
子Ｍは、メモリセル２、デコーダ３（ロウ）および４
（カラム）、センスアンプ５、トリミング手段８を備
え、センスアンプ５は、ドライバ６とトリミングブロッ
ク７によって構成される。トリミング手段８は、トリミ
ングブロック７を制御してセンスアンプ５にトリミング
をかける構成となっている。
明する。図１は、本発明のトリミング機能付きセンスア
ンプを備えた半導体メモリ素子の一実施形態のブロック
構成図である。同図に示されるように、半導体メモリ素
子Ｍは、メモリセル２、デコーダ３（ロウ）および４
（カラム）、センスアンプ５、トリミング手段８を備
え、センスアンプ５は、ドライバ６とトリミングブロッ
ク７によって構成される。トリミング手段８は、トリミ
ングブロック７を制御してセンスアンプ５にトリミング
をかける構成となっている。
【００１２】センスアンプ５の回路図を、図２に示す。
同図において、Ｑ２とＱ３が通常使用するＭＯＳであ
り、Ｑ１とＱ４はトリミングを掛けることを目的とする
ＭＯＳである。さらにＱ５とＱ６は、どのようなトリミ
ングを掛けるのかを設定するためのＭＯＳであり、通常
はＯＦＦ状態にある。
同図において、Ｑ２とＱ３が通常使用するＭＯＳであ
り、Ｑ１とＱ４はトリミングを掛けることを目的とする
ＭＯＳである。さらにＱ５とＱ６は、どのようなトリミ
ングを掛けるのかを設定するためのＭＯＳであり、通常
はＯＦＦ状態にある。
【００１３】先ず、出力ＯがデータＱを出す状態にある
場合、すなわち入力ＮＤがＤより電位が高い時には、出
力Ｏが中間電位になる。この時は、Ｑ６をオンすること
により、出力Ｏからグランドに流れる電流が増大して入
力オフセットをキャンセルする方向に、センスアンプの
特性を変えることができる。逆に、出力ＯがデータＮＱ
を出す状態にある場合、すなわち入力ＤがＮＤより高電
位の場合のトリミングは、Ｑ５をオンすることで実行さ
れる。
場合、すなわち入力ＮＤがＤより電位が高い時には、出
力Ｏが中間電位になる。この時は、Ｑ６をオンすること
により、出力Ｏからグランドに流れる電流が増大して入
力オフセットをキャンセルする方向に、センスアンプの
特性を変えることができる。逆に、出力ＯがデータＮＱ
を出す状態にある場合、すなわち入力ＤがＮＤより高電
位の場合のトリミングは、Ｑ５をオンすることで実行さ
れる。
【００１４】図３は、第１トリミングブロックＴＲＭ１
と第２トリミングブロックＴＲＭ２の、２基のトリミン
グブロックが内蔵された構成を示す。第１トリミングブ
ロックＴＲＭ１は、Ｑ６への制御信号ｃ１によってオン
またはオフされ、オン時には例えば５ｍＶの入力オフセ
ット調整を可能にするよう設計されている。また第２の
トリミングブロックＴＲＭ２は、Ｑ１０への制御信号ｃ
２によってオンまたはオフされ、オン時には例えば１０
ｍＶの入力オフセット調整を可能にするよう設計されて
いる。従って、制御信号ｃ１、ｃ２の値の組み合わせに
よって、５、１０、あるいは１５ｍＶのトリミング調整
が可能となる。
と第２トリミングブロックＴＲＭ２の、２基のトリミン
グブロックが内蔵された構成を示す。第１トリミングブ
ロックＴＲＭ１は、Ｑ６への制御信号ｃ１によってオン
またはオフされ、オン時には例えば５ｍＶの入力オフセ
ット調整を可能にするよう設計されている。また第２の
トリミングブロックＴＲＭ２は、Ｑ１０への制御信号ｃ
２によってオンまたはオフされ、オン時には例えば１０
ｍＶの入力オフセット調整を可能にするよう設計されて
いる。従って、制御信号ｃ１、ｃ２の値の組み合わせに
よって、５、１０、あるいは１５ｍＶのトリミング調整
が可能となる。
【００１５】ここで図１に示されるトリミング手段８
が、ヒューズアレイ回路で構成されていた場合、制御入
力ｃ１、ｃ２は、このヒューズアレイ回路の出力として
供給される。例えば、あるセンスアンプの最適なトリミ
ング調整値が１５ｍＶであると測定できれば、第１トリ
ミングブロックＴＲＭ１への出力回路のヒューズと第２
トリミングブロックＴＲＭ２への出力回路のヒューズと
が切断されず、導電状態となる。これにより、制御信号
ｃ１、ｃ２ともに出力されることになり、よって第１お
よび第２トリミングブロックＴＲＭ１、ＴＲＭ２がとも
に作動して、センスアンプの入力オフセットが最小の５
ｍＶとなる。
が、ヒューズアレイ回路で構成されていた場合、制御入
力ｃ１、ｃ２は、このヒューズアレイ回路の出力として
供給される。例えば、あるセンスアンプの最適なトリミ
ング調整値が１５ｍＶであると測定できれば、第１トリ
ミングブロックＴＲＭ１への出力回路のヒューズと第２
トリミングブロックＴＲＭ２への出力回路のヒューズと
が切断されず、導電状態となる。これにより、制御信号
ｃ１、ｃ２ともに出力されることになり、よって第１お
よび第２トリミングブロックＴＲＭ１、ＴＲＭ２がとも
に作動して、センスアンプの入力オフセットが最小の５
ｍＶとなる。
【００１６】つまり、トリミング用ＭＯＳとして入力オ
フセット５ｍＶ用、１０ｍＶ用の２組があれば、最大プ
ラスマイナス２０ｍＶのオフセットをプラスマイナス５
ｍＶまで小さくすることができる。このように、複数組
のトリミングブロックを備える持つことで、複数段階の
トリミングを行うことができる。
フセット５ｍＶ用、１０ｍＶ用の２組があれば、最大プ
ラスマイナス２０ｍＶのオフセットをプラスマイナス５
ｍＶまで小さくすることができる。このように、複数組
のトリミングブロックを備える持つことで、複数段階の
トリミングを行うことができる。
【００１７】図４は、図１に示されるトリミング手段の
実施形態例のブロック構成図である。同図に示されるよ
うに、トリミング手段８Ａはトリミング情報１１を記憶
し供給するＥＰＲＯＭ１０と、トリミング情報１１にし
たがいトリミングブロックへの信号をオンオフするスイ
ッチアレイ１２から構成される。
実施形態例のブロック構成図である。同図に示されるよ
うに、トリミング手段８Ａはトリミング情報１１を記憶
し供給するＥＰＲＯＭ１０と、トリミング情報１１にし
たがいトリミングブロックへの信号をオンオフするスイ
ッチアレイ１２から構成される。
【００１８】マイコンを備えるシステムに電源投入され
ると、一般的に開始動作としてモニタプログラムが実行
され、モニタプログラムのメモリチェックモジュールが
このシステムに組み込まれているメモリセルの状態チェ
ックを行う。そしてメモリに異常がなければ、システム
が動作を開始することになる。
ると、一般的に開始動作としてモニタプログラムが実行
され、モニタプログラムのメモリチェックモジュールが
このシステムに組み込まれているメモリセルの状態チェ
ックを行う。そしてメモリに異常がなければ、システム
が動作を開始することになる。
【００１９】ここで、モニタプログラム内に、前記のメ
モリチェックモジュールの実行以前に実行されるソフト
ウエアモジュールとして、メモリ用センスアンプ５のト
リミング始動モジュールを予め準備しておき、このトリ
ミング始動モジュールが実行されると、ＥＰＲＯＭ１０
に格納されているトリミング情報に基づいてセンスアン
プ用のスイッチアレイ１２を切り替え設定されるように
構成しておく。
モリチェックモジュールの実行以前に実行されるソフト
ウエアモジュールとして、メモリ用センスアンプ５のト
リミング始動モジュールを予め準備しておき、このトリ
ミング始動モジュールが実行されると、ＥＰＲＯＭ１０
に格納されているトリミング情報に基づいてセンスアン
プ用のスイッチアレイ１２を切り替え設定されるように
構成しておく。
【００２０】上記のように構成することによって、電源
投入の度に、ＥＰＲＯＭ１０に格納されているトリミン
グ情報がアクセスされ、この情報に基づいてスイッチア
レイ１２がオンオフされ、センスアンプ５の最適なトリ
ミング構成が初期設定されることになる。以上の初期設
定が完了すると、最適なトリミング構成となっているセ
ンスアンプ５を駆使して、メモリチェックモジュールが
メモリセル２の状態チェックを実行し、メモリセル２が
正常であれば、動作が開始される。
投入の度に、ＥＰＲＯＭ１０に格納されているトリミン
グ情報がアクセスされ、この情報に基づいてスイッチア
レイ１２がオンオフされ、センスアンプ５の最適なトリ
ミング構成が初期設定されることになる。以上の初期設
定が完了すると、最適なトリミング構成となっているセ
ンスアンプ５を駆使して、メモリチェックモジュールが
メモリセル２の状態チェックを実行し、メモリセル２が
正常であれば、動作が開始される。
【００２１】なお前記では、トリミング情報の格納手段
としてＥＰＲＯＭを例に説明したが、これに限ることな
く、種々の不揮発性メモリをトリミング情報の格納手段
に適用することができる。
としてＥＰＲＯＭを例に説明したが、これに限ることな
く、種々の不揮発性メモリをトリミング情報の格納手段
に適用することができる。
【００２２】図５は、図１に示されるトリミング手段の
他の実施形態例の回路図である。同図に示されるよう
に、トリミング手段８ＢはＭＯＳトランジスタＭＴ１〜
ＭＴ３を備える。ＭＯＳトランジスタのゲート長を一定
として、ソース／ドレイン間に大電圧をかけると、ソー
ス／ドレイン間に強電界が生成され、この強電界によっ
てチャネルを通る電子の速度が上がり、Ｓｉ原子と衝突
してキャリア（電子とホール）を生成させるが、これら
キャリアがゲート酸化膜内の電荷量を増大させる結果、
ある程度の動作時間を経るうちに電流が流れなくなると
いうホットキャリア効果が生じる。
他の実施形態例の回路図である。同図に示されるよう
に、トリミング手段８ＢはＭＯＳトランジスタＭＴ１〜
ＭＴ３を備える。ＭＯＳトランジスタのゲート長を一定
として、ソース／ドレイン間に大電圧をかけると、ソー
ス／ドレイン間に強電界が生成され、この強電界によっ
てチャネルを通る電子の速度が上がり、Ｓｉ原子と衝突
してキャリア（電子とホール）を生成させるが、これら
キャリアがゲート酸化膜内の電荷量を増大させる結果、
ある程度の動作時間を経るうちに電流が流れなくなると
いうホットキャリア効果が生じる。
【００２３】したがって、ＭＯＳトランジスタの有する
このホットキャリア特性に基づき、特定のＭＯＳトラン
ジスタ、例えば図中のＭＴ１とＭＴ３に多量のホットキ
ャリアＨＣを流し、しきい値電圧を変動させて電流を停
止させ、これによってトリミング情報を構成するもので
ある。
このホットキャリア特性に基づき、特定のＭＯＳトラン
ジスタ、例えば図中のＭＴ１とＭＴ３に多量のホットキ
ャリアＨＣを流し、しきい値電圧を変動させて電流を停
止させ、これによってトリミング情報を構成するもので
ある。
【００２４】図６は、本発明のトリミング機能付きセン
スアンプを備えた半導体メモリ素子の他の実施形態のブ
ロック構成図である。同図に示されるように、半導体メ
モリ素子Ｍ１は、トリミング手段８に指示を与える測定
コントローラ２０を内蔵している。他の各部は前記実施
形態におけると同様である。
スアンプを備えた半導体メモリ素子の他の実施形態のブ
ロック構成図である。同図に示されるように、半導体メ
モリ素子Ｍ１は、トリミング手段８に指示を与える測定
コントローラ２０を内蔵している。他の各部は前記実施
形態におけると同様である。
【００２５】トリミング値は以下のようにして測定する
ことができる。前記図２において、入力Ｄ、ＮＤの電位
差が０となるようにする。図２のセンスアンプ以降にも
次段、次々段のセンスアンプがあるので、入力電位差が
完全に０であっても、出力には何等かのデータがでる。
出力データがＮＱ即ち０の場合は、このセンスアンプが
データ０を出す状態にある。この時、Ｑ５をオンして同
じ読出動作を行ってもなおデータ０を出している場合
は、Ｑ５をオンしたほうがより入力オフセットを小さく
できることになる。
ことができる。前記図２において、入力Ｄ、ＮＤの電位
差が０となるようにする。図２のセンスアンプ以降にも
次段、次々段のセンスアンプがあるので、入力電位差が
完全に０であっても、出力には何等かのデータがでる。
出力データがＮＱ即ち０の場合は、このセンスアンプが
データ０を出す状態にある。この時、Ｑ５をオンして同
じ読出動作を行ってもなおデータ０を出している場合
は、Ｑ５をオンしたほうがより入力オフセットを小さく
できることになる。
【００２６】一方、データ１を出している場合は、Ｑ５
をオフしたほうがより入力オフセットを小さくできる。
最初の出力データが１の場合は、Ｑ６をオンして同じ測
定をし、やはり出力データが１のままであれば、Ｑ６を
オンしたほうがより入力オフセットを小さくでき、デー
タ０を出している場合は、Ｑ５をオフしたほうがより入
力オフセットを小さくできる。
をオフしたほうがより入力オフセットを小さくできる。
最初の出力データが１の場合は、Ｑ６をオンして同じ測
定をし、やはり出力データが１のままであれば、Ｑ６を
オンしたほうがより入力オフセットを小さくでき、デー
タ０を出している場合は、Ｑ５をオフしたほうがより入
力オフセットを小さくできる。
【００２７】前記を反復することで、最適なトリミング
値を設定することができ、この最適トリミング値を適用
することにより入力オフセットを減らすことができる。
値を設定することができ、この最適トリミング値を適用
することにより入力オフセットを減らすことができる。
【００２８】このようにして得られたトリミングの情報
は、前記のようなヒューズ、ＥＰＲＯＭ、ホットキャリ
アなどの記憶方法を使って、各センスアンプ毎に記録さ
せておくことができる。出荷時に一度入力オフセットを
最適化しておけば、出荷後もその最適化された入力オフ
セットで使用することができる。
は、前記のようなヒューズ、ＥＰＲＯＭ、ホットキャリ
アなどの記憶方法を使って、各センスアンプ毎に記録さ
せておくことができる。出荷時に一度入力オフセットを
最適化しておけば、出荷後もその最適化された入力オフ
セットで使用することができる。
【００２９】以上のように、本発明のトリミング機能付
きセンスアンプを備えた半導体メモリ素子は、読出に使
用するＭＯＳで構成されたセンスアンプに、製造後トリ
ミングを掛けることで、製造時に生じたセンスアンプの
入力オフセットを解消し、高速読出を実現するものであ
る。さらに、トリミング測定機能を内蔵させることで、
自動設定を可能にする。
きセンスアンプを備えた半導体メモリ素子は、読出に使
用するＭＯＳで構成されたセンスアンプに、製造後トリ
ミングを掛けることで、製造時に生じたセンスアンプの
入力オフセットを解消し、高速読出を実現するものであ
る。さらに、トリミング測定機能を内蔵させることで、
自動設定を可能にする。
【００３０】
【発明の効果】以上詳述したように、本発明の請求項１
に係るトリミング機能付きセンスアンプを備えた半導体
メモリ素子は、センスアンプにトリミングをかけるトリ
ミング手段を備え、製造後の任意の時点で前記センスア
ンプの入力オフセットを減少させる設定が可能な構成と
するものであるから、例えばＭＯＳを使用したセンスア
ンプに入力オフセットがあっても、トリミングによって
入力オフセットを減少させる（あるいは最小にする）こ
とができ、よってビット線の電位差が小さい段階で直ち
に読出動作が実行されることにより、高速の読出が可能
になるという効果を奏する。
に係るトリミング機能付きセンスアンプを備えた半導体
メモリ素子は、センスアンプにトリミングをかけるトリ
ミング手段を備え、製造後の任意の時点で前記センスア
ンプの入力オフセットを減少させる設定が可能な構成と
するものであるから、例えばＭＯＳを使用したセンスア
ンプに入力オフセットがあっても、トリミングによって
入力オフセットを減少させる（あるいは最小にする）こ
とができ、よってビット線の電位差が小さい段階で直ち
に読出動作が実行されることにより、高速の読出が可能
になるという効果を奏する。
【００３１】本発明の請求項２に係るトリミング機能付
きセンスアンプを備えた半導体メモリ素子は、製造後の
任意の時点で前記センスアンプの入力オフセットを測定
し、必要なトリミング量を設定する手段を備えるもので
あるから、トリミング量設定作業の自動化が可能にな
り、使用効率の向上を実現できる。
きセンスアンプを備えた半導体メモリ素子は、製造後の
任意の時点で前記センスアンプの入力オフセットを測定
し、必要なトリミング量を設定する手段を備えるもので
あるから、トリミング量設定作業の自動化が可能にな
り、使用効率の向上を実現できる。
【００３２】本発明の請求項３に係るトリミング機能付
きセンスアンプを備えた半導体メモリ素子は、具備する
トリミング手段として、フューズを使用し、製造後の任
意の時点で必要な箇所を切ることで入力オフセットを減
少させるものであるから、簡素化された構成で、かつ確
実な初期設定作業を行うことができ、製品の信頼性が向
上する。
きセンスアンプを備えた半導体メモリ素子は、具備する
トリミング手段として、フューズを使用し、製造後の任
意の時点で必要な箇所を切ることで入力オフセットを減
少させるものであるから、簡素化された構成で、かつ確
実な初期設定作業を行うことができ、製品の信頼性が向
上する。
【００３３】本発明の請求項４に係るトリミング機能付
きセンスアンプを備えた半導体メモリ素子は、具備する
トリミング手段として、ＥＰＲＯＭ等の不揮発性メモリ
素子を内部に組み込み、不揮発性メモリ素子に格納され
た情報に基づいて入力オフセットを減少させる構成とす
るものであるから、トリミング情報量が多い構成であっ
ても記憶が可能であり、大容量構成のメモリ素子への適
用が可能になる。
きセンスアンプを備えた半導体メモリ素子は、具備する
トリミング手段として、ＥＰＲＯＭ等の不揮発性メモリ
素子を内部に組み込み、不揮発性メモリ素子に格納され
た情報に基づいて入力オフセットを減少させる構成とす
るものであるから、トリミング情報量が多い構成であっ
ても記憶が可能であり、大容量構成のメモリ素子への適
用が可能になる。
【００３４】本発明の請求項５に係るトリミング機能付
きセンスアンプを備えた半導体メモリ素子は、具備する
トリミング手段として、ＭＯＳトランジスタを備え、Ｍ
ＯＳトランジスタのホットキャリア特性に基づき、特定
のＭＯＳトランジスタに多量のホットキャリアを流し、
しきい値電圧を変動させることでトリミング信号を供給
する構成とするものであるから、簡素化された安価な構
成で、確実な初期設定作業を行うことができ、製品の信
頼性が向上を実現できる。
きセンスアンプを備えた半導体メモリ素子は、具備する
トリミング手段として、ＭＯＳトランジスタを備え、Ｍ
ＯＳトランジスタのホットキャリア特性に基づき、特定
のＭＯＳトランジスタに多量のホットキャリアを流し、
しきい値電圧を変動させることでトリミング信号を供給
する構成とするものであるから、簡素化された安価な構
成で、確実な初期設定作業を行うことができ、製品の信
頼性が向上を実現できる。
【図１】本発明のトリミング機能付きセンスアンプを備
えた半導体メモリ素子の一実施形態のブロック構成図で
ある。
えた半導体メモリ素子の一実施形態のブロック構成図で
ある。
【図２】図１に示されるセンスアンプの実施形態例の回
路図である。
路図である。
【図３】図１に示されるセンスアンプの他の実施形態例
の回路図である。
の回路図である。
【図４】図１に示されるトリミング手段の実施形態例の
ブロック構成図である。
ブロック構成図である。
【図５】図１に示されるトリミング手段の他の実施形態
例のブロック構成図である。
例のブロック構成図である。
【図６】本発明のトリミング機能付きセンスアンプを備
えた半導体メモリ素子の他の実施形態のブロック構成図
である。
えた半導体メモリ素子の他の実施形態のブロック構成図
である。
Ｍ……半導体メモリ素子、２……メモリセル、３……デ
コーダ（ロウ）、４……デコーダ（カラム）、５……セ
ンスアンプ、６……ドライバ、７……トリミングブロッ
ク、８……トリミング手段
コーダ（ロウ）、４……デコーダ（カラム）、５……セ
ンスアンプ、６……ドライバ、７……トリミングブロッ
ク、８……トリミング手段
Claims (5)
- 【請求項１】 センスアンプにトリミングをかけるトリ
ミング手段を備え、製造後の任意の時点で前記センスア
ンプの入力オフセットを減少させる設定が可能な構成と
したことを特徴とするトリミング機能付きセンスアンプ
を備えた半導体メモリ素子。 - 【請求項２】 製造後の任意の時点で前記センスアンプ
の入力オフセットを測定し必要なトリミング量を設定す
る手段を備えたことを特徴とする請求項１記載のトリミ
ング機能付きセンスアンプを備えた半導体メモリ素子。 - 【請求項３】 前記トリミング手段として、フューズを
使用し、製造後の任意の時点で必要な箇所を切ることで
入力オフセットを減少させる構成としたことを特徴とす
る請求項１または２記載のトリミング機能付きセンスア
ンプを備えた半導体メモリ素子。 - 【請求項４】 前記トリミング手段として、ＥＰＲＯＭ
等の不揮発性メモリ素子を内部に組み込み、前記不揮発
性メモリ素子に格納された情報に基づいて入力オフセッ
トを減少させる構成としたことを特徴とする請求項１ま
たは２記載のトリミング機能付きセンスアンプを備えた
半導体メモリ素子。 - 【請求項５】 前記トリミング手段として、ＭＯＳトラ
ンジスタを備え、前記ＭＯＳトランジスタのホットキャ
リア特性に基づき、特定のＭＯＳトランジスタに多量の
ホットキャリアを流し、しきい値電圧を変動させること
でトリミング信号を供給する構成としたことを特徴とす
る請求項１または２記載のトリミング機能付きセンスア
ンプを備えた半導体メモリ素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32247296A JPH10162585A (ja) | 1996-12-03 | 1996-12-03 | トリミング機能付きセンスアンプを備えた半導体メモリ素子 |
| US08/982,339 US5991219A (en) | 1996-12-03 | 1997-12-02 | Semiconductor memory device provided with a sense amplifier having a trimming capability |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32247296A JPH10162585A (ja) | 1996-12-03 | 1996-12-03 | トリミング機能付きセンスアンプを備えた半導体メモリ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10162585A true JPH10162585A (ja) | 1998-06-19 |
Family
ID=18144028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32247296A Abandoned JPH10162585A (ja) | 1996-12-03 | 1996-12-03 | トリミング機能付きセンスアンプを備えた半導体メモリ素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5991219A (ja) |
| JP (1) | JPH10162585A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6898108B2 (en) | 2002-09-13 | 2005-05-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor storage device and method for driving the same |
| US8018757B2 (en) | 2008-08-25 | 2011-09-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device and trimming method thereof |
| US8077499B2 (en) | 2008-08-26 | 2011-12-13 | Kabushiki Kaisha Toshiba | Semiconductor integrated memory circuit and trimming method thereof |
| JP2015515711A (ja) * | 2012-03-30 | 2015-05-28 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | オンザフライ（ｏｎ−ｔｈｅ−ｆｌｙ）でトリミング可能なセンス増幅器 |
| KR20220129509A (ko) * | 2020-05-08 | 2022-09-23 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 메모리 감지 증폭기 트리밍 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6584026B2 (en) | 2000-06-28 | 2003-06-24 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit capable of adjusting input offset voltage |
| US6388494B1 (en) * | 2000-08-23 | 2002-05-14 | National Semiconductor Corporation | Offset trim using hot-electron induced VT-shifts |
| US6993467B2 (en) * | 2000-12-05 | 2006-01-31 | Toko, Inc. | Method and circuits for performing offline circuit trimming |
| US6504779B2 (en) * | 2001-05-14 | 2003-01-07 | Hewlett-Packard Company | Resistive cross point memory with on-chip sense amplifier calibration method and apparatus |
| US7177207B1 (en) | 2004-12-17 | 2007-02-13 | Lattice Semiconductor Corporation | Sense amplifier timing |
| US7580287B2 (en) * | 2005-09-01 | 2009-08-25 | Micron Technology, Inc. | Program and read trim setting |
| JP4942990B2 (ja) * | 2005-12-12 | 2012-05-30 | パナソニック株式会社 | 半導体記憶装置 |
| US7791969B2 (en) * | 2007-11-05 | 2010-09-07 | Sony Computer Entertainment Inc. | Method and apparatus for screening bit line of a static random access memory (SRAM) for excessive leakage current |
| ITMI20130062A1 (it) * | 2013-01-17 | 2014-07-17 | St Microelectronics Srl | Circuito di trimming per un circuito integrato e relativo circuito integrato. |
| US9218889B1 (en) | 2014-09-05 | 2015-12-22 | Freescale Semiconductor, Inc. | Multibit sense amplifier calibration |
| US11574657B2 (en) * | 2020-09-28 | 2023-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device, sense amplifier and method for mismatch compensation |
| US11929769B2 (en) | 2021-05-28 | 2024-03-12 | Skyworks Solutions, Inc. | Power amplifier trimming based on coefficients for digital pre-distortion |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4281398A (en) * | 1980-02-12 | 1981-07-28 | Mostek Corporation | Block redundancy for memory array |
| JPH0612878A (ja) * | 1992-06-25 | 1994-01-21 | Mitsubishi Electric Corp | 半導体メモリ装置 |
| US5434822A (en) * | 1994-07-07 | 1995-07-18 | Intel Corporation | Apparatus and method for adjusting and maintaining a bitline precharge level |
| KR0138208B1 (ko) * | 1994-12-08 | 1998-04-28 | 문정환 | 반도체 메모리 소자 |
-
1996
- 1996-12-03 JP JP32247296A patent/JPH10162585A/ja not_active Abandoned
-
1997
- 1997-12-02 US US08/982,339 patent/US5991219A/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6898108B2 (en) | 2002-09-13 | 2005-05-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor storage device and method for driving the same |
| US8018757B2 (en) | 2008-08-25 | 2011-09-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device and trimming method thereof |
| US8077499B2 (en) | 2008-08-26 | 2011-12-13 | Kabushiki Kaisha Toshiba | Semiconductor integrated memory circuit and trimming method thereof |
| JP2015515711A (ja) * | 2012-03-30 | 2015-05-28 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | オンザフライ（ｏｎ−ｔｈｅ−ｆｌｙ）でトリミング可能なセンス増幅器 |
| KR20220129509A (ko) * | 2020-05-08 | 2022-09-23 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 메모리 감지 증폭기 트리밍 |
| US11581027B2 (en) | 2020-05-08 | 2023-02-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory sense amplifier trimming |
| US11923036B2 (en) | 2020-05-08 | 2024-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory sense amplifier trimming |
| US12211579B2 (en) | 2020-05-08 | 2025-01-28 | Taiwain Semiconductor Manufacturing Company, Ltd. | Memory sense amplifier trimming |
Also Published As
| Publication number | Publication date |
|---|---|
| US5991219A (en) | 1999-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392212A (en) | Semiconductor memory device with decoder for chip selection/write in | |
| US4833650A (en) | Semiconductor memory device including programmable mode selection circuitry | |
| US4392211A (en) | Semiconductor memory device technical field | |
| US5991219A (en) | Semiconductor memory device provided with a sense amplifier having a trimming capability | |
| JPH0620493A (ja) | 半導体記憶装置 | |
| US5473565A (en) | Method of flash writing with small operation current and semiconductor memory circuit according to the method | |
| JP3786527B2 (ja) | 半導体装置及び半導体チップ上レイアウト設計方法 | |
| KR100288517B1 (ko) | 페이지 액세스 모드를 갖는 단일-칩 메모리 시스템 | |
| JP5054310B2 (ja) | フラッシュセルに実現したヒューズセルアレイを含むフラッシュメモリ装置 | |
| KR940004518B1 (ko) | 반도체 메모리 장치 | |
| JP2596180B2 (ja) | 半導体集積メモリ回路 | |
| JPH0589698A (ja) | 半導体記憶装置 | |
| US5864507A (en) | Dual level wordline clamp for reduced memory cell current | |
| US5319599A (en) | Redundancy circuit for semiconductor memory device | |
| JPS62107500A (ja) | 半導体メモリ装置 | |
| US5889703A (en) | Data read circuit | |
| JP3256562B2 (ja) | 半導体記憶装置 | |
| KR100195671B1 (ko) | 반도체 메모리 장치 | |
| JPH0684399A (ja) | 半導体記憶回路 | |
| JPH01100797A (ja) | Ｒｏｍ回路 | |
| JPS6138560B2 (ja) | ||
| JPH04368699A (ja) | 半導体記憶装置 | |
| JP3084582B2 (ja) | 半導体記憶装置 | |
| JPH0474396A (ja) | 半導体記憶装置 | |
| JP4484257B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040817 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060306 |