JPH10171409A5 - - Google Patents

Description

そのメモリ・セルがロードされた後、表示素子が、メモリ・セルにあるデータによって表される状態にリセットされる。このロード及びリセット過程が、ロード及びリセットの特定のシーケンスで行われる。シーケンス制御器１８は、この発明に従って発生されたシーケンスがプログラムされる。シーケンス制御器１８は、このシーケンスに従う制御信号をフレーム・メモリ１４に（ロードの為）並びにＳＬＭ１５に（リセットの為）送出する。

Claims (1)

1. 分割リセット形空間光変調器を有する分割形リセット表示装置に対してロード及びリセット・シーケンスを自動的に提供する方法であって、
   前記分割リセット形空間光変調器の表示素子にはロード及びリセットによってデータがアドレスされ、
   前記データはビット平面のフォーマットであり、各々の前記ビット平面はひとつ以上のセグメントとしてフレーム時間中にロードされ、
   前記分割リセット形空間光変調器は最小ロード時間を有し、
   前記方法は、
   前記セグメントの表示順序を記憶するステップと、
   各々の前記セグメントを正常表示時間または短表示時間に分類するステップであって、前記正常表示時間は少なくとも前記最小ロード時間と同じ長さであり、前記短表示時間は前記最小ロード時間より短い、前記分類するステップと、
   各々の前記正常表示時間から前記最小ロード時間を減算して、各々の前記正常表示時間に対する余剰時間を決定するステップと、
   各々の前記正常表示時間に前記最小ロード時間だけが与えられるように、各々の前記セグメントに実際の表示時間が割当てられるステップと、
   １つの前記短表示時間より前に発生する任意の前記表示時間に対して、前記余剰時間の少なくとも一部分を加算するステップと、
   前記余剰時間の残りを分配するステップと、
   各々の前記セグメントのロード及びリセットのそれぞれに対する開始時間を設定するステップと、
   を備える前記方法。