JPH0659901A - プログラム・ローディング方式 - Google Patents
プログラム・ローディング方式Info
- Publication number
- JPH0659901A JPH0659901A JP21588392A JP21588392A JPH0659901A JP H0659901 A JPH0659901 A JP H0659901A JP 21588392 A JP21588392 A JP 21588392A JP 21588392 A JP21588392 A JP 21588392A JP H0659901 A JPH0659901 A JP H0659901A
- Authority
- JP
- Japan
- Prior art keywords
- panel
- program
- address
- value
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 17
- 238000011068 loading method Methods 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000004891 communication Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【目的】複数の下位パネルにプログラム・ローディング
を行う場合に、長い時間が掛かることを防ぐ。 【構成】パネル２０は、パネル毎に異なる値を設定する
パネル識別アドレスの設定スイッチ２１と、そのアドレ
ス値と上位パネル１０からのアドレス・バス３０上の値
を比較する比較ブロック２２と、同一のプログラムで動
作するパネルでは同じ値を設定するプログラム・ロード
用アドレスの設定スイッチ２３と、その値とアドレス・
バス３０上の値を比較する比較ブロック２４と、２つの
比較ブロック２２，２４の出力の論理和をとるアンド・
ゲート回路２５からの信号により書き込み制御されるメ
モリ・バッファ２６と、パネル１０からのアドレス・バ
ス３０とデータ・バス３１が接続されているメモリ・バ
ッファ２６を介してパネル１０と通信を行っているＣＰ
Ｕ２７と、ＣＰＵ２７のプログラムが格納してあるメモ
リ２８とを有する。
を行う場合に、長い時間が掛かることを防ぐ。 【構成】パネル２０は、パネル毎に異なる値を設定する
パネル識別アドレスの設定スイッチ２１と、そのアドレ
ス値と上位パネル１０からのアドレス・バス３０上の値
を比較する比較ブロック２２と、同一のプログラムで動
作するパネルでは同じ値を設定するプログラム・ロード
用アドレスの設定スイッチ２３と、その値とアドレス・
バス３０上の値を比較する比較ブロック２４と、２つの
比較ブロック２２，２４の出力の論理和をとるアンド・
ゲート回路２５からの信号により書き込み制御されるメ
モリ・バッファ２６と、パネル１０からのアドレス・バ
ス３０とデータ・バス３１が接続されているメモリ・バ
ッファ２６を介してパネル１０と通信を行っているＣＰ
Ｕ２７と、ＣＰＵ２７のプログラムが格納してあるメモ
リ２８とを有する。
Description
【０００１】
【産業上の利用分野】本発明はプログラム・ローディン
グ方式に関し、特にプログラムを格納した１つのメモリ
から複数の下位パネルへプログラムをローディングする
プログラム・ローディング方式に関する。
グ方式に関し、特にプログラムを格納した１つのメモリ
から複数の下位パネルへプログラムをローディングする
プログラム・ローディング方式に関する。
【０００２】
【従来の技術】従来のプログラム・ローディング方式
は、図４に示すように複数のパネル２０ａの監視制御を
行うパネル１０ａと、アドレス・バス３０ａ及び、デー
タ・バス３１ａにより接続されているパネル２０ａと、
パネル２０ａのプログラムが格納されているメモリ１１
ａから構成された装置において、装置を立ち上げるとき
に、パネル１０ａは、アドレス・バス３０ａ上にプログ
ラム・ローディングを行うパネル２０ａの固有値である
パネル識別アドレス値を出力し、データ・バス３１ａ上
にメモリ１１ａが格納しているパネル２０ａ用のプログ
ラムを出力する。
は、図４に示すように複数のパネル２０ａの監視制御を
行うパネル１０ａと、アドレス・バス３０ａ及び、デー
タ・バス３１ａにより接続されているパネル２０ａと、
パネル２０ａのプログラムが格納されているメモリ１１
ａから構成された装置において、装置を立ち上げるとき
に、パネル１０ａは、アドレス・バス３０ａ上にプログ
ラム・ローディングを行うパネル２０ａの固有値である
パネル識別アドレス値を出力し、データ・バス３１ａ上
にメモリ１１ａが格納しているパネル２０ａ用のプログ
ラムを出力する。
【０００３】図２は従来のプログラム・ローディング方
式の一例のブロック図である。パネル２０ａでは、パネ
ルを識別するための値を設定するパネル識別アドレスの
設定スイッチ２１ａを有する。パネル１０ａは、パネル
識別アドレスの設定スイッチ２１で設定した値をアドレ
ス・バス３０ａに出力することによりパネル２０ａを指
定し、通信を行っている。このパネル識別アドレスの設
定スイッチ２１ａで設定する値は、他のパネル２０ａと
は異なるものとなる。
式の一例のブロック図である。パネル２０ａでは、パネ
ルを識別するための値を設定するパネル識別アドレスの
設定スイッチ２１ａを有する。パネル１０ａは、パネル
識別アドレスの設定スイッチ２１で設定した値をアドレ
ス・バス３０ａに出力することによりパネル２０ａを指
定し、通信を行っている。このパネル識別アドレスの設
定スイッチ２１ａで設定する値は、他のパネル２０ａと
は異なるものとなる。
【０００４】比較ブロック２２ａでは、パネル識別アド
レスの設定スイッチ２１ａで設定した値とパネル１０ａ
からのアドレス・バス３０ａ上の値の比較を行い、メモ
リ・バッファ２６ａへの書き込みを制御する。パネル識
別アドレスの設定スイッチ２１ａの値とアドレス・バス
３０ａ上の値が一致すると、比較ブロック２２ａの出力
が、“０”になりメモリ・バッファ２６ａへの書き込み
が許可される。
レスの設定スイッチ２１ａで設定した値とパネル１０ａ
からのアドレス・バス３０ａ上の値の比較を行い、メモ
リ・バッファ２６ａへの書き込みを制御する。パネル識
別アドレスの設定スイッチ２１ａの値とアドレス・バス
３０ａ上の値が一致すると、比較ブロック２２ａの出力
が、“０”になりメモリ・バッファ２６ａへの書き込み
が許可される。
【０００５】つまり、パネル１０ａがアドレス・バス３
０ａ上にパネル識別アドレス値をセットすることにより
パネル２０ａを指定し、メモリ１１ａのプログラムをデ
ータ・バス３１ａ上に出力することにより、指定された
パネル２０ａのメモリ・バッファ２６ａにメモリ１１ａ
に格納されているプログラムが書き込まれたことにな
る。最後に、ＣＰＵ２７ａがメモリ２８ａにメモリ・バ
ッファ２６ａのプログラムを転送することによりプログ
ラム・ローディングが終了する。
０ａ上にパネル識別アドレス値をセットすることにより
パネル２０ａを指定し、メモリ１１ａのプログラムをデ
ータ・バス３１ａ上に出力することにより、指定された
パネル２０ａのメモリ・バッファ２６ａにメモリ１１ａ
に格納されているプログラムが書き込まれたことにな
る。最後に、ＣＰＵ２７ａがメモリ２８ａにメモリ・バ
ッファ２６ａのプログラムを転送することによりプログ
ラム・ローディングが終了する。
【０００６】
【発明が解決しようとする課題】この従来のプログラム
・ローディング方式では、上位パネルが、下位パネルを
指定し、プログラムが格納されているメモリからプログ
ラムを下位パネルにロードしているため、１つの下位パ
ネルのプログラム・ローディングが終了しない限り次の
下位パネルのプログラム・ローディングを開始できない
ので、下位パネルの数が多くなると、全下位パネルのプ
ログラム・ローディングに掛かる時間が長くなるという
問題があった。
・ローディング方式では、上位パネルが、下位パネルを
指定し、プログラムが格納されているメモリからプログ
ラムを下位パネルにロードしているため、１つの下位パ
ネルのプログラム・ローディングが終了しない限り次の
下位パネルのプログラム・ローディングを開始できない
ので、下位パネルの数が多くなると、全下位パネルのプ
ログラム・ローディングに掛かる時間が長くなるという
問題があった。
【０００７】
【課題を解決するための手段】本発明のプログラム・ロ
ーディング方式は、装置全体の監視制御を行う第１のパ
ネルと、前記第１のパネルとアドレス・バス及びデータ
・バスを介して通信を行う複数の第２のパネルと、この
第２のパネルのプログラムを格納し前記第１のパネルと
接続するメモリ手段で構成された装置において、前記第
２のパネルは、前記メモリ手段に格納しているプログラ
ムをローディングするためのアドレス値を設定する手段
と、前記アドレス値と前記第１のパネルからのアドレス
・バス上に指定されたアドレス値とを比較する比較ブロ
ックと、前記比較ブロックからの出力にアンド回路を介
してメモリ・バッファへ書き込み制御を行う手段とを備
え、前記第１のパネルはダウン・ローディングするプロ
グラム毎に設定したアドレス値をアドレス・バスに出力
し、データ・バスには前記メモリに格納されたプログラ
ムを出力する手段とを有する。
ーディング方式は、装置全体の監視制御を行う第１のパ
ネルと、前記第１のパネルとアドレス・バス及びデータ
・バスを介して通信を行う複数の第２のパネルと、この
第２のパネルのプログラムを格納し前記第１のパネルと
接続するメモリ手段で構成された装置において、前記第
２のパネルは、前記メモリ手段に格納しているプログラ
ムをローディングするためのアドレス値を設定する手段
と、前記アドレス値と前記第１のパネルからのアドレス
・バス上に指定されたアドレス値とを比較する比較ブロ
ックと、前記比較ブロックからの出力にアンド回路を介
してメモリ・バッファへ書き込み制御を行う手段とを備
え、前記第１のパネルはダウン・ローディングするプロ
グラム毎に設定したアドレス値をアドレス・バスに出力
し、データ・バスには前記メモリに格納されたプログラ
ムを出力する手段とを有する。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図である。
る。図１は本発明の一実施例のブロック図である。
【０００９】本実施例のパネル２０は、パネル毎に異な
る値を設定するパネル識別アドレスの設定スイッチ２１
と、そのアドレス値と上位パネル１０からのアドレス・
バス３０上の値を比較する比較ブロック２２と、同一の
プログラムで動作するパネルでは同じ値を設定するプロ
グラム・ロード用アドレスの設定スイッチ２３と、その
値とアドレス・バス３０上の値を比較する比較ブロック
２４と、２つの比較ブロック２２，２４の出力の論理和
をとるアンド・ゲート回路２５からの信号により書き込
み制御されるメモリ・バッファ２６と、パネル１０から
のアドレス・バス３０とデータ・バス３１が接続されて
いるメモリ・バッファ２６を介してパネル１０と通信を
行っているＣＰＵ２７と、ＣＰＵ２７のプログラムが格
納してあるメモリ２８とを有して構成される。
る値を設定するパネル識別アドレスの設定スイッチ２１
と、そのアドレス値と上位パネル１０からのアドレス・
バス３０上の値を比較する比較ブロック２２と、同一の
プログラムで動作するパネルでは同じ値を設定するプロ
グラム・ロード用アドレスの設定スイッチ２３と、その
値とアドレス・バス３０上の値を比較する比較ブロック
２４と、２つの比較ブロック２２，２４の出力の論理和
をとるアンド・ゲート回路２５からの信号により書き込
み制御されるメモリ・バッファ２６と、パネル１０から
のアドレス・バス３０とデータ・バス３１が接続されて
いるメモリ・バッファ２６を介してパネル１０と通信を
行っているＣＰＵ２７と、ＣＰＵ２７のプログラムが格
納してあるメモリ２８とを有して構成される。
【００１０】次に、本実施例のパネル２０が複数ある装
置における、プログラム・ローディングの動作について
説明する。装置を立ち上げるときに、パネル１０は、ア
ドレス・バス３０上に、プログラム・ロード用アドレス
の設定スイッチ２３で設定した値をセットする。次に、
データ・バス３１上に、メモリ１１に格納されているプ
ログラムを出力する。パネル２０の比較ブロック２４で
は、プログラム・ロード用アドレスの設定スイッチ２３
の値とパネル１０からのアドレス・バス３０上の値を比
較し、アンド回路２５を介してメモリ・バッファ２６へ
の書き込みを制御する。
置における、プログラム・ローディングの動作について
説明する。装置を立ち上げるときに、パネル１０は、ア
ドレス・バス３０上に、プログラム・ロード用アドレス
の設定スイッチ２３で設定した値をセットする。次に、
データ・バス３１上に、メモリ１１に格納されているプ
ログラムを出力する。パネル２０の比較ブロック２４で
は、プログラム・ロード用アドレスの設定スイッチ２３
の値とパネル１０からのアドレス・バス３０上の値を比
較し、アンド回路２５を介してメモリ・バッファ２６へ
の書き込みを制御する。
【００１１】プログラム・ロード用アドレスの設定スイ
ッチ２３の値とアドレス・バス３０上の値が一致する
と、比較ブロック２４の出力が、“０”になり、アンド
回路２５からは“０”が出力され、メモリ・バッファ２
６への書き込みが許可される。
ッチ２３の値とアドレス・バス３０上の値が一致する
と、比較ブロック２４の出力が、“０”になり、アンド
回路２５からは“０”が出力され、メモリ・バッファ２
６への書き込みが許可される。
【００１２】つまり、パネル１０がアドレス・バス３０
上に、プログラ・ロード用アドレスの設定スイッチ２３
の値をセットすることにより、同一プログラムで動作す
る複数のパネル２０を指定し、メモリ１１のプログラム
をデータ・バス３１上に出力することにより、指定され
た複数のパネル２０のメモリ・バッファ２６にメモリ１
１に格納されているプログラムが書き込まれる。最後
に、それぞれのパネル２０で、ＣＰＵ２７がメモリ２８
にメモリ・バッファ２６のプログラムを転送することに
よりプログラム・ローディグが終了する。
上に、プログラ・ロード用アドレスの設定スイッチ２３
の値をセットすることにより、同一プログラムで動作す
る複数のパネル２０を指定し、メモリ１１のプログラム
をデータ・バス３１上に出力することにより、指定され
た複数のパネル２０のメモリ・バッファ２６にメモリ１
１に格納されているプログラムが書き込まれる。最後
に、それぞれのパネル２０で、ＣＰＵ２７がメモリ２８
にメモリ・バッファ２６のプログラムを転送することに
よりプログラム・ローディグが終了する。
【００１３】また、パネル１０は、プログラム・ローデ
ィングが終了したパネル２０との間では、パネル毎に異
なるパネル識別アドレスの設定スイッチ２１の値をアド
レス・バス３０上に出力すると、ある１つのパネル２０
においては、パネル識別アドレスの設定スイッチ２１上
の値とアドレス・バス３０上の値が一致するので比較ブ
ロック２２からは“０”が出力され、アンド回路２５か
らも“０”が出力され、メモリ・バッファ２６への書き
込みが許可され、パネル１０とＣＰＵ２７との通信が行
われる。
ィングが終了したパネル２０との間では、パネル毎に異
なるパネル識別アドレスの設定スイッチ２１の値をアド
レス・バス３０上に出力すると、ある１つのパネル２０
においては、パネル識別アドレスの設定スイッチ２１上
の値とアドレス・バス３０上の値が一致するので比較ブ
ロック２２からは“０”が出力され、アンド回路２５か
らも“０”が出力され、メモリ・バッファ２６への書き
込みが許可され、パネル１０とＣＰＵ２７との通信が行
われる。
【００１４】
【発明の効果】以上説明したように本発明は、下位パネ
ルに、プログラムのダウン・ローディングのためのアド
レスを設定する手段と、その設定したアドレス値と上位
パネルからのアドレス・バス上の値とを比較する比較ブ
ロックと、アンド・ゲート回路を介してメモリ・バッフ
ァへの書き込みの制御を行う手段を備え、上位パネルか
らは、プログラムのダウン・ローディングのためのアド
レス値をアドレス・バス上に出力し、メモリに格納され
たプログラムをデータ・バスに出力する手段とを有する
ことにより、一度に複数の下位パネルにプログラムをロ
ーディングすることができる。したがって、プログラム
・ローディングに掛かる時間が短縮されるという効果が
ある。
ルに、プログラムのダウン・ローディングのためのアド
レスを設定する手段と、その設定したアドレス値と上位
パネルからのアドレス・バス上の値とを比較する比較ブ
ロックと、アンド・ゲート回路を介してメモリ・バッフ
ァへの書き込みの制御を行う手段を備え、上位パネルか
らは、プログラムのダウン・ローディングのためのアド
レス値をアドレス・バス上に出力し、メモリに格納され
たプログラムをデータ・バスに出力する手段とを有する
ことにより、一度に複数の下位パネルにプログラムをロ
ーディングすることができる。したがって、プログラム
・ローディングに掛かる時間が短縮されるという効果が
ある。
【図１】本発明の一実施例のブロック図である。
【図２】従来のプログラム・ローディング方式の一例の
ブロック図である。
ブロック図である。
【図３】本実施例による装置のブロック図である。
【図４】従来例による装置のブロック図である。
１０ パネル １１ メモリ ２０ パネル ２１ パネル識別アドレスの設定スイッチ ２２ 比較ブロック ２３ プログラム・ロード用アドレスの設定スイッチ ２４ 比較ブロック ２５ アンド・ゲート回路 ２６ メモリ・バッファ ２７ ＣＰＵ ２８ メモリ ３０ アドレス・バス ３１ データ・バス
Claims (1)
- 【請求項１】 装置全体の監視制御を行う第１のパネル
と、前記第１のパネルとアドレス・バス及びデータ・バ
スを介して通信を行う複数の第２のパネルと、この第２
のパネルのプログラムを格納し前記第１のパネルと接続
するメモリ手段で構成された装置において、前記第２の
パネルは、前記メモリ手段に格納しているプログラムを
ローディングするためのアドレス値を設定する手段と、
前記アドレス値と前記第１のパネルからのアドレス・バ
ス上に指定されたアドレス値とを比較する比較ブロック
と、前記比較ブロックからの出力にアンド回路を介して
メモリ・バッファへ書き込み制御を行う手段とを備え、
前記第１のパネルはダウン・ローディングするプログラ
ム毎に設定したアドレス値をアドレス・バスに出力し、
データ・バスには前記メモリに格納されたプログラムを
出力する手段とを有することを特徴とするプログラム・
ローディング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21588392A JPH0659901A (ja) | 1992-08-13 | 1992-08-13 | プログラム・ローディング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21588392A JPH0659901A (ja) | 1992-08-13 | 1992-08-13 | プログラム・ローディング方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0659901A true JPH0659901A (ja) | 1994-03-04 |
Family
ID=16679841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21588392A Pending JPH0659901A (ja) | 1992-08-13 | 1992-08-13 | プログラム・ローディング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0659901A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4862363A (en) * | 1987-12-16 | 1989-08-29 | Dana Corporation | Voice actuated two speed axle |
| KR100295957B1 (ko) * | 1996-05-18 | 2001-10-24 | 박종섭 | 프로그램 다운로딩을 위한 동적 식별번호 부여방법 |
| KR100440913B1 (ko) * | 1998-06-22 | 2004-09-18 | 서창전기통신 주식회사 | 핸드 터미널과 컴퓨터를 중계하는 중계기의 인식 번호 자동부여 방법 |
-
1992
- 1992-08-13 JP JP21588392A patent/JPH0659901A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4862363A (en) * | 1987-12-16 | 1989-08-29 | Dana Corporation | Voice actuated two speed axle |
| KR100295957B1 (ko) * | 1996-05-18 | 2001-10-24 | 박종섭 | 프로그램 다운로딩을 위한 동적 식별번호 부여방법 |
| KR100440913B1 (ko) * | 1998-06-22 | 2004-09-18 | 서창전기통신 주식회사 | 핸드 터미널과 컴퓨터를 중계하는 중계기의 인식 번호 자동부여 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| JPH0659901A (ja) | プログラム・ローディング方式 | |
| JPH0651991A (ja) | プログラム・ローディング方式 | |
| JP2580962B2 (ja) | 集合パネル装置 | |
| JP2001318907A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| JPS6047664B2 (ja) | 情報処理装置 | |
| JP2001084152A (ja) | 割込み信号制御装置 | |
| JPH0512183A (ja) | データ転送方式 | |
| JPH11102208A (ja) | シーケンス処理方法およびこれに用いるシーケンスコントローラ | |
| JPH0341542A (ja) | 周辺制御装置 | |
| JPS58114221A (ja) | インタフエ−ス制御方式 | |
| JP2000201202A (ja) | クライアント・サ―バ試験システム | |
| JPH064469A (ja) | 入出力装置制御方式 | |
| JPH10105413A (ja) | 割込処理システム | |
| JPH0619706A (ja) | パイプライン処理回路 | |
| JPH01130235A (ja) | マイクロコンピュータ開発支援装置 | |
| KR19990017825A (ko) | 시스템 콘솔의 특수키 제어방법 | |
| JPH04262449A (ja) | データ転送方式 | |
| JPS62126441A (ja) | マイクロプログラム制御方式 | |
| JPS63225836A (ja) | 記憶装置 | |
| JPH0747579A (ja) | 射出成形機の制御方法 | |
| JPH117503A (ja) | カード型通信装置及びカード型通信装置へのデータ転送方法 | |
| JPS60256857A (ja) | プログラム・ロ−デイング方式 | |
| JP2001297055A (ja) | データ処理装置 | |
| JPS6391762A (ja) | メモリ型制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000523 |