JPH10173002A - ベアチップのフリップチップボンディング方法 - Google Patents
ベアチップのフリップチップボンディング方法Info
- Publication number
- JPH10173002A JPH10173002A JP8326521A JP32652196A JPH10173002A JP H10173002 A JPH10173002 A JP H10173002A JP 8326521 A JP8326521 A JP 8326521A JP 32652196 A JP32652196 A JP 32652196A JP H10173002 A JPH10173002 A JP H10173002A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- bare chip
- chip
- bumps
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/247—Dispositions of multiple bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 不良現象の発生を防止し、且つバンプ３のパ
ッドに対する接続強度を向上させること。 【解決手段】 ベアチップＩＣ１のパッド４側に複数個
のバンプを実装し、フリップチップボンディングの際
に、これらバンプを基板５側の１個のパッド４に押しつ
けた時、パッド４が受ける押圧力が複数箇所に分散し
て、１点に集中しないため、パッド４が変形しない。こ
のため、パッド４の端部がベアチップＩＣ１の端部に接
触するなどの不良現象の発生を防止することができると
共に、バンプ３のパッド４に対する接続強度が向上す
る。
ッドに対する接続強度を向上させること。 【解決手段】 ベアチップＩＣ１のパッド４側に複数個
のバンプを実装し、フリップチップボンディングの際
に、これらバンプを基板５側の１個のパッド４に押しつ
けた時、パッド４が受ける押圧力が複数箇所に分散し
て、１点に集中しないため、パッド４が変形しない。こ
のため、パッド４の端部がベアチップＩＣ１の端部に接
触するなどの不良現象の発生を防止することができると
共に、バンプ３のパッド４に対する接続強度が向上す
る。
Description
【０００１】
【発明の属する技術分野】本発明はベアチップＩＣを基
板にフリップチップボンディングする際のボンディング
方法に関する。
板にフリップチップボンディングする際のボンディング
方法に関する。
【０００２】
【従来の技術】従来、ベアチップＩＣをＴＡＢテープな
どの基板にフリップチップボンディングする際は、図
９、図１０に示すように、ベアチップＩＣ１側に設けら
れた複数のパッド２の各々に１個ずつバンプ３を形成
し、これら複数のバンプ３を図１１に示す基板５側のパ
ッド４に押しつけて、フリップチップボンディングして
いた。しかし、ボンディングした際に、バンプ３を基板
５側のパッド４に押しつけるため、基板５側のパッド４
の端部が図１２に示すように変形して、ベアチップＩＣ
１の上側に接触することで、不良現象が発生するという
不具合があった。又、基板５側のパッド４が変形するた
めバンプ３のパッド４に対する接続強度が落ちてしまう
という不具合もあった。
どの基板にフリップチップボンディングする際は、図
９、図１０に示すように、ベアチップＩＣ１側に設けら
れた複数のパッド２の各々に１個ずつバンプ３を形成
し、これら複数のバンプ３を図１１に示す基板５側のパ
ッド４に押しつけて、フリップチップボンディングして
いた。しかし、ボンディングした際に、バンプ３を基板
５側のパッド４に押しつけるため、基板５側のパッド４
の端部が図１２に示すように変形して、ベアチップＩＣ
１の上側に接触することで、不良現象が発生するという
不具合があった。又、基板５側のパッド４が変形するた
めバンプ３のパッド４に対する接続強度が落ちてしまう
という不具合もあった。
【０００３】
【発明が解決しようとする課題】上記のように、ベアチ
ップＩＣ１の各パッド２にバンプ３を１個ずつ形成し
て、基板５側にフリップチップボンディングすると、基
板５側のパッド４が変形して、不良現象が発生したり、
バンプ３のパッド４に対する接続強度が落ちてしまうと
いう不具合があった。
ップＩＣ１の各パッド２にバンプ３を１個ずつ形成し
て、基板５側にフリップチップボンディングすると、基
板５側のパッド４が変形して、不良現象が発生したり、
バンプ３のパッド４に対する接続強度が落ちてしまうと
いう不具合があった。
【０００４】そこで本発明は上記のような課題を解決す
るためになされたもので、不良現象の発生を防止するこ
とができ、且つバンプのパッドに対する接続強度を向上
させることができるベアチップＩＣのフリップチップボ
ンディング方法を提供することを目的としている。
るためになされたもので、不良現象の発生を防止するこ
とができ、且つバンプのパッドに対する接続強度を向上
させることができるベアチップＩＣのフリップチップボ
ンディング方法を提供することを目的としている。
【０００５】
【課題を解決するための手段】請求項１の発明は、ベア
チップ側の複数のパッドの各パッドに複数のバンプを実
装した後、これらバンプを対応する基板側のパッドに押
しつけて、前記ベアチップをフリップチップボンディン
グする構成を備えている。
チップ側の複数のパッドの各パッドに複数のバンプを実
装した後、これらバンプを対応する基板側のパッドに押
しつけて、前記ベアチップをフリップチップボンディン
グする構成を備えている。
【０００６】このような構成により、フリップチップボ
ンディングする際に、基板側のパッドの押圧点が複数箇
所に分散し、基板側のパッドが変形しなくなる。
ンディングする際に、基板側のパッドの押圧点が複数箇
所に分散し、基板側のパッドが変形しなくなる。
【０００７】請求項２の発明の前記基板はＴＡＢテープ
である構成を備えている。
である構成を備えている。
【０００８】このような構成により、薄いＴＡＢテープ
上のパッドの変形がなくなる。
上のパッドの変形がなくなる。
【０００９】請求項３の発明の前記ベアチップ側の各パ
ッドに実装されるバンプの数は５個である構成を備えて
いる。
ッドに実装されるバンプの数は５個である構成を備えて
いる。
【００１０】このような構成により、基板側のパッドへ
の押圧力が対称的に分散され、押圧力の偏差がなくな
る。
の押圧力が対称的に分散され、押圧力の偏差がなくな
る。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明のベアチップＩＣの
フリップチップボンディング方法の第１の実施の形態を
説明する断面図であり、図２は図１に示したベアチップ
ＩＣの斜視図で、図３は図２に示したベアチップＩＣの
平面図である。１はベアチップＩＣ、２はベアチップＩ
Ｃ１側のパッド、３はパッド２に形成されたバンプ、４
は基板５側のパッド、５はベアチップＩＣ１をフリップ
チップボンディングするＴＡＢテープなどの基板であ
る。尚、図１に示した状態はベアチップＩＣ１が基板５
にフリップチップボンディングされた状態である。
を参照して説明する。図１は本発明のベアチップＩＣの
フリップチップボンディング方法の第１の実施の形態を
説明する断面図であり、図２は図１に示したベアチップ
ＩＣの斜視図で、図３は図２に示したベアチップＩＣの
平面図である。１はベアチップＩＣ、２はベアチップＩ
Ｃ１側のパッド、３はパッド２に形成されたバンプ、４
は基板５側のパッド、５はベアチップＩＣ１をフリップ
チップボンディングするＴＡＢテープなどの基板であ
る。尚、図１に示した状態はベアチップＩＣ１が基板５
にフリップチップボンディングされた状態である。
【００１２】次に本実施の形態におけるベアチップＩＣ
１のフリップチップボンディング方法について説明す
る。まず、図２に示すように、ベアチップＩＣ１の背面
に複数のパッド２を配置し、各パッド２にバンプ３を形
成して、ベアチップＩＣ１にバンプ３を実装する。図３
はその時のベアチップＩＣ１の平面図である。この例で
は、各パッド２にバンプ３を、パッド２の４隅と中央に
５個ずつ実装している。次に、ベアチップＩＣ１に実装
された各バンプ３を、基板５側のパッド４に押しつけ
て、ベアチップＩＣ１を基板５にフリップチップボンデ
ィングし、図１の状態が形成される。
１のフリップチップボンディング方法について説明す
る。まず、図２に示すように、ベアチップＩＣ１の背面
に複数のパッド２を配置し、各パッド２にバンプ３を形
成して、ベアチップＩＣ１にバンプ３を実装する。図３
はその時のベアチップＩＣ１の平面図である。この例で
は、各パッド２にバンプ３を、パッド２の４隅と中央に
５個ずつ実装している。次に、ベアチップＩＣ１に実装
された各バンプ３を、基板５側のパッド４に押しつけ
て、ベアチップＩＣ１を基板５にフリップチップボンデ
ィングし、図１の状態が形成される。
【００１３】本実施の形態によれば、ベアチップＩＣ１
をフリップチップボンディングする際に、バンプ３が基
板５側のパッド４に押しつけられるが、ベアチップＩＣ
１の１個のパッド２には５個のバンプ３が実装されてい
るため、基板５側の１個のパッド４には５個のバンプ３
が押しつけられることになり、パッド４側の押圧点が５
点になって、押圧力がパッド４の５点に分散して、パッ
ド４に対する押圧力が１点に集中されることがなくな
り、パッド４の変形を防止することができる。これによ
り、バンプ３のパッド４に対する接合強度を向上できる
と共に、パッド４が変形して、その端部がベアチップＩ
Ｃ１に接触するなどの不良現象を無くすことができる。
をフリップチップボンディングする際に、バンプ３が基
板５側のパッド４に押しつけられるが、ベアチップＩＣ
１の１個のパッド２には５個のバンプ３が実装されてい
るため、基板５側の１個のパッド４には５個のバンプ３
が押しつけられることになり、パッド４側の押圧点が５
点になって、押圧力がパッド４の５点に分散して、パッ
ド４に対する押圧力が１点に集中されることがなくな
り、パッド４の変形を防止することができる。これによ
り、バンプ３のパッド４に対する接合強度を向上できる
と共に、パッド４が変形して、その端部がベアチップＩ
Ｃ１に接触するなどの不良現象を無くすことができる。
【００１４】又、特に本例では、１個のパッド２の４隅
と中央に５個のバンプ３が実装されているため、基板５
側のパッド４側の押圧点が対称に分散し、パッド４にか
かる押圧力に偏差がなくなるため、パッド４の変形を確
実に防ぐことができる。
と中央に５個のバンプ３が実装されているため、基板５
側のパッド４側の押圧点が対称に分散し、パッド４にか
かる押圧力に偏差がなくなるため、パッド４の変形を確
実に防ぐことができる。
【００１５】図４は本発明のベアチップＩＣのフリップ
チップボンディング方法の第２の実施の形態を説明する
平面図である。本例はベアチップＩＣ１の１個のパッド
２の対角線上で対向する２っの隅に２個のバンプ３が実
装されている。このため、図示されない基板側のパッド
の押圧点が２点になって、押圧力が分散することによ
り、基板側のパッドの変形を防止することができ、第１
の実施の形態と同様の効果がある。尚、図５の例はベア
チップＩＣ１の１個のパッド２に実装する２個のバンプ
３の配置方向を上段と下段で同一にした例で、同様の効
果がある。
チップボンディング方法の第２の実施の形態を説明する
平面図である。本例はベアチップＩＣ１の１個のパッド
２の対角線上で対向する２っの隅に２個のバンプ３が実
装されている。このため、図示されない基板側のパッド
の押圧点が２点になって、押圧力が分散することによ
り、基板側のパッドの変形を防止することができ、第１
の実施の形態と同様の効果がある。尚、図５の例はベア
チップＩＣ１の１個のパッド２に実装する２個のバンプ
３の配置方向を上段と下段で同一にした例で、同様の効
果がある。
【００１６】図６は本発明のベアチップＩＣのフリップ
チップボンディング方法の第３の実施の形態を説明する
平面図である。本例はベアチップＩＣ１の１個のパッド
２の４隅に４個のバンプ３が実装されている。このた
め、図示されない基板側のパッドの押圧点が４点になっ
て、押圧力が分散することにより、基板側のパッド４の
変形を防止することができ、第１の実施の形態と同様の
効果がある。
チップボンディング方法の第３の実施の形態を説明する
平面図である。本例はベアチップＩＣ１の１個のパッド
２の４隅に４個のバンプ３が実装されている。このた
め、図示されない基板側のパッドの押圧点が４点になっ
て、押圧力が分散することにより、基板側のパッド４の
変形を防止することができ、第１の実施の形態と同様の
効果がある。
【００１７】図７は本発明のベアチップＩＣのフリップ
チップボンディング方法の第４の実施の形態を説明する
平面図である。本例はベアチップＩＣ１の１個のパッド
２の対角線上の中央と２個の隅に３個のバンプ３が実装
されている。このため、図示されない基板側のパッドの
押圧点が３点になって、押圧力が分散することにより、
基板側のパッド４の変形を防止することができ、第１の
実施の形態と同様の効果がある。尚、図８の例はベアチ
ップＩＣ１の１個のパッド２に実装する３個のバンプ３
の配置方向を上段と下段で異なるようにした例で、同様
の効果がある。
チップボンディング方法の第４の実施の形態を説明する
平面図である。本例はベアチップＩＣ１の１個のパッド
２の対角線上の中央と２個の隅に３個のバンプ３が実装
されている。このため、図示されない基板側のパッドの
押圧点が３点になって、押圧力が分散することにより、
基板側のパッド４の変形を防止することができ、第１の
実施の形態と同様の効果がある。尚、図８の例はベアチ
ップＩＣ１の１個のパッド２に実装する３個のバンプ３
の配置方向を上段と下段で異なるようにした例で、同様
の効果がある。
【００１８】
【発明の効果】以上記述した如く本発明のベアチップＩ
Ｃのフリップチップボンディング方法によれば、不良現
象の発生を防止でき、且つバンプのパッドに対する接続
強度を向上させることができる。
Ｃのフリップチップボンディング方法によれば、不良現
象の発生を防止でき、且つバンプのパッドに対する接続
強度を向上させることができる。
【図１】本発明のベアチップＩＣのフリップチップボン
ディング方法の第１の実施の形態を説明する側面図。
ディング方法の第１の実施の形態を説明する側面図。
【図２】図１に示したベアチップＩＣの斜視図。
【図３】図２に示したベアチップＩＣの平面図。
【図４】本発明のベアチップＩＣのフリップチップボン
ディング方法の第２の実施の形態を説明する平面図。
ディング方法の第２の実施の形態を説明する平面図。
【図５】図４に示したベアチップＩＣのフリップチップ
ボンディング方法の一実施例を示した平面図。
ボンディング方法の一実施例を示した平面図。
【図６】本発明のベアチップＩＣのフリップチップボン
ディング方法の第３の実施の形態を説明する平面図。
ディング方法の第３の実施の形態を説明する平面図。
【図７】本発明のベアチップＩＣのフリップチップボン
ディング方法の第４の実施の形態を説明する平面図。
ディング方法の第４の実施の形態を説明する平面図。
【図８】図７に示したベアチップＩＣのフリップチップ
ボンディング方法の一実施例を示した平面図。
ボンディング方法の一実施例を示した平面図。
【図９】従来のベアチップＩＣにバンプを実装した状態
を示した平面図。
を示した平面図。
【図１０】図９に示したベアチップＩＣの平面図。
【図１１】図９に示したベアチップＩＣを基板に実装し
た状態を示した側面図。
た状態を示した側面図。
【図１２】図９に示した基板側のパッドの変形例を示し
た側面図。
た側面図。
１ ベアチップＩＣ ２、４ パッド ３ バンプ ５ 基板
Claims (3)
- 【請求項１】 ベアチップ側の複数のパッドの各パッド
に複数のバンプを実装した後、これらバンプを対応する
基板側のパッドに押しつけて、前記ベアチップをフリッ
プチップボンディングすることを特徴とするベアチップ
のフリップチップボンディング方法。 - 【請求項２】 前記基板はＴＡＢテープであることを特
徴とする請求項１記載のベアチップのフリップチップボ
ンディング方法。 - 【請求項３】 前記ベアチップ側の各パッドに実装され
るバンプの数は５個であることを特徴とする請求項１又
は２記載のベアチップのフリップチップボンディング方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8326521A JPH10173002A (ja) | 1996-12-06 | 1996-12-06 | ベアチップのフリップチップボンディング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8326521A JPH10173002A (ja) | 1996-12-06 | 1996-12-06 | ベアチップのフリップチップボンディング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10173002A true JPH10173002A (ja) | 1998-06-26 |
Family
ID=18188764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8326521A Withdrawn JPH10173002A (ja) | 1996-12-06 | 1996-12-06 | ベアチップのフリップチップボンディング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10173002A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112542442A (zh) * | 2020-12-25 | 2021-03-23 | 南京蓝洋智能科技有限公司 | 一种低成本多芯片高速高带宽互连结构 |
| CN113707633A (zh) * | 2021-08-31 | 2021-11-26 | 艾普柯微电子(江苏)有限公司 | 光电传感器及其制备方法 |
-
1996
- 1996-12-06 JP JP8326521A patent/JPH10173002A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112542442A (zh) * | 2020-12-25 | 2021-03-23 | 南京蓝洋智能科技有限公司 | 一种低成本多芯片高速高带宽互连结构 |
| CN113707633A (zh) * | 2021-08-31 | 2021-11-26 | 艾普柯微电子(江苏)有限公司 | 光电传感器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6933607B2 (en) | Semiconductor device with bumps on electrode pads oriented in given direction | |
| KR100220109B1 (ko) | 테이프 자동접합 내부 리이드 접합방법 | |
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| US7674702B1 (en) | Solder bump formation in electronics packaging | |
| JPH1012676A (ja) | 半導体装置 | |
| JP3184014B2 (ja) | 半導体装置 | |
| JPH10173002A (ja) | ベアチップのフリップチップボンディング方法 | |
| JP2001148401A (ja) | 半導体装置およびその製造方法 | |
| JP2674536B2 (ja) | チップキャリア半導体装置及びその製造方法 | |
| JPH10233401A (ja) | 半導体装置 | |
| JP3752829B2 (ja) | 液晶表示パネルと半導体チップとの接合方法 | |
| JP3550057B2 (ja) | テープフィルム及び半導体パッケージ | |
| JPH07273146A (ja) | 半導体装置の実装方法 | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH10321667A (ja) | 半導体装置 | |
| JP3779485B2 (ja) | 半導体装置の製造方法 | |
| JP2541005B2 (ja) | 半導体素子の実装構造 | |
| KR100716868B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| JPH06326107A (ja) | 半導体素子 | |
| JPH1187898A (ja) | チップ実装用配線板 | |
| JPH11121542A (ja) | 半導体チップ及びｔａｂテープ | |
| JPH0758247A (ja) | 半導体パッケージ | |
| JP3877648B2 (ja) | テープキャリアおよびそれを用いたテープキャリアパッケージの製造方法 | |
| JPH0786330A (ja) | 半導体装置及び半導体装置の実装方法 | |
| JPH11233543A (ja) | バンプの形成方法及びバンプ付き電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040302 |