JPH10187596A - システムバス最適化方式 - Google Patents
システムバス最適化方式Info
- Publication number
- JPH10187596A JPH10187596A JP35496896A JP35496896A JPH10187596A JP H10187596 A JPH10187596 A JP H10187596A JP 35496896 A JP35496896 A JP 35496896A JP 35496896 A JP35496896 A JP 35496896A JP H10187596 A JPH10187596 A JP H10187596A
- Authority
- JP
- Japan
- Prior art keywords
- input
- bus
- output
- local memory
- main storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】複数の入出力装置がバス接続装置を介して接続
された装置において、入出力装置がＩ／Ｏバスを介して
主記憶装置にアクセスする場合、システムバスサイクル
の起動を必要とするために中央処理装置が主記憶装置に
アクセスするためのシステムバスサイクルが待たされる
ということを減少させることによって、性能の向上を達
成するデータ転送装置の提供。 【解決手段】中央処理装置、及び主記憶装置が接続する
システムバスと、１又は複数の入出力装置が接続する入
出力バスと、を接続するバス接続装置が、前記主記憶装
置の一部のメモリ空間として機能するローカルメモリを
備えると共に、データ転送を制御する手段と、前記ロー
カルメモリに対する前記システムバス側からのアクセス
と前記入出力バス側からのアクセスの調停を行う手段を
備える。
された装置において、入出力装置がＩ／Ｏバスを介して
主記憶装置にアクセスする場合、システムバスサイクル
の起動を必要とするために中央処理装置が主記憶装置に
アクセスするためのシステムバスサイクルが待たされる
ということを減少させることによって、性能の向上を達
成するデータ転送装置の提供。 【解決手段】中央処理装置、及び主記憶装置が接続する
システムバスと、１又は複数の入出力装置が接続する入
出力バスと、を接続するバス接続装置が、前記主記憶装
置の一部のメモリ空間として機能するローカルメモリを
備えると共に、データ転送を制御する手段と、前記ロー
カルメモリに対する前記システムバス側からのアクセス
と前記入出力バス側からのアクセスの調停を行う手段を
備える。
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理システム
のデータ転送方式に関し、特に複数の入出力装置をバス
接続装置を介して接続しデータ転送を行うデータ転送方
式に関する。
のデータ転送方式に関し、特に複数の入出力装置をバス
接続装置を介して接続しデータ転送を行うデータ転送方
式に関する。
【０００２】
【従来の技術】複数の入出力装置が入出力バスを介して
バス接続装置に接続され、このバス接続装置がシシテム
バスに接続されて構成される従来のデータ転送方式にお
いて、入出力装置は、［Ｉ／Ｏ（入出力）バス］−［バ
ス接続装置］−［システムバス］、を介して主記憶装置
にアクセスする。
バス接続装置に接続され、このバス接続装置がシシテム
バスに接続されて構成される従来のデータ転送方式にお
いて、入出力装置は、［Ｉ／Ｏ（入出力）バス］−［バ
ス接続装置］−［システムバス］、を介して主記憶装置
にアクセスする。
【０００３】この時、入出力装置から主記憶装置へのア
クセスが頻繁に発生した場合、システムバスに負荷がか
かり、中央処理装置が主記憶装置にアクセスするための
サイクルが待たされることになり、システムの処理性能
が低下する。
クセスが頻繁に発生した場合、システムバスに負荷がか
かり、中央処理装置が主記憶装置にアクセスするための
サイクルが待たされることになり、システムの処理性能
が低下する。
【０００４】このようなシステム性能の低下を回避する
ための従来方式として、例えば特開昭６２−２６６６３
９号公報には、入出力装置（Ｉ／Ｏ用デバイス）にロー
カルメモリを備え、このローカルメモリに対するアクセ
スを専用の制御線によって制御し、入出力装置がローカ
ルメモリにアクセスする時システムバスに負荷をかけな
いようにした入出力デバイスにインタフェース回路が提
案されている。
ための従来方式として、例えば特開昭６２−２６６６３
９号公報には、入出力装置（Ｉ／Ｏ用デバイス）にロー
カルメモリを備え、このローカルメモリに対するアクセ
スを専用の制御線によって制御し、入出力装置がローカ
ルメモリにアクセスする時システムバスに負荷をかけな
いようにした入出力デバイスにインタフェース回路が提
案されている。
【０００５】また、例えば特開昭６３−５４６６号公報
には、各入出力装置を、ローカルメモリを有したローカ
ルバス−ローカルバス占有権決定回路を介してシステム
バス（マイクロプロセッサバス）に接続することによっ
て、入出力装置がローカルメモリにアクセスする時、シ
ステムバスに負荷をかけないようにしたマイクロプロセ
ッサシステムが提案されている。
には、各入出力装置を、ローカルメモリを有したローカ
ルバス−ローカルバス占有権決定回路を介してシステム
バス（マイクロプロセッサバス）に接続することによっ
て、入出力装置がローカルメモリにアクセスする時、シ
ステムバスに負荷をかけないようにしたマイクロプロセ
ッサシステムが提案されている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
た従来方式は下記記載の問題点を有している。
た従来方式は下記記載の問題点を有している。
【０００７】（１）第１の問題点は、複数の入出力装置
がバス接続装置を介して接続された装置において、入出
力装置がＩ／Ｏバス−バス接続装置−システムバスを介
して主記憶装置にアクセスする場合、システムバスサイ
クルの起動を必要とするため、中央処理装置が主記憶装
置にアクセスするためのシステムバスサイクルが待た
れ、システムの処理性能が低下する、ということであ
る。
がバス接続装置を介して接続された装置において、入出
力装置がＩ／Ｏバス−バス接続装置−システムバスを介
して主記憶装置にアクセスする場合、システムバスサイ
クルの起動を必要とするため、中央処理装置が主記憶装
置にアクセスするためのシステムバスサイクルが待た
れ、システムの処理性能が低下する、ということであ
る。
【０００８】その理由は、入出力装置から主記憶装置へ
のアクセスが頻繁に発生した場合、システムバスに負荷
がかかり、中央処理装置が主記憶装置にアクセスするた
めのサイクルが待たされることにより、システムの処理
性能が低下するためである。
のアクセスが頻繁に発生した場合、システムバスに負荷
がかかり、中央処理装置が主記憶装置にアクセスするた
めのサイクルが待たされることにより、システムの処理
性能が低下するためである。
【０００９】（２）第２の問題点は、上記特開昭６２−
２６６６３９号公報に提案されている構成では、システ
ム固有の制御信号をサポートする必要があり、汎用の入
出力装置を接続できない、ということである。
２６６６３９号公報に提案されている構成では、システ
ム固有の制御信号をサポートする必要があり、汎用の入
出力装置を接続できない、ということである。
【００１０】その理由は、システム固有の制御信号（Ｃ
ｎ１）によって制御されるため、この制御信号をサポー
トする入出力装置が必要とされている、ためである。
ｎ１）によって制御されるため、この制御信号をサポー
トする入出力装置が必要とされている、ためである。
【００１１】（３）第３の問題点は、上記特開昭６３−
５４６６号公報に提案されている構成では、接続する入
出力装置の増大に伴いハードウェア規模が増大する、と
いうことである。
５４６６号公報に提案されている構成では、接続する入
出力装置の増大に伴いハードウェア規模が増大する、と
いうことである。
【００１２】その理由は、各々の入出力装置毎にローカ
ルメモリ及びローカルバス占有権決定回路が必要とされ
ており、入出力装置を多数接続する場合、ローカルメモ
リ及びローカルバス占有権決定回路を構成するハードウ
ェア規模が増大する、ことによる。
ルメモリ及びローカルバス占有権決定回路が必要とされ
ており、入出力装置を多数接続する場合、ローカルメモ
リ及びローカルバス占有権決定回路を構成するハードウ
ェア規模が増大する、ことによる。
【００１３】また、入出力装置は、オプションとなる
が、入出力装置の最大構成分のローカルメモリ及びロー
カルバス占有権決定回路が標準で必要となり、入出力装
置の構成によっては、ローカルメモリ及びローカルバス
占有権決定回路が無駄なハードウェアとなる。
が、入出力装置の最大構成分のローカルメモリ及びロー
カルバス占有権決定回路が標準で必要となり、入出力装
置の構成によっては、ローカルメモリ及びローカルバス
占有権決定回路が無駄なハードウェアとなる。
【００１４】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、複数の入出力装
置がバス接続装置を介して接続された装置において、入
出力装置がＩ／Ｏバスを介して主記憶装置にアクセスす
る場合、システムバスサイクルの起動を必要とするため
に中央処理装置が主記憶装置にアクセスするためのシス
テムバスサイクルが待たされるということを低減させる
ことによって、性能の向上を図るようにしたデータ転送
装置を提供することにある。
てなされたものであって、その目的は、複数の入出力装
置がバス接続装置を介して接続された装置において、入
出力装置がＩ／Ｏバスを介して主記憶装置にアクセスす
る場合、システムバスサイクルの起動を必要とするため
に中央処理装置が主記憶装置にアクセスするためのシス
テムバスサイクルが待たされるということを低減させる
ことによって、性能の向上を図るようにしたデータ転送
装置を提供することにある。
【００１５】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、中央処理装置、及び主記憶装置が接続す
るシステムバスと、１又は複数の入出力装置が接続する
入出力バスと、の間に接続され、これらのバス間のデー
タ転送を制御するバス接続装置において、前記主記憶装
置の一部のメモリ空間として機能するローカルメモリ
と、前記ローカルメモリに対する前記システムバス側か
らのアクセスと前記入出力バス側からのアクセスの調停
を行う手段と、を含むことを特徴とする。
め、本発明は、中央処理装置、及び主記憶装置が接続す
るシステムバスと、１又は複数の入出力装置が接続する
入出力バスと、の間に接続され、これらのバス間のデー
タ転送を制御するバス接続装置において、前記主記憶装
置の一部のメモリ空間として機能するローカルメモリ
と、前記ローカルメモリに対する前記システムバス側か
らのアクセスと前記入出力バス側からのアクセスの調停
を行う手段と、を含むことを特徴とする。
【００１６】また本発明は、システムバスの接続された
中央処理装置、主記憶装置、及びバス接続装置と、前記
バス接続装置の接続された入出力バス（Ｉ／Ｏバス）
と、前記入出力バスに接続された複数の入出力装置と、
を含むシステムにおいて、前記バス接続装置は、前記シ
ステムバスと前記入出力バス間のデータ転送を制御する
と共に、前記主記憶装置の一部のメモリとして機能する
ローカルメモリと、前記ローカルメモリのシステムバス
からのアクセスと入出力バスからのアクセスの調停を行
うローカルメモリ調停手段と、を備え、前記主記憶装置
と前記入出力装置間のデータ転送については、前記バス
接続装置内の前記ローカルメモリを介して行う、ことを
特徴とする。
中央処理装置、主記憶装置、及びバス接続装置と、前記
バス接続装置の接続された入出力バス（Ｉ／Ｏバス）
と、前記入出力バスに接続された複数の入出力装置と、
を含むシステムにおいて、前記バス接続装置は、前記シ
ステムバスと前記入出力バス間のデータ転送を制御する
と共に、前記主記憶装置の一部のメモリとして機能する
ローカルメモリと、前記ローカルメモリのシステムバス
からのアクセスと入出力バスからのアクセスの調停を行
うローカルメモリ調停手段と、を備え、前記主記憶装置
と前記入出力装置間のデータ転送については、前記バス
接続装置内の前記ローカルメモリを介して行う、ことを
特徴とする。
【００１７】また、本発明は、中央処理装置、主記憶装
置、及びバス接続装置が接続されるシステムバスと、１
又は複数の入出力装置が接続される入出力バスと、を接
続するバス接続装置が、前記主記憶装置の一部のメモリ
空間として機能するローカルメモリを備えると共に、デ
ータ転送を制御する手段と、前記ローカルメモリに対す
る前記システムバス側からのアクセスと前記入出力バス
側からのアクセスの調停を行う手段を備えたことを特徴
とする。
置、及びバス接続装置が接続されるシステムバスと、１
又は複数の入出力装置が接続される入出力バスと、を接
続するバス接続装置が、前記主記憶装置の一部のメモリ
空間として機能するローカルメモリを備えると共に、デ
ータ転送を制御する手段と、前記ローカルメモリに対す
る前記システムバス側からのアクセスと前記入出力バス
側からのアクセスの調停を行う手段を備えたことを特徴
とする。
【００１８】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明は、その好ましい実施の形態におい
て、システムバス（図１の５０）に接続された中央処理
装置（図１の１０）、主記憶装置（図１の２０）、及び
バス接続装置（図１の３０）と、バス接続装置（図１の
３０）に接続された入出力バス（Ｉ／Ｏバス）（図１の
６０）と、入出力バスに接続された複数の入出力装置
（図１の４１〜４６）と、を含み、バス接続装置（図１
の３０）は、システムバスと入出力バス間のデータ転送
を制御する他に、主記憶装置の一部のメモリとして機能
するローカルメモリ（図１の３１）と、ローカルメモリ
（図１の３１）のシステムバス（図１の５０）側からの
アクセスと入出力バス（図１の６０）側からのアクセス
の調停を行うローカルメモリ調停手段（図１の３２）を
有し、主記憶装置（図１の１０）と入出力装置（図１の
４１〜４６）間のデータ転送については、バス接続装置
内のローカルメモリ（図１の３１）を介して行う。
に説明する。本発明は、その好ましい実施の形態におい
て、システムバス（図１の５０）に接続された中央処理
装置（図１の１０）、主記憶装置（図１の２０）、及び
バス接続装置（図１の３０）と、バス接続装置（図１の
３０）に接続された入出力バス（Ｉ／Ｏバス）（図１の
６０）と、入出力バスに接続された複数の入出力装置
（図１の４１〜４６）と、を含み、バス接続装置（図１
の３０）は、システムバスと入出力バス間のデータ転送
を制御する他に、主記憶装置の一部のメモリとして機能
するローカルメモリ（図１の３１）と、ローカルメモリ
（図１の３１）のシステムバス（図１の５０）側からの
アクセスと入出力バス（図１の６０）側からのアクセス
の調停を行うローカルメモリ調停手段（図１の３２）を
有し、主記憶装置（図１の１０）と入出力装置（図１の
４１〜４６）間のデータ転送については、バス接続装置
内のローカルメモリ（図１の３１）を介して行う。
【００１９】このように、本発明の実施の形態において
は、バス接続装置内に主記憶部の一部の主記憶機能（ロ
ーカルメモリ）とローカルメモリアクセス調停手段を持
つことによって、Ｉ／Ｏバスに接続された入出力装置が
主記憶装置へアクセスする際にシステムバスサイクルの
起動を必要とせず、システムバスの負荷を軽減し、シス
テム性能を向上させるようにしたものである。
は、バス接続装置内に主記憶部の一部の主記憶機能（ロ
ーカルメモリ）とローカルメモリアクセス調停手段を持
つことによって、Ｉ／Ｏバスに接続された入出力装置が
主記憶装置へアクセスする際にシステムバスサイクルの
起動を必要とせず、システムバスの負荷を軽減し、シス
テム性能を向上させるようにしたものである。
【００２０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例を示すブロック図
である。図１を参照すると、本発明の一実施例は、中央
処理装置１０と、主記憶装置２０と、バス接続装置３０
と、複数の入出力装置４１〜４６と、を備えている。
て説明する。図１は本発明の一実施例を示すブロック図
である。図１を参照すると、本発明の一実施例は、中央
処理装置１０と、主記憶装置２０と、バス接続装置３０
と、複数の入出力装置４１〜４６と、を備えている。
【００２１】中央処理装置１０は、演算処理を行う装置
であり、主記憶装置２０に格納されたマイクロ命令を順
次読み込んで実行する。また、中央処理装置１０は、あ
る入出力装置４１〜４６に対して入出力処理を行うと
き、入出力命令を主記憶装置２０に格納し、入出力装置
に対して入出力命令を発行する。
であり、主記憶装置２０に格納されたマイクロ命令を順
次読み込んで実行する。また、中央処理装置１０は、あ
る入出力装置４１〜４６に対して入出力処理を行うと
き、入出力命令を主記憶装置２０に格納し、入出力装置
に対して入出力命令を発行する。
【００２２】主記憶装置２０、中央処理装置１０、及び
バス接続装置３０は、システムバス５０に接続されてお
り、主記憶装置２０は、中央処理装置１０及びバス接続
装置３０からのデータ読み込み要求に従いデータを送出
し、中央処理装置１０及びバス接続装置３０からのデー
タ書き込み要求に従いデータを保持する。
バス接続装置３０は、システムバス５０に接続されてお
り、主記憶装置２０は、中央処理装置１０及びバス接続
装置３０からのデータ読み込み要求に従いデータを送出
し、中央処理装置１０及びバス接続装置３０からのデー
タ書き込み要求に従いデータを保持する。
【００２３】バス接続装置３０は、中央処理装置１０、
主記憶装置２０にシステムバス５０を介して接続される
と共に、入出力装置４１〜４６には、Ｉ／Ｏ（入出力）
バス６０と介して接続される。バス接続装置３０は、主
記憶装置２０のメモリ機能の一部をなすローカルメモリ
３１を自装置内に有し、またローカルメモリ３１に対す
る中央処理装置１０及び入出力装置４１〜４６からのア
クセスを調停する機能を具備したローカルメモリアクセ
ス調停部３２を有する。
主記憶装置２０にシステムバス５０を介して接続される
と共に、入出力装置４１〜４６には、Ｉ／Ｏ（入出力）
バス６０と介して接続される。バス接続装置３０は、主
記憶装置２０のメモリ機能の一部をなすローカルメモリ
３１を自装置内に有し、またローカルメモリ３１に対す
る中央処理装置１０及び入出力装置４１〜４６からのア
クセスを調停する機能を具備したローカルメモリアクセ
ス調停部３２を有する。
【００２４】このローカルメモリ３１は、主記憶装置の
一部のメモリ空間を実現している。
一部のメモリ空間を実現している。
【００２５】本発明の実施例では、ローカルメモリアク
セス調停部３２は、ローカルメモリ３１に対する中央処
理装置１０と入出力装置４１〜４６からのアクセスが競
合した場合には、中央処理装置１０からのアクセスを優
先して調停する。
セス調停部３２は、ローカルメモリ３１に対する中央処
理装置１０と入出力装置４１〜４６からのアクセスが競
合した場合には、中央処理装置１０からのアクセスを優
先して調停する。
【００２６】次に、本発明の実施例の動作について、図
１を参照して説明する。
１を参照して説明する。
【００２７】中央処理装置１０が入出力装置４１に対し
て、入出力命令を発行する場合、バス接続装置３０内の
ローカルメモリ３１に入出力命令プログラムを格納し、
入出力装置４１に対して、入出力命令を発行する。
て、入出力命令を発行する場合、バス接続装置３０内の
ローカルメモリ３１に入出力命令プログラムを格納し、
入出力装置４１に対して、入出力命令を発行する。
【００２８】入出力装置４１は、中央処理装置１０から
入出力命令が発行されると、バス接続装置３０内のロー
カルメモリ３１から入出力命令プログラムを読み込み、
入出力命令を実行する。
入出力命令が発行されると、バス接続装置３０内のロー
カルメモリ３１から入出力命令プログラムを読み込み、
入出力命令を実行する。
【００２９】そして入出力装置４１は、入出力命令の実
行結果を、バス接続装置３０内のローカルメモリ３１に
格納し、入出力命令の終了を割込みによって、中央処理
装置１０に通知する。
行結果を、バス接続装置３０内のローカルメモリ３１に
格納し、入出力命令の終了を割込みによって、中央処理
装置１０に通知する。
【００３０】中央処理装置１０は、入出力装置４１から
の割込みを受け付けると、入出力結果をバス接続装置３
０内のローカルメモリ３１から読み込む。
の割込みを受け付けると、入出力結果をバス接続装置３
０内のローカルメモリ３１から読み込む。
【００３１】このように、本発明の実施例においては、
入出力装置４１が、バス接続装置３０内のローカルメモ
リ３１に対する入出力命令の読み込み時、及び入出力結
果の書き込み時において、システムバス５０が占有され
ることはなく、このため中央処理装置１０によるマイク
ロプログラムの実行が中断されることがない。
入出力装置４１が、バス接続装置３０内のローカルメモ
リ３１に対する入出力命令の読み込み時、及び入出力結
果の書き込み時において、システムバス５０が占有され
ることはなく、このため中央処理装置１０によるマイク
ロプログラムの実行が中断されることがない。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
入出力装置が主記憶装置にアクセスする時もシスムバス
サイクルの起動を必要とせず、中央処理装置が主記憶装
置にアクセスするためのシステムバスサイクルが待たさ
れることが減少し、システム性能を向上する、という効
果を奏する。
入出力装置が主記憶装置にアクセスする時もシスムバス
サイクルの起動を必要とせず、中央処理装置が主記憶装
置にアクセスするためのシステムバスサイクルが待たさ
れることが減少し、システム性能を向上する、という効
果を奏する。
【００３３】その理由は、本発明においては、バス接続
装置内に主記憶部の一部の主記憶機能（ローカルメモ
リ）とローカルメモリアクセス調停部を具備したことよ
り、Ｉ／Ｏバスに接続された入出力装置が主記憶装置へ
アクセスする際に、システムバスサイクルの起動を不要
としたことによる。
装置内に主記憶部の一部の主記憶機能（ローカルメモ
リ）とローカルメモリアクセス調停部を具備したことよ
り、Ｉ／Ｏバスに接続された入出力装置が主記憶装置へ
アクセスする際に、システムバスサイクルの起動を不要
としたことによる。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
１０ 中央処理装置 ２０ 主記憶装置 ３０ バス接続装置 ３１ ローカルメモリ部 ３２ ローカルメモリアクセス調停部 ４０〜４６ 入出力装置 ５０ システムバス ６０ Ｉ／Ｏバス
Claims (4)
- 【請求項１】中央処理装置、及び主記憶装置が接続する
システムバスと、１又は複数の入出力装置が接続する入
出力バスと、の間に接続され、これらのバス間のデータ
転送を制御するバス接続装置において、 前記主記憶装置の一部のメモリ空間として機能するロー
カルメモリと、 前記ローカルメモリに対する前記システムバス側からの
アクセスと前記入出力バス側からのアクセスの調停を行
う手段と、 を含むことを特徴とする、バス接続装置。 - 【請求項２】中央処理装置、主記憶装置、及びバス接続
装置がシステムバスに接続され、複数の入出力装置が入
出力バスを介して前記バス接続装置に接続されてなるシ
ステムにおいて、 前記バス接続装置は、前記システムバスと前記入出力バ
ス間のデータ転送を制御すると共に、更に、 前記主記憶装置の一部のメモリとして機能するローカル
メモリと、 前記ローカルメモリの前記システムバスからのアクセス
と前記入出力バスからのアクセスの調停を行うローカル
メモリ調停手段と、 を備え、 前記主記憶装置と前記入出力装置間のデータ転送につい
ては、前記バス接続装置内の前記ローカルメモリを介し
て行う、 ことを特徴とするデータ転送方式。 - 【請求項３】前記バス接続装置における前記ローカルメ
モリが、前記主記憶装置の一部のメモリ空間として機能
し、 前記中央処理装置が前記入出力装置に対して入出力依頼
を発行する際に、前記中央処理装置は、入出力命令を前
記バス接続装置の前記ローカルメモリに書き込み、 前記入出力装置は、前記入出力バスを介して、前記バス
接続装置の前記ローカルメモリに書き込まれた前記入出
力命令を読み出し、入出力動作を実行する、ことを特徴
とする請求項２記載のデータ転送方式。 - 【請求項４】前記入出力装置が入出力処理完了時、入出
力実行結果を前記入出力バスを介して前記バス接続装置
の前記ローカルメモリに書き込むと共に、前記中央処理
装置には入出力完了を割込みで通知し、前記中央処理装
置は前記バス接続装置の前記ローカルメモリから前記入
出力実行結果を読み出す、ことを特徴とする請求項３記
載のデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35496896A JPH10187596A (ja) | 1996-12-20 | 1996-12-20 | システムバス最適化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35496896A JPH10187596A (ja) | 1996-12-20 | 1996-12-20 | システムバス最適化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10187596A true JPH10187596A (ja) | 1998-07-21 |
Family
ID=18441094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35496896A Pending JPH10187596A (ja) | 1996-12-20 | 1996-12-20 | システムバス最適化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10187596A (ja) |
-
1996
- 1996-12-20 JP JP35496896A patent/JPH10187596A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3524110B2 (ja) | マイクロコンピュータシステム | |
| JP5578713B2 (ja) | 情報処理装置 | |
| JPH0635849A (ja) | バスの使用を制御する方法及びコンピュータ・システム | |
| JPH0530112A (ja) | デイジタル信号処理システムの制御方法 | |
| JP2006268753A (ja) | Ｄｍａ回路及びコンピュータシステム | |
| JP2002163228A (ja) | 多重コアｄｓｐ装置のための外部バス裁定技術 | |
| JP3531368B2 (ja) | コンピュータシステム及びバス間制御回路 | |
| JPH10187596A (ja) | システムバス最適化方式 | |
| US7877533B2 (en) | Bus system, bus slave and bus control method | |
| JPH0736704A (ja) | プログラムダウンロード方式 | |
| JPH1185673A (ja) | 共有バスの制御方法とその装置 | |
| JPH02143363A (ja) | マルチプロセッサ装置における共通メモリ制御方法 | |
| JPH09218859A (ja) | マルチプロセッサ制御システム | |
| JP3943302B2 (ja) | プログラマブルコントローラ | |
| JPH08115272A (ja) | データ処理システムにおける遠隔再試行方法及び装置 | |
| JP3211264B2 (ja) | 外部バス制御方式 | |
| JPH08123725A (ja) | ライトバック式キャッシュシステム | |
| JPH1139266A (ja) | マルチプロセッサ装置 | |
| JPS60263395A (ja) | マイクロ・プロセツサ | |
| JPS61165172A (ja) | メモリアクセス制御方式 | |
| JPH11338774A (ja) | 情報処理装置及びそのシステムバス最適化方法並びにその制御プログラムを記録した記録媒体 | |
| JPH0666060B2 (ja) | バス優先権制御方式 | |
| JPH0744487A (ja) | マルチプロセッサシステム | |
| JP2001306542A (ja) | マルチプロセッサシステム | |
| JPH09305536A (ja) | バス転送方法及びそのための情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990525 |