JPH10187995A - 領域をラベル付けする方法及び装置 - Google Patents

領域をラベル付けする方法及び装置

Info

Publication number
JPH10187995A
JPH10187995A JP9340218A JP34021897A JPH10187995A JP H10187995 A JPH10187995 A JP H10187995A JP 9340218 A JP9340218 A JP 9340218A JP 34021897 A JP34021897 A JP 34021897A JP H10187995 A JPH10187995 A JP H10187995A
Authority
JP
Japan
Prior art keywords
segment
line
memory
found
current line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9340218A
Other languages
English (en)
Inventor
Frederic Rivoallon
リヴォアロン フレデリク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vantiva SA
Original Assignee
Thomson Multimedia SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Multimedia SA filed Critical Thomson Multimedia SA
Publication of JPH10187995A publication Critical patent/JPH10187995A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/0006Industrial image inspection using a design-rule based approach
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/10Segmentation; Edge detection
    • G06T7/11Region-based segmentation
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10016Video; Image sequence
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Abstract

(57)【要約】 【課題】 少ない数の計算でメモリへの多重アクセスを
必要とせず、高い性能で非常に小さな面積のゾーンを処
理する、領域をラベル付けする方法及び装置を提供する
ことを目的とする。 【解決手段】 領域はラインの部分である画像中のセグ
メントの隣接によって定義される。ライン走査の間、方
法は、セグメントが前のラインのセグメントに接続され
ていない場合、現在のライン上で見出される夫々のセグ
メントに対してラベルをインクリメントし、割り当て、
セグメントに接続されている場合、前のラインのセグメ
ントと同じラベルを割り当て、前のラインの1つ以上の
セグメントに接続されている場合、それが接続される前
のラインの最初のセグメントと同じラベルを割り当て、
上記前のラインの1つ以上のセグメントに接続されてい
る場合、現在のラインの同一のセグメントに接続される
連続したセグメントのラベルの間の関係を記憶する。本
発明は画像処理の分野に適用される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は画像処理に関し、更
に特定的には画像の中の予め決定されたゾーンのラベル
付けに関する。
【0002】
【従来の技術】この種類の動作は例えば、ビデオデータ
の処理のため、即ち領域のセグメント化又は抽出による
画像ゾーンの識別のために使用される。本発明は、ビデ
オカメラから生ずる対象の画像から、例えば対象中の異
常を決定するための工業的な検査の分野に適用されう
る。この検査は所与のモデルとの比較、又はゾーン表面
評価を含みうる。異常は識別され、特定領域として抽出
される。異常は大きさと領域の数とに依存して大きい、
又は小さいと見なされる。対象又は検査された構成部品
は、これらの基準に基づき排除されるかどうかが決定さ
れる。
【0003】ラベル付け動作は、夫々のグレーレベルが
ゾーン番号に対応するグレー画像を獲得することからな
る。
【0004】
【発明が解決しようとする課題】工業制御型の使用で
は、そのような画像処理は略リアルタイム又は少なくと
も非常に高速の動作を必要とする。処理は欠陥の検出、
即ち非常に小さな面積のゾーンの処理に対して高い性能
を有さねばならない。既知の方法及び装置は、かなりの
数の計算とメモリへの多重アクセスとを必要とする複雑
なアルゴリズムの使用のため、概して実施が不適切且つ
冗長であった。これは特に処理が画素レベルで実行され
るときに当てはまる。
【0005】
【課題を解決するための手段】本発明は、上述の欠点を
克服することを目的とする。そのため、本発明は、画像
のラインの部分であるセグメントの隣接によって定義さ
れるビデオ画像の領域をラベル付けする方法であって、
画像のライン走査の間、夫々のセグメントが前のライン
のどのセグメントとも接続されていない場合、現在のラ
イン上で見出された夫々のセグメントに対してラベルを
割り当てることを特徴とする方法を提供する。このセグ
メントに接続されている場合、前のラインのセグメント
に割り当てられたラベルと同じラベルを割り当てる。現
在のライン上で見出されたセグメントが前のラインの1
つ以上のセグメントに接続されている場合、現在のライ
ン上の各セグメントに対して現在のライン上のセグメン
トが接続されている前のラインのセグメントのうちの最
初のセグメントに割り当てられたラベルと同じラベルを
割り当て、上記の現在のライン上で見出されたセグメン
トが前のラインの1つ以上のセグメントに接続されてい
る場合、現在のラインの同一のセグメントに接続される
前のラインの接続したセグメントのラベル間の関係を記
憶する。
【0006】本発明はまた上述の方法を実施する装置を
提供する。
【0007】
【発明の実施の形態】本発明の他の特徴及び利点は、非
制限的な例により添付の図面を参照して以下の説明によ
って明らかとなろう。図1は本発明による装置を示す図
である。装置の入力はセグメントカウンタ1の入力であ
る。セグメントカウンタ1の出力はFIFOメモリ2の
入力と、CMSと称される比較、記憶及びシーケンシン
グ回路6とに結合される。FIFOメモリ2の出力は第
1のマルティプレクサ5の第1の入力と、CMS回路6
の第2の入力とに結合される。CMS回路6の第1の出
力はマルティプレクサ5の第2の入力に結合される。第
1のマルティプレクサ5の第1及び第2の出力は夫々メ
モリ3のアドレスバスと、メモリ4のアドレスバスとに
結合される。A及びBとも示されているこれらの2つの
メモリは接続性メモリと称される。
【0008】CMS回路6の第2の出力はゾーンカウン
タ7に接続され、ゾーンカウンタ7の出力は第2のマル
ティプレクサ9の第1の入力に結合される。接続性メモ
リのデータバスは夫々第1の双方向マルティプレクサ8
の2つの入力/出力に結合される。第1の双方向マルテ
ィプレクサ8の出力は、画像記憶メモリ10と、第2の
マルティプレクサ9の第2の入力と、CMS回路6の第
3の入力とに結合される。この双方向マルティプレクサ
8の入力は第2のマルティプレクサ9の出力に結合され
る。CMS回路6の第3及び第4の出力は夫々、第2の
双方向マルティプレクサ12の第1の入力と、第3の双
方向マルティプレクサ13の第1の入力とに結合され
る。
【0009】第3の双方向マルティプレクサ13の出力
はシノニムメモリ11のアドレスバスに結合され、第2
の双方向マルティプレクサ12のメモリ側の入力/出力
はシノニムメモリ11のデータバスに結合される。第3
の双方向マルティプレクサ13の第2の入力は画像記憶
メモリ10の出力で発生し、第3の入力は図示されてい
ない中央処理装置又はCPU回路で発生する。第2の双
方向マルティプレクサ12の入力/出力は同様にCPU
回路に結合され、第2の双方向マルティプレクサ12の
出力は装置の出力に相当する。
【0010】装置の入力に送られる情報アイテムはバイ
ナリのアイテムであり、画像の背景は例えばゼロ(ze
ro)値に対応し、関連する要素又は画像の中で識別さ
れるべきものは1(unit)値に対応する。これらの
アイテムは、輝度情報、光度情報等に関するビデオ画像
の「閾値処理」といった既知の処理操作によって獲得さ
れる。
【0011】以下、ライン上の1値を有するピクセルの
連続はセグメントと称される。従ってセグメントはゼロ
値を有する2つのピクセルによって区切られ、セグメン
トの長さは1ピクセル乃至1ラインの間で可変である。
アイテムはライン毎にピクセル当たり1ビットで、その
様々な機能が以下説明されるプログラム可能な論理回路
の入力である装置の入力上に受け取られる。
【0012】これらのアイテムは、ゼロ値の後に現れ
る、又はラインの最初に現れる1のビットを受け取るた
びにインクリメントされるカウンタ1の入力へ送られ
る。このカウンタは、各ラインの開始と共に初期化され
るライン内番号付けカウンタ又はセグメントカウンタで
ある。カウンタのクロック入力は、概して比較として以
下説明される記憶及びシーケンシング回路である、以下
説明される様々な回路に対しても供給するプログラム可
能な論理回路のクロック入力である。
【0013】このクロックは例えば40MHzの周波数
である。カウンタの出力で得られる値は、画像ラインに
対応するセグメント番号を記憶するFIFOメモリ2
へ、ピクセルレートで送られる。このメモリは、第1の
マルティプレクサ5を通じてマッチアップテーブルとも
称される接続性メモリ3又は4のデータバスを通じて、
またCMS6と称される比較、記憶及びシーケンシング
回路の入力へ同時に送るために、入力として受けられた
アイテムを1ライン周期だけ遅延させることを目的とす
る。
【0014】マッチアップテーブルは2つのメモリ3及
び4からなる。CMS回路6の比較器はセグメントカウ
ンタの出力で得られるアイテムと、FIFOメモリの出
力で発生するアイテムとを比較する。換言すれば、現在
のラインのピクセルに割り当てられた番号と、上のライ
ン(前のラインとも称される)の対応するピクセルに割
り当てられた番号とを比較する。現在のラインの完全な
セグメントに対応する全てのアイテムを入力した後、C
MS回路6は、このセグメントが前のラインの少なくと
も1つのセグメントと一致するかどうか、即ち2つのラ
インが重ね合わされたときに、重複又は包含が存在する
かどうかをチェックする。
【0015】否定的な場合、即ち現在のラインのセグメ
ントの全てのピクセルに対して前のラインのゼロ値が一
致される場合、CMS回路の出力としてインクリメント
信号がゾーンカウンタ7へ送られる。以下、マッチアッ
プテーブルの動作について説明する。2つのメモリA及
びBはフリップフロップ装置として設けられている。1
つのメモリが書込み用であるとき、他のメモリは読出し
用であり、またその逆でありうる。
【0016】装置の動作の状態1に相当する、現在のラ
インのセグメントに関するゾーン書込みモードの動作を
説明する。ここでメモリAは読出しモードであり、メモ
リBは書込みモードであると仮定する。FIFOメモリ
を出る前のラインのセグメント番号はメモリAのアドレ
スバスを通じて送られ、CMS回路から起こる現在のラ
インのセグメントの番号はメモリBのアドレスバスを通
じて送られる。
【0017】メモリAはそのデータバス上に、前のライ
ンのセグメント番号の対応するゾーン番号を発生させ、
このゾーン番号はCMS回路へ送られる。メモリBはそ
のデータバス上に、ゾーンカウンタから発生するゾーン
番号又は前のラインのセグメント番号に対応し、メモリ
Aから発生するゾーン番号を、第2のマルティプレクサ
9からの命令に応じて受ける。
【0018】現在のセグメントはCMS回路に入力され
る。以下の2つの場合が起こりうる。第1の場合、現在
のラインと、前のラインの少なくとも1つのセグメント
との間には一致が存在する。従ってゾーンカウンタには
インクリメントアイテムは送られない。メモリBは、現
在のラインのセグメントの番号に対応するアドレスにお
いて、前のラインの最初の一致したセグメントのために
メモリAから発生し、メモリAのアドレスバス上に現れ
る番号を記録する。前のラインの第2のセグメントが一
致すれば、以下説明されるようにシノニムメモリが使用
される。
【0019】第2の場合、現在のラインのセグメント
と、前のラインのセグメントとの間には一致が存在しな
い。従ってインクリメントアイテムはゾーンカウンタへ
ディスパッチされ、ゾーンカウンタの出力において得ら
れるこの新しいゾーン番号はメモリBのデータバスを通
じて送られる(従って第2のマルティプレクサ9は切り
替えられる)。同時にそのアドレスバスがCMS回路か
ら第1のマルティプレクサ5を通じて現在のラインのセ
グメントの番号を受けるこのメモリに対して書込み命令
が送られる。
【0020】換言すれば、ラインの中のセグメントが前
のラインのどのセグメントにも「接続」されていなけれ
ば(即ち関連していなければ)、新しいゾーンラベルが
発生され、マッチアップメモリによってセグメントに割
り当てられる。セグメントが前のラインの既に番号の付
けられたセグメントに接続されれば、そのセグメントは
前のラインの中で見出される最初のセグメントと同じゾ
ーンラベルが割り当てられる。
【0021】この第2の場合は、画像の最初のラインに
ついて自動的に適用され、FIFOメモリは各画像つい
てゼロに初期化される。以下、シノニムテーブルの動作
について説明する。CMS回路からの出力はシノニムメ
モリ11の読み出し/書き込み命令入力へ送られる。現
在のラインのセグメントを処理するCMS回路が、この
セグメントが前のラインの2つのセグメントを結合する
ことを検出すれば、2つのラインが重ね合わされたとき
に再び、CMS回路はシノニムメモリ11へ書き込みア
イテムを送る。シノニムメモリ11はそのデータバス上
に、CMS回路及びマルティプレクサ12を通じて、接
続性メモリから発生し、CMS回路のバッファ内に記憶
される前のラインの最初のセグメントに対応するゾーン
番号を受ける。シノニムメモリ11はそのアドレスバス
上に、第3の双方向マルティプレクサ13を通じて、こ
のメモリによって受け取られるアドレスが接続性メモリ
から発生する第2のセグメントに対応するとき、接続性
メモリから発生する第2のセグメントに対応するゾーン
番号を受ける。
【0022】再び現在のラインの同じセグメントの走査
の間に、新しいゾーン番号(従って前のラインの新しい
セグメント)が接続性メモリの出力に現れれば、今度は
そのデータバス上に、CMS回路のバッファに記憶され
た、前のラインの第2のセグメントに対応するゾーン番
号を受け取り、アドレスバスを通じて、接続性メモリで
発生し、この前のラインで見出される第3のセグメント
に対応するゾーン番号を受ける。前のライン上で見出さ
れ、現在のラインの現在処理されているセグメントに一
致する全てのセグメントに対して繰り返される。
【0023】開始のとき、シノニムのテーブルは線形
に、即ちメモリの内容は、xがアドレスであり、yがメ
モリの内容であるとすると、y=xに初期化される。C
MS回路は、従来型の論理回路によって本来知られてお
り、ここでは説明される必要のない方法で形成される。
現在のライン及び前のラインはピクセル毎に比較され、
情報は現在のラインの各セグメントに対して記憶され
る。次にシーケンサはゾーンカウンタのインクリメン
ト、メモリ用の読み出し及び書き込み命令及びアドレス
と、考慮されるべきデータと同時にメモリを書込みモー
ドにするか、読出しモードにするかを選択することを可
能にするマルティプレクサへの命令を送る。
【0024】この第1の状態の間、メモリA及びBは各
画像ラインからの情報アイテムを交番に記憶し、これら
のメモリは読出しモードの間のライン毎にこれらのアイ
テムを、画像記憶メモリ10と称され、画像全体に対し
てライン周波数でA及びBから出発するゾーン番号を記
憶する他のメモリへ交番に伝える。状態1は、画像の全
てのラインが処理され、記憶メモリ10に記憶されたと
きに完了する。
【0025】次に状態2は、この画像に関してゾーンの
順序付け及び再番号付けを実行する。画像の全てのライ
ンが再調査されると、この新しい番号付けをこれらのシ
ノニムに基づいて実行するよう、シノニムメモリの内容
の処理が実行される。従って例えば、ゾーン5(アドレ
ス)がゾーン3(データ)とシノニムであり、ゾーン8
(アドレス)がゾーン5(データ)とシノニムであると
すると、再順序づけはメモリのアドレス3,5及び8に
おいて単一のデータ3を記憶する。空いているゾーン5
及び8の値は、より高いゾーンの再番号付けのために使
用され、従ってより高いゾーンのデクリメントが可能に
なる。この再順序づけは、例えば中央処理装置又はCP
U(制御処理ユニット)によって実行される。この状態
の間、第2及び第3の双方向マルティプレクサ12及び
13はシノニムメモリのアドレスバス及びデータバスを
再順序づけを実行する中央処理装置へ結合し、一度この
処理が実行されると新しいデータをシノニムメモリへ転
送する。
【0026】再順序づけが完了すると、CPUは画像記
憶メモリを読み出す命令を送る。このメモリのデータバ
スは第3の双方向マルティプレクサ13によってシノニ
ムメモリのアドレスバスに結合され、このメモリのデー
タバスは第2の双方向マルティプレクサ12によって装
置の出力へ結合される。従ってこれらのマルティプレク
サは、記憶メモリ及びシノニムメモリと同様、図示され
ていないCPU回路に命令を与えるための信号を受け
る。
【0027】以下図2の(A)及び(B)を参照して動
作の例を説明する。現在の画像の、ゼロ値のピクセルか
らなるラインである最初のラインの走査の間、装置によ
って記憶又はカウンタのインクリメントは実行されな
い。1値を有する少なくとも1つのピクセルを有する、
nと称される第1のラインが送られ、装置の入力で受け
ると、対応するセグメントはセグメントカウンタを値1
にインクリメントする。1つのレベルのビットの第2の
連続が現れる前に、前と同じライン上で装置の入力にお
いてゼロの連続が受け取られ、このライン上の第2のセ
グメントの番号に対応してセグメントカウンタを値2に
インクリメントする。前のラインが全てのピクセルをゼ
ロ値とするとき、現在のラインのピクセルに割り当てら
れた番号(セグメントカウンタを出発する値)と、前の
ラインのピクセルに割り当てられた番号(FIFOメモ
リを出発する値)との比較は、入力において受け取られ
た最初のセグメントに対してはゼロカウンタの値1への
インクリメントを、受け取られた現在のラインの第2の
セグメントに対しては値2へのインクリメントを含意す
る。インクリメントされたゾーンカウンタ出力は、例え
ばBである接続性メモリの中の各インクリメントの後
に、CMS回路から受け取られ、現在のラインのセグメ
ント番号に対応するアドレスに記憶され、即ちゾーン番
号1はセグメントアドレス1に記憶され、ゾーン番号2
はセグメントアドレス2に記憶される。
【0028】このようにゾーン番号は夫々のセグメント
番号と関連される。新しい現在のラインn+1の最初の
セグメントが受け取られると、前のラインnのセグメン
トが一致され、ゾーンインクリメント信号はゾーンカウ
ンタへ送られない。CMS回路は、ここではAである、
そのアドレスバス上に現在のラインのセグメントの番号
を受ける接続性メモリへ書き込み命令を送る。このアド
レスで記録されたアイテムは、そのアドレスがFIFO
出力であるメモリBの出力、即ち前のラインnのセグメ
ント番号である。前のラインの一致されたゾーン番号は
従って、このデータバスを通じて送られる。この値は第
2のマルティプレクサ9を通じメモリAのデータバスを
通って前に示されたアドレスへ再び送られる。このよう
に、前のラインの一致されたセグメントのゾーン番号
は、現在のラインのセグメント番号と関連される。この
値は記憶メモリ10に同時に記録される。
【0029】次に同じ動作が、ゾーン番号2が関連され
た2の番号が付けられたセグメントに対して実行され
る。新しい現在のラインn+pでは、2つのセグメント
は単一のセグメントへ統合される。前のラインの第2の
セグメントが現在のラインの同じセグメントと一致され
ると、シノニムメモリへ書き込みアイテムが送られる。
このメモリはそのデータバス上に、接続性メモリで発生
し、前のラインの最初のセグメントが一致されたときに
CMS回路のバッファメモリの中に配置されるゾーン番
号を受ける。接続性メモリで発生し、前のラインの第2
の一致されたセグメントの番号に対応するゾーン番号は
アドレスバス上に受け取られる。
【0030】従って、このラインn+pの処理の間、値
1がシノニムメモリのアドレス2の記憶される。新しい
ゾーンに対応するセグメントはラインn+p+qで見出
される。前のラインのセグメントとは一致は存在せず、
ゾーンカウンタは値3にインクリメントされる。シノニ
ムメモリはこのゾーンによっては影響を受けない。
【0031】ラベル付け過程の第2の状態は図2の
(B)に示される。ゾーンの再番号付けが実行される。
値1は、シノニムメモリのアドレス1及び2に対応す
る。従って、ゾーン番号2が使用可能になり、初めに3
の番号が付けられたゾーンを再番号付けするために使用
される。このために、値2は、最初に値3を含んでいた
アドレス3において記録される。
【0032】次に、その出力がシノニムメモリのアドレ
ス入力に接続された記憶メモリが読み出される。値1は
シノニムメモリからの出力として、ゾーン1及びゾーン
2の値へ送られる。番号2は、ゾーンの再番号付けに続
いてゾーン3の値へ送られる。これはラベル付け処理を
実施する装置の例としての実施例であり、この例は制限
的ではない。
【0033】メモリ及びCPU回路を除き、説明された
全ての回路はプログラム可能な論理回路、又はより一般
的に「プログラム可能な論理装置(PLD)」として知
られる回路によって実施されうる。
【0034】
【発明の効果】方法は事前配線プログラム可能回路を使
用すること、従って非常に大きく計算時間を減少させ、
実施されるアルゴリズムが非常に高速になることを可能
にする。本発明はピクセルレベルの定義で大きな面積の
画像の処理を可能にする。その構成は簡単化され、低費
用であり非常に柔軟である。
【図面の簡単な説明】
【図1】本発明による装置を系統的に示す図である。
【図2】(A)は第1の処理段階の間の画像の例を示す
図であり、(B)は第2の処理段階の間の例を示す図で
ある。
【符号の説明】
1 セグメントカウンタ 2 FIFOメモリ 3 メモリ 4 メモリ 5 第1のマルティプレクサ 6 比較、記憶及びシーケンシング回路 7 ゾーンカウンタ 8 第1の双方向マルティプレクサ 9 第2のマルティプレクサ 10 画像記憶メモリ 11 シノニムメモリ 12 第2の双方向マルティプレクサ 13 第3の双方向マルティプレクサ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 画像のラインの部分であるセグメントの
    隣接によって画成されるビデオ画像の領域をラベル付け
    する方法であって、 画像のライン走査の間、現在のライン上で見出されたセ
    グメントが前のラインのどのセグメントとも接続されて
    いない場合、ラベルをインクリメントし、現在のライン
    上の各セグメントに対して夫々のラベルを割り当て、現
    在のライン上で見出されたセグメントが前のラインのセ
    グメントに接続されている場合、現在のライン上の各セ
    グメントに対して該前のラインのセグメントに割り当て
    られたラベルと同じラベルを割り当て、現在のライン上
    で見出されたセグメントが前のラインの1つ以上のセグ
    メントに接続されている場合、現在のライン上の各セグ
    メントに対して現在のライン上のセグメントが接続され
    ている前のラインのセグメントのうちの最初のセグメン
    トに割り当てられたラベルと同じラベルを割り当て、 上記の現在のライン上で見出されたセグメントが前のラ
    インの1つ以上のセグメントに接続されている場合、現
    在のラインの同一のセグメントに接続される前のライン
    の接続したセグメントのラベル間の関係を記憶すること
    を特徴とする方法。
  2. 【請求項2】 請求項1記載の方法を実施する装置であ
    って、 ライン走査によるビデオ画像に関するデータを受け、セ
    グメントと前のラインのセグメントとの接続を決定する
    ためFIFOラインメモリ(2)の入力と、比較器
    (6)の入力とに送られる出力としてセグメント番号を
    発生するセグメントカウンタ(1)を有し、 該比較器(6)は一方の入力では該セグメントカウンタ
    (1)からの出力を、他方の入力では該FIFOメモリ
    (2)からの出力を受け、現在のライン上で見出される
    セグメントが前のラインのどのセグメントとも接続され
    ていない場合、該比較器(6)からの出力はラベルを発
    生させるゾーンカウンタ(7)をトリガし、発生したラ
    ベルは見出されたセグメントの番号に対応するアドレス
    で接続性メモリ(3,4)の中に記憶されることを特徴
    とする装置。
  3. 【請求項3】 接続性メモリ(3,4)はフリップフロ
    ップモードで作動する第1のメモリA(3)と、第2の
    メモリB(4)とからなり、 現在のライン上で見出されたセグメントが前のラインの
    少なくとも1つのセグメントに接続されている場合、該
    第1のメモリ(3)は、出力として対応するゾーン番号
    を発生するため、そのアドレスバス上にFIFOメモリ
    から発生する前のラインの最初の接続されたセグメント
    の番号を受け、該第2のメモリ(4)は、第2のメモリ
    のデータバスを通じて送られたこのゾーン番号を、セグ
    メントカウンタ(1)によって発生された上記見出され
    たセグメントの番号に対応するアドレスに記憶し、上記
    2つのメモリの役割は次のラインでは逆にされることを
    特徴とする請求項2記載の装置。
  4. 【請求項4】 シノニムメモリ(11)を含み、該シノ
    ニムメモリは現在のライン上で見出されるセグメントが
    前のラインの1つ以上のセグメントに接続される場合、
    見出されたセグメントと一致する全てのセグメントに対
    して、データバス上に前のラインの最初に一致したセグ
    メントの番号に対応するアドレスに含まれた接続メモリ
    (3,4)からのアイテムを受け、アドレスバス上に前
    のラインの次の一致されたセグメントの番号に対応する
    アドレスに含まれた接続性メモリ(3,4)からのアイ
    テムを受けることにより、受け取られたアドレスにデー
    タを記憶することを繰り返し、最初のセグメントが接続
    するセグメントに現れることを特徴とする、請求項2記
    載の装置。
  5. 【請求項5】 ゾーンの再番号付けは、シノニムメモリ
    の異なるアドレスに全く同じ内容を持つ関数として実行
    されることを特徴とする請求項4記載の装置。
  6. 【請求項6】 ビデオ画像に関するデータは画像のピク
    セルの夫々に割り当てられた少なくとも1つのビットに
    対応し、セグメントは、ラインの最初と最後を除き、状
    態0のピクセルが側方に配置された1つ又は一連の状態
    1のピクセルによって定義されることを特徴とする請求
    項2乃至5のうちいずれか1項記載の装置。
JP9340218A 1996-12-18 1997-12-10 領域をラベル付けする方法及び装置 Pending JPH10187995A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9615548A FR2757297B1 (fr) 1996-12-18 1996-12-18 Procede et dispositif d'etiquetage de region
FR9615548 1996-12-18

Publications (1)

Publication Number Publication Date
JPH10187995A true JPH10187995A (ja) 1998-07-21

Family

ID=9498794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9340218A Pending JPH10187995A (ja) 1996-12-18 1997-12-10 領域をラベル付けする方法及び装置

Country Status (5)

Country Link
US (1) US6125205A (ja)
EP (1) EP0849705B1 (ja)
JP (1) JPH10187995A (ja)
DE (1) DE69724085T2 (ja)
FR (1) FR2757297B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477656B1 (ko) * 2002-07-27 2005-03-22 삼성전자주식회사 디지털 화질 개선 방법 및 장치
KR100524072B1 (ko) * 2003-06-28 2005-10-26 삼성전자주식회사 화질 개선 방법
KR101963097B1 (ko) * 2010-12-07 2019-03-27 소니 주식회사 화상 처리 장치 및 화상 처리 방법
US20130265305A1 (en) * 2012-04-04 2013-10-10 Jon N. Hasselgren Compressed Depth Cache
IT201600094439A1 (it) * 2016-09-20 2018-03-20 Manz Italy Srl Apparato di lavorazione

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486784A (en) * 1982-12-27 1984-12-04 International Business Machines Corporation Image compression systems
JPS60207971A (ja) * 1984-03-31 1985-10-19 Toshiba Corp 連結成分抽出回路
JPS6312074A (ja) * 1986-07-02 1988-01-19 Toshiba Corp ラベリング回路
US5305393A (en) * 1990-12-28 1994-04-19 Kawasaki Steel Corporation Labelling circuit and processor for image processing
JP3307467B2 (ja) * 1993-04-09 2002-07-24 三菱電機株式会社 ラベリング方式およびラベリング回路

Also Published As

Publication number Publication date
FR2757297B1 (fr) 1999-03-05
DE69724085T2 (de) 2004-06-09
FR2757297A1 (fr) 1998-06-19
US6125205A (en) 2000-09-26
DE69724085D1 (de) 2003-09-18
EP0849705A1 (en) 1998-06-24
EP0849705B1 (en) 2003-08-13

Similar Documents

Publication Publication Date Title
US4624013A (en) Linked component extraction circuit for image processor
US4776025A (en) Neighbor image processing exclusive memory
JPS6356583B2 (ja)
US5301263A (en) High memory bandwidth system for updating z-buffer values
US4791675A (en) VSP Connectivity pattern recognition system
US6801958B2 (en) Method and system for data transfer
US4887302A (en) Labelling circuit for image processor
JPH10187995A (ja) 領域をラベル付けする方法及び装置
US7180519B2 (en) Image processing apparatus and image process method
Ikenaga et al. CAM/sup 2: a highly-parallel two-dimensional cellular automaton architecture
US7782959B2 (en) Image processing apparatus
US4807297A (en) Neighbor image processing device
JP4063404B2 (ja) 画像の選択領域抽出装置
GB2180118A (en) Image processing
JPH10304356A (ja) 並列画像圧縮処理装置
JPH0248778A (ja) 画像処理のラベル付回路
JP2536183B2 (ja) 画像処理方法および装置
JPH0433073A (ja) 連結領域の端点算出方法及び回路
JPS62108381A (ja) 濃度ヒストグラム検出装置
JPH04293173A (ja) 画像処理装置
JPH06208614A (ja) 画像処理装置
JPS589468A (ja) 画像処理方法
JPS62263588A (ja) 画像処理装置
JPH05151346A (ja) 画像処理装置
JPS63226784A (ja) 輪郭画素抽出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070410

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070709

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080715