JPH10188564A - 単一のビットラインを有する４デバイス型ｓｒａｍセル - Google Patents

単一のビットラインを有する４デバイス型ｓｒａｍセル

Info

Publication number
JPH10188564A
JPH10188564A JP9295150A JP29515097A JPH10188564A JP H10188564 A JPH10188564 A JP H10188564A JP 9295150 A JP9295150 A JP 9295150A JP 29515097 A JP29515097 A JP 29515097A JP H10188564 A JPH10188564 A JP H10188564A
Authority
JP
Japan
Prior art keywords
transistor
storage node
cell
static inverter
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9295150A
Other languages
English (en)
Other versions
JP3307571B2 (ja
Inventor
Arthur Butson Kevin
ケビン・アーサー・バトソン
Anthony Ross Robert Jr
ロバート・アンソニー・ロス、ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10188564A publication Critical patent/JPH10188564A/ja
Application granted granted Critical
Publication of JP3307571B2 publication Critical patent/JP3307571B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

(57)【要約】 【課題】 特性に与える衝撃を最小とする小型のＳＲＡ
Ｍセルを開発すること、および、上記の公知技術におけ
る問題を克服すること。 【解決手段】 本発明によるメモリ・セルは記憶ノード
に接続した入力部を持つスタティック・インバータを有
する。インピーダンスがその記憶ノードを電源に接続す
る。そのスタティック・インバータの出力部に接続した
入力部を有する第一トランジスタが、上記記憶ノードを
書込みラインに接続する。最後に、ワードライン・アク
セス信号に応じて、上記記憶ノードを単一のデータ・ビ
ットラインに接続する。メモリ・セルはさらにシングル
・エンドの４トランジスタＣＭＯＳＳＲＡＭセルを有す
る。本発明によるメモリ・アレイは横と縦の行列を形成
するように配列された複数のメモリ・セルを有し、各メ
モリ・セルは上記シングル・エンドの４トランジスタＣ
ＭＯＳ ＳＲＡＭセルを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は静的メモリ装置に関
し、特に、単一のビットラインを有する４デバイス型の
スタティック・ランダム・アクセス・メモリ（ＳＲＡ
Ｍ）に関する。
【０００２】
【従来の技術】シリコン面積を減らすためにデバイスを
削除するＳＲＡＭメモリ・セルの種々の構造が設計さ
れ、開発されてきている。これらの構造では、より小さ
な配列サイズが必要とされる。図１は、公知の基本的な
６トランジスタのＣＭＯＳ ＳＲＡＭセル１０を示して
いる。データは、逆の電圧構造の双安定性トランジスタ
・フリップフロップ（つまり、ラッチ）の２つの側面を
有する電圧レベルとしてセル１０に記憶される。例え
ば、１方の状態ではノードＡは高でノードＢは低で、一
方、逆の状態ではノードＡは低でノードＢは高であり、
２つの安定状態（つまり、双安定）となる。
【０００３】基本的な６トランジスタ型ＣＭＯＳセルを
縮小するために取られた一方法が図２に示してある。図
２はシングル・エンドの５トランジスタ型スタティック
ＣＭＯＳセル２０を表している。この５トランジスタ型
ＣＭＯＳセル２０は、通常の６トランジスタ・セルより
もセルあたりのトランジスタおよびビットラインが１個
少なく有する。この５トランジスタ構造では、ビットラ
インからセルを離すトランジスタＴ５（つまり、転送ト
ランジスタ）がソース・フォロワ・モードで作動し、ビ
ットラインからセルの内部ノードＢへ転送される電圧を
制限するので、セル２０への｀１’の書込みは困難であ
る。ビットラインだけからの電荷転送では、セルに以前
書き込んだ｀０’を｀１’に上書きすることは困難であ
る。
【０００４】基本的な６トランジスタ型ＣＭＯＳセルを
縮小するために取られた別な方法は図３に示されてい
る。図３は、抵抗付加プルアップ・デバイスＲ0、Ｒ1を
有する４トランジスタ型スタティック・セル３０を示し
ており、Ｒ負荷ＳＲＡＭセルとも称する。このセル構造
は２個のトランジスタ分だけ通常の６デバイスＳＲＡＭ
のセル・サイズを減少する。しかし、得られたセル３０
はアクセスされない時（つまりスタンバイ・モード
で）、少量の電流は常に抵抗Ｒ０、Ｒ１を介して流れる
ので、６トランジスタのＣＭＯＳ ＳＲＡＭセルより電
流漏れが多い。セル３０内の２つの安定状態のどれに対
しても、１つの抵抗が記憶部のドレインの電荷漏れをプ
ルアップしてオフセットし、かつトランジスタに転送す
る機能を果たし、同時に、他の抵抗が低い（｀０’）ノ
ードへの電流を制限するための負荷として機能する。
【０００５】セル・デバイスの縮小という上記の展開に
続いて、次の論理上の縮小がトランジスタの数を上記の
Ｒ負荷ＳＲＡＭセル３０より１個少ない、３個へと減少
させる。図４は３個のトランジスタＱ４、Ｑ５、Ｑ６を
使用してシングル・エンドの３デバイスＲ負荷セル４０
を作るセル形状の一例を示している。この３デバイスＲ
負荷セル４０構造は、前述の５デバイスＣＭＯＳ ＳＲ
ＡＭセル２０と同じような機能を有する。｀１’の書込
みに加え、図４のセル構造も｀０’の書込みはあったと
しても困難である。この３デバイスＲ負荷セル４０のパ
ッシブ抵抗Ｒ０、Ｒ１は可能な限りスタンバイ電力の消
耗を低く維持するため、１０から１００Ｇオームの範囲
では非常に高くしなくてはならない。従って、これらの
抵抗の回復時間はセル４０内の安定した高レベルを適切
にプルアップ、かつ／あるいは維持するためには非常に
遅すぎる。
【０００６】
【発明が解決しようとする課題】本発明が解決しようと
する課題は、特性に与える衝撃を最小とする小型のＳＲ
ＡＭセルを開発すること、および、上記の公知技術にお
ける問題を克服することである。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明によるメモリ・セルは記憶ノードに接続した
入力部を持つスタティック・インバータを有する。イン
ピーダンスがその記憶ノードを電源に接続する。そのス
タティック・インバータの出力部に接続した入力部を有
する第一トランジスタが、上記記憶ノードを書込みライ
ンに接続する。最後に、ワードライン・アクセス信号に
応じて、上記記憶ノードを単一のデータ・ビットライン
に接続する。本発明によるメモリ・セルはさらにシング
ル・エンドの４トランジスタＣＭＯＳ ＳＲＡＭセルを
有する。
【０００８】本発明によれば、メモリ・アレイは横と縦
の行列を形成するように配列された複数のメモリ・セル
を有し、各メモリ・セルは本発明によるシングル・エン
ドの４トランジスタＣＭＯＳ ＳＲＡＭセルを有する。
【０００９】
【発明の実施の形態】図５には本発明によるシングル・
エンドの４トランジスタＳＲＡＭ ＣＭＯＳセル５０を
示しており、このセル５０は図２に示した従来のシング
ル・エンドの５トランジスタＣＭＯＳ ＳＲＡＭセル２
０のよりトランジスタが１つ少ない構造を有する。本発
明によるシングル・エンドの４トランジスタＳＲＡＭ
ＣＭＯＳ セル５０では、２つのＰＦＥＴ負荷デバイス
の一方が、セルのサイズをさらに縮小するためにポリシ
リコン負荷抵抗Ｒ0で置き換えられている。さらに、セ
ル５０への信頼性のある書込みアクセスはＳＲＡＭセル
・メモリ・アレイ内の各セル５０に書込みバンプ・ポー
ト５２を加えることにより得られる。
【００１０】書込みバンプ信号は、書込み可能信号と復
号したワードライン信号のアンド論理の立ち上がり端か
ら発生したワンショット・パルスを含む。つまり、通常
の書込みライン５４を共有するセルの各横列に対して、
各々のワード・ラインおよび書込み可能信号から発生し
た対応の書込みバンプ・パルスがある。所定のワード・
ラインに沿った一列のセルが書き込まれるように設計さ
れているなら、内部セル・ノードＡとＢが互いの閾値電
圧（Ｖｔ）内に効果的に初期化される。図６は書込み
「１」操作の際の内部ノード等化プロセスを示す。セル
５０に予め記憶させた「０」を用いて、一組の書込みバ
ンプ・パルスがソース・フォロワ・モード・プルアップ
・セル・ノード内でトランジスタＴ２を操作する。セル
・ノード「Ｂ」がプルアップを開始すると、セル・ノー
ド「Ａ」はトランジスタＴ１の活性と共にプルダウンを
開始する。セル・ノード「Ｂ」が供給電圧の約１／２ま
でプルアップを続け、同時にセル・ノード「Ａ」はプル
ダウンを続け、互いの閾値電圧（Ｖｔ）内に２つの内部
ノードＡ、Ｂをクランプする。
【００１１】書込みサイクルの間、選択したワードライ
ン５４で、セル５０とビットライン５６間のＮＦＥＴト
ランジスタＴ３が電荷をビットライン５６からセル５０
へ転送するソース・フォロワ・モードで作動する。セル
・ノード「Ｂ」は閾値を供給電圧ＶＤＤより下にプル・
アップし、一方、セル・ノード「Ａ」は接地ＧＮＤまで
プル・ダウンを続ける。さらに、書込みサイクル内へ、
ワードライン５４は解除され、ビットライン転送デバイ
スＴ３はセル５０をビットライン５６から離す。セル５
０が離されている間、接地あるいは基板へ電流漏れがあ
るにも拘わらず、高ノードを供給電圧近くに維持するた
め負荷抵抗Ｒ０は電流を供給しなくてはならない。これ
らの漏れは、非活性のビットライン転送デバイス（図５
のトランジスタＴ３）の閾値以下の漏れや、共通のドレ
イン拡散により作られたＰ−Ｎダイオードの基板への漏
れなどである。
【００１２】図７は書込み「０」操作の際の内部ノード
等化プロセスを示す。セル５０に予め記憶させた「１」
を用いるが、記憶トランジスタＴ２（図５）は非活性な
ので書込みバンプ・パルスは内部セル・ノード「Ｂ」に
影響を与えない。有効なワードラインは、書込み「０」
操作の際に、接地したビットライン５６に転送トランジ
スタＴ３（図５）を介してセル・ノード「Ｂ」を接地す
る。書込み「０」操作に対して、両内部セル・ノード
「Ａ」と「Ｂ」はレールからレール（つまり、それぞれ
ＶＤＤとＧＮＤ）である。
【００１３】ワードライン５４の解除により、分離され
たセル５０は６トランジスタＣＭＯＳ ＳＲＡＭセルと
同じように安定状態を維持する。図５に示したように、
交差結合したＮＭＯＳトランジスタＴＯとＰＭＯＳトラ
ンジスタＴ３はセル５０内でバイナリ「０」を維持す
る。負荷／プルアップ抵抗Ｒ０の値は、記憶した「０」
用のセル５０におけるスタンバイ電力損失を最小にする
ため充分に高い（つまり、１０から１００ギガ・オーム
のオーダにある）。
【００１４】セル５０から「１」あるいは「０」の読取
りは、セル５０毎に単一のビットラインだけを使用して
いる際に「０」から「１」を検出増幅器（図示せず）が
識別するのを可能とするビット・スイッチ回路（図示せ
ず）に基準電圧ノードを組み込むことにより行われる。
ビット・スイッチ回路および検出増幅器は公知であり、
ここでは詳細な説明は省略する。図８は、本発明による
４トランジスタ型ＣＭＯＳ ＳＲＡＭセル５０について
の、書込み「１」、読取り「１」、書込み「０」、読取
り「０」操作を示す。図８で｀SENSE AMP COMP’という
表示をつけた基準電圧が各読取り／書込み操作の際に基
準電圧ノードで発生する。検出増幅器は｀BITLINE TRU
E’ノードと｀SENSE AMP COMP’基準ノード間の差を算
出し、読取り操作の間に検出増幅器に分離「セット」信
号が付与されると差分オフセットを増幅する。基準電圧
レベルより上か下かという差分オフセットの方向がセル
５０に記憶させるべき「１」あるいは「０」を判定す
る。
【００１５】本発明の主な長所はサイズが小さいことで
ある。ビットラインと転送トランジスタが１つ少ないこ
とは、同じシリコン基板上で全てのプロセッサとメモリ
が空間の取り合いをする時に、半導体業界ではアレイ面
積の節約となる。本発明はシングル・エンド５デバイス
・プレデセッサが直面した諸問題を克服することにな
る。書込みバンプ・ポート５２は「１」の書込みを単純
化し、従来のものより｀書込み操作をより信頼できるも
のにする。さらに、シングル・エンド５トランジスタＣ
ＭＯＳ ＳＲＡＭセル（図２）における２つのＰＭＯＳ
負荷トランジスタの一方を、複数の負荷／プルアップ抵
抗で置換することによりセルのサイズが縮小し（図５の
４トランジスタＣＭＯＳ ＳＲＡＭセル）、これが深刻
な特性の逆衝撃を与えることなく、しかも通常の２抵抗
Ｒ−負荷セル（図３）よりも電力損失が少ないという、
別のレベルのシリコン密度の改良を提供する。
【００１６】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）記憶ノードに接続した入力部を有するスタティッ
ク・インバータと、上記記憶ノードを電源に接続するた
めのインピーダンスと、上記スタティック・インバータ
の出力部に接続した入力部を有し、上記記憶ノードを書
込みラインに接続する第一トランジスタと、ワードライ
ン・アクセス信号に応じて、上記記憶ノードを単一のデ
ータ・ビットラインに接続する第二トランジスタとを、
有することを特徴とするメモリ・セル。 （２）上記スタティック・インバータは、上記電源と接
地の間の第四トランジスタと直列に接続した第三トラン
ジスタを有し、第三および第四トランジスタの各々のベ
ースは接続され、上記スタティック・インバータの入力
部を形成し、上記スタティック・インバータはさらに、
直列に接続した第三トランジスタと第四トランジスタの
中間の相補的記憶ノードを有することを特徴とする、上
記（１）に記載のメモリ・セル。 （３）上記書込みラインは、書込み可能信号と復号した
ワードライン信号のアンド論理の立ち上がり端から発生
したワンショット・パルス信号を受信することを特徴と
する、上記（１）に記載のメモリ・セル。 （４）上記スタティック・インバータは、上記電源と接
地の間の第四トランジスタと直列に接続した第三トラン
ジスタを有し、第三および第四トランジスタの各々のベ
ースは接続され、上記スタティック・インバータの入力
部を形成し、上記スタティック・インバータはさらに、
直列に接続した第三トランジスタと第四トランジスタの
中間の相補的記憶ノードを有し、また、書込み可能信号
と復号したワードライン信号のアンド論理の立ち上がり
端から発生したワンショット・パルス信号を受信する書
込みラインを有することを特徴とする、上記（１）に記
載のメモリ・セル。 （５）さらに、単独のビットラインを有するシングルエ
ンドの４デバイス型スタティック・ランダム・アクセス
・メモリ・セルを有することを特徴とする、上記（１）
に記載のメモリ・セル。 （６）記憶ノードに接続した入力部を有するスタティッ
ク・インバータと、上記記憶ノードを電源に接続するた
めのインピーダンスと、上記スタティック・インバータ
の出力部に接続した入力部を有し、上記記憶ノードを書
込みラインに接続する第一トランジスタと、ワードライ
ン・アクセス信号に応じて、上記記憶ノードを単一のデ
ータ・ビットラインに接続する第二トランジスタとを有
し、横列および縦行のマトリックスを形成するように配
列した複数のメモリ・セルを有することを特徴とするメ
モリ・アレイ。 （７）上記スタティック・インバータは、上記電源と接
地の間の第四トランジスタと直列に接続した第三トラン
ジスタを有し、第三および第四トランジスタの各々のベ
ースは接続され、上記スタティック・インバータの入力
部を形成し、上記スタティック・インバータはさらに、
直列に接続した第三トランジスタと第四トランジスタの
中間の相補的記憶ノードを有することを特徴とする、上
記（６）に記載のメモリ・アレイ。 （８）上記書込みラインは、書込み可能信号と復号した
ワードライン信号のアンド論理の立ち上がり端から発生
したワンショット・パルス信号を受信することを特徴と
する、上記（６）に記載のメモリ・アレイ。 （９）上記スタティック・インバータは、上記電源と接
地の間の第四トランジスタと直列に接続した第三トラン
ジスタを有し、第三および第四トランジスタの各々のベ
ースは接続され、上記スタティック・インバータの入力
部を形成し、上記スタティック・インバータはさらに、
直列に接続した第三トランジスタと第四トランジスタの
中間の相補的記憶ノードを有し、また、書込み可能信号
と復号したワードライン信号のアンド論理の立ち上がり
端から発生したワンショット・パルス信号を受信する書
込みラインを有することを特徴とする、上記（６）に記
載のメモリ・アレイ。 （１０）さらに、単独のビットラインを有するシングル
エンドの４デバイス型スタティック・ランダム・アクセ
ス・メモリ・セルを有することを特徴とする、上記
（６）に記載のメモリ・アレイ。 （１１）記憶ノードに接続した入力部を有するスタティ
ック・インバータであり、上記スタティック・インバー
タは、上記電源と接地の間の第二トランジスタと直列に
接続した第一トランジスタを有し、第一および第二トラ
ンジスタの各々のベースは接続され、上記スタティック
・インバータの入力部を形成し、上記スタティック・イ
ンバータはさらに、直列に接続した第一トランジスタと
第二トランジスタの中間の相補的記憶ノードを有し、上
記記憶ノードを電源に接続するためのインピーダンス
と、上記スタティック・インバータの出力部に接続した
入力部を有し、上記記憶ノードを、書込み可能信号と復
号したワードライン信号のアンド論理の立ち上がり端か
ら発生したワンショット・パルス信号を受信する書込み
ラインに接続する第三トランジスタと、書込みライン・
アクセス信号に応じて、上記記憶ノードをデータ・ビッ
トラインに接続するための第四トランジスタとを有する
ことを特徴とする、シングルエンドの４デバイス型スタ
ティック・ランダム・アクセス・メモリ・セル・メモ
リ。
【図面の簡単な説明】
【図１】従来の６トランジスタＣＭＯＳ ＳＲＡＭセル
の構造図である。
【図２】従来のシングル・エンドの５トランジスタＣＭ
ＯＳ ＳＲＡＭセルの構造図である。
【図３】従来の４トランジスタＲ負荷ＣＭＯＳ ＳＲＡ
Ｍセルの構造図である。
【図４】従来の３トランジスタＲ負荷ＣＭＯＳ ＳＲＡ
Ｍセルの構造図である。
【図５】本発明によるシングル・エンドの４トランジス
タＣＭＯＳ ＳＲＡＭセルの構造図である。
【図６】本発明によるシングル・エンドの４トランジス
タＣＭＯＳ ＳＲＡＭセルの書込み「１」操作について
の電圧対時間特性を示すグラフである。
【図７】本発明によるシングル・エンドの４トランジス
タＣＭＯＳ ＳＲＡＭセルの書込み「０」操作について
の電圧対時間特性を示すグラフである。
【図８】本発明によるシングル・エンドの４トランジス
タＣＭＯＳ ＳＲＡＭセルの書込み「１」、読取り
「１」、書込み「０」、読取り「０」の一連の操作につ
いての電圧対時間特性を示すグラフである。
【図９】各メモリ・セルは本発明によるシングル・エン
ドの４トランジスタＣＭＯＳＳＲＡＭセルを有し、その
メモリ・セルの複数を横と縦の行列を形成するように配
列したメモリ・アレイを示す構造図である。
【符号の説明】
５０ シングル・エンド４トランジスタＣＭＯＳ ＳＲ
ＡＭセル ５２ 書込みバンプ・ポート ５４ ワードライン ５６ ビットライン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・アンソニー・ロス、ジュニア アメリカ合衆国78613、テキサス州、セダ ーパーク、ローン・バック・パス 1018

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】記憶ノードに接続した入力部を有するスタ
    ティック・インバータと、 上記記憶ノードを電源に接続するためのインピーダンス
    と、 上記スタティック・インバータの出力部に接続した入力
    部を有し、上記記憶ノードを書込みラインに接続する第
    一トランジスタと、 ワードライン・アクセス信号に応じて、上記記憶ノード
    を単一のデータ・ビットラインに接続する第二トランジ
    スタとを、有することを特徴とするメモリ・セル。
  2. 【請求項２】上記スタティック・インバータは、上記電
    源と接地の間の第四トランジスタと直列に接続した第三
    トランジスタを有し、第三および第四トランジスタの各
    々のベースは接続され、上記スタティック・インバータ
    の入力部を形成し、上記スタティック・インバータはさ
    らに、直列に接続した第三トランジスタと第四トランジ
    スタの中間の相補的記憶ノードを有することを特徴とす
    る、請求項１に記載のメモリ・セル。
  3. 【請求項３】上記書込みラインは、書込み可能信号と復
    号したワードライン信号のアンド論理の立ち上がり端か
    ら発生したワンショット・パルス信号を受信することを
    特徴とする、請求項１に記載のメモリ・セル。
  4. 【請求項４】上記スタティック・インバータは、 上記電源と接地の間の第四トランジスタと直列に接続し
    た第三トランジスタを有し、第三および第四トランジス
    タの各々のベースは接続され、上記スタティック・イン
    バータの入力部を形成し、上記スタティック・インバー
    タはさらに、直列に接続した第三トランジスタと第四ト
    ランジスタの中間の相補的記憶ノードを有し、また、 書込み可能信号と復号したワードライン信号のアンド論
    理の立ち上がりから発生したワンショット・パルス信号
    を受信する書込みラインを有することを特徴とする、請
    求項１に記載のメモリ・セル。
  5. 【請求項５】さらに、単独のビットラインを有するシン
    グルエンドの４デバイス型スタティック・ランダム・ア
    クセス・メモリ・セルを有することを特徴とする、請求
    項１に記載のメモリ・セル。
  6. 【請求項６】記憶ノードに接続した入力部を有するスタ
    ティック・インバータと、 上記記憶ノードを電源に接続するためのインピーダンス
    と、 上記スタティック・インバータの出力部に接続した入力
    部を有し、上記記憶ノードを書込みラインに接続する第
    一トランジスタと、 ワードライン・アクセス信号に応じて、上記記憶ノード
    を単一のデータ・ビットラインに接続する第二トランジ
    スタとを有し、横列および縦行のマトリックスを形成す
    るように配列した複数のメモリ・セルを有することを特
    徴とするメモリ・アレイ。
  7. 【請求項７】上記スタティック・インバータは、上記電
    源と接地の間の第四トランジスタと直列に接続した第三
    トランジスタを有し、第三および第四トランジスタの各
    々のベースは接続され、上記スタティック・インバータ
    の入力部を形成し、上記スタティック・インバータはさ
    らに、直列に接続した第三トランジスタと第四トランジ
    スタの中間の相補的記憶ノードを有することを特徴とす
    る、請求項６に記載のメモリ・アレイ。
  8. 【請求項８】上記書込みラインは、書込み可能信号と復
    号したワードライン信号のアンド論理の立ち上がりから
    発生したワンショット・パルス信号を受信することを特
    徴とする、請求項６に記載のメモリ・アレイ。
  9. 【請求項９】上記スタティック・インバータは、 上記電源と接地の間の第四トランジスタと直列に接続し
    た第三トランジスタを有し、第三および第四トランジス
    タの各々のベースは接続され、上記スタティック・イン
    バータの入力部を形成し、上記スタティック・インバー
    タはさらに、直列に接続した第三トランジスタと第四ト
    ランジスタの中間の相補的記憶ノードを有し、また、 書込み可能信号と復号したワードライン信号のアンド論
    理の立ち上がりから発生したワンショット・パルス信号
    を受信する書込みラインを有することを特徴とする、請
    求項６に記載のメモリ・アレイ。
  10. 【請求項１０】さらに、単独のビットラインを有するシ
    ングルエンドの４デバイス型スタティック・ランダム・
    アクセス・メモリ・セルを有することを特徴とする、請
    求項６に記載のメモリ・アレイ。
  11. 【請求項１１】記憶ノードに接続した入力部を有するス
    タティック・インバータであり、上記スタティック・イ
    ンバータは、上記電源と接地の間の第二トランジスタと
    直列に接続した第一トランジスタを有し、第一および第
    二トランジスタの各々のベースは接続され、上記スタテ
    ィック・インバータの入力部を形成し、上記スタティッ
    ク・インバータはさらに、直列に接続した第一トランジ
    スタと第二トランジスタの中間の相補的記憶ノードを有
    し、 上記記憶ノードを電源に接続するためのインピーダンス
    と、 上記スタティック・インバータの出力部に接続した入力
    部を有し、上記記憶ノードを、書込み可能信号と復号し
    たワードライン信号のアンド論理の立ち上がり端から発
    生したワンショット・パルス信号を受信する書込みライ
    ンに接続する第三トランジスタと、 書込みライン・アクセス信号に応じて、上記記憶ノード
    をデータ・ビットラインに接続するための第四トランジ
    スタとを有することを特徴とする、シングルエンドの４
    デバイス型スタティック・ランダム・アクセス・メモリ
    ・セル・メモリ。
JP29515097A 1996-12-27 1997-10-28 単一のビットラインを有する４デバイス型ｓｒａｍセル Expired - Fee Related JP3307571B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/773,561 US5805496A (en) 1996-12-27 1996-12-27 Four device SRAM cell with single bitline
US08/773561 1996-12-27

Publications (2)

Publication Number Publication Date
JPH10188564A true JPH10188564A (ja) 1998-07-21
JP3307571B2 JP3307571B2 (ja) 2002-07-24

Family

ID=25098662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29515097A Expired - Fee Related JP3307571B2 (ja) 1996-12-27 1997-10-28 単一のビットラインを有する４デバイス型ｓｒａｍセル

Country Status (7)

Country Link
US (2) US5805496A (ja)
JP (1) JP3307571B2 (ja)
KR (1) KR100258277B1 (ja)
CN (1) CN1182535C (ja)
MY (1) MY117017A (ja)
SG (1) SG60156A1 (ja)
TW (1) TW335491B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352650B2 (en) 2005-05-27 2008-04-01 Nec Electronics Corporation External clock synchronization semiconductor memory device and method for controlling same

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4198201B2 (ja) * 1995-06-02 2008-12-17 株式会社ルネサステクノロジ 半導体装置
US5805496A (en) * 1996-12-27 1998-09-08 International Business Machines Corporation Four device SRAM cell with single bitline
US6226748B1 (en) 1997-06-12 2001-05-01 Vpnet Technologies, Inc. Architecture for virtual private networks
US6301696B1 (en) 1999-03-30 2001-10-09 Actel Corporation Final design method of a programmable logic device that is based on an initial design that consists of a partial underlying physical template
US6446242B1 (en) 1999-04-02 2002-09-03 Actel Corporation Method and apparatus for storing a validation number in a field-programmable gate array
US6211697B1 (en) 1999-05-25 2001-04-03 Actel Integrated circuit that includes a field-programmable gate array and a hard gate array having the same underlying structure
US6538954B2 (en) 2000-07-10 2003-03-25 Mitsubishi Denki Kabushiki Kaisha Multi-port static random access memory equipped with a write control line
JP2002033484A (ja) 2000-07-18 2002-01-31 Mitsubishi Electric Corp 半導体装置
US6275433B1 (en) 2000-08-30 2001-08-14 Micron Technology, Inc. Four transistor SRAM cell with improved read access
US6937063B1 (en) 2000-09-02 2005-08-30 Actel Corporation Method and apparatus of memory clearing with monitoring RAM memory cells in a field programmable gated array
US6366493B1 (en) 2000-10-24 2002-04-02 United Microelectronics Corp. Four transistors static-random-access-memory cell
US6304482B1 (en) * 2000-11-21 2001-10-16 Silicon Integrated Systems Corp. Apparatus of reducing power consumption of single-ended SRAM
US6614124B1 (en) 2000-11-28 2003-09-02 International Business Machines Corporation Simple 4T static ram cell for low power CMOS applications
US6590817B2 (en) 2001-07-23 2003-07-08 Micron Technology, Inc. 6F2 DRAM array with apparatus for stress testing an isolation gate and method
US20030048656A1 (en) * 2001-08-28 2003-03-13 Leonard Forbes Four terminal memory cell, a two-transistor sram cell, a sram array, a computer system, a process for forming a sram cell, a process for turning a sram cell off, a process for writing a sram cell and a process for reading data from a sram cell
US6804143B1 (en) 2003-04-02 2004-10-12 Cogent Chipware Inc. Write-assisted SRAM bit cell
US6967875B2 (en) * 2003-04-21 2005-11-22 United Microelectronics Corp. Static random access memory system with compensating-circuit for bitline leakage
US6864712B2 (en) * 2003-04-28 2005-03-08 Stmicroelectronics Limited Hardening logic devices
KR101066938B1 (ko) 2003-06-17 2011-09-23 엔엑스피 비 브이 메모리 장치, 재구성 가능한 프로그래밍가능 논리 장치 및 ｆｐｇａ
US7816740B2 (en) * 2008-01-04 2010-10-19 Texas Instruments Incorporated Memory cell layout structure with outer bitline
CN101981540B (zh) * 2008-04-17 2013-03-20 本质Id有限责任公司 减轻由负偏压温度不稳定性导致的预烧作用的方法
US7800936B2 (en) * 2008-07-07 2010-09-21 Lsi Logic Corporation Latch-based random access memory
US8072797B2 (en) * 2008-07-07 2011-12-06 Certichip Inc. SRAM cell without dedicated access transistors
US8363455B2 (en) 2008-12-04 2013-01-29 David Rennie Eight transistor soft error robust storage cell
US8153985B2 (en) * 2009-01-30 2012-04-10 Honeywell International Inc. Neutron detector cell efficiency
US20120306021A1 (en) * 2011-06-03 2012-12-06 Globalfoundries Inc. Semiconductor device and method of fabrication
TW201915818A (zh) * 2017-10-05 2019-04-16 香港商印芯科技股份有限公司 光學識別模組

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2309616C2 (de) * 1973-02-27 1982-11-11 Ibm Deutschland Gmbh, 7000 Stuttgart Halbleiterspeicherschaltung
US3870901A (en) * 1973-12-10 1975-03-11 Gen Instrument Corp Method and apparatus for maintaining the charge on a storage node of a mos circuit
JPS6055914B2 (ja) * 1979-10-19 1985-12-07 株式会社東芝 半導体記憶装置
US4527255A (en) * 1982-07-06 1985-07-02 Signetics Corporation Non-volatile static random-access memory cell
JPS62283494A (ja) * 1987-03-20 1987-12-09 Seiko Epson Corp 半導体メモリセル回路
US4872141A (en) * 1988-09-12 1989-10-03 General Electric Company Radiation hard memory cell having monocrystalline and non-monocrystalline inverters
KR940000894B1 (ko) * 1990-08-06 1994-02-03 재단법인 한국전자통신연구소 S램용 메모리셀
JPH0732200B2 (ja) * 1990-11-15 1995-04-10 株式会社東芝 スタティック型メモリセル
JPH06103781A (ja) * 1992-09-21 1994-04-15 Sharp Corp メモリセル回路
JP3033385B2 (ja) * 1993-04-01 2000-04-17 日本電気株式会社 半導体メモリセル
US5440508A (en) * 1994-02-09 1995-08-08 Atmel Corporation Zero power high speed programmable circuit device architecture
US5805496A (en) * 1996-12-27 1998-09-08 International Business Machines Corporation Four device SRAM cell with single bitline

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352650B2 (en) 2005-05-27 2008-04-01 Nec Electronics Corporation External clock synchronization semiconductor memory device and method for controlling same

Also Published As

Publication number Publication date
MY117017A (en) 2004-04-30
SG60156A1 (en) 1999-02-22
CN1182535C (zh) 2004-12-29
KR100258277B1 (ko) 2000-06-01
US5805496A (en) 1998-09-08
KR19980063471A (ko) 1998-10-07
US6011726A (en) 2000-01-04
CN1187011A (zh) 1998-07-08
JP3307571B2 (ja) 2002-07-24
TW335491B (en) 1998-07-01

Similar Documents

Publication Publication Date Title
JP3307571B2 (ja) 単一のビットラインを有する４デバイス型ｓｒａｍセル
US6380592B2 (en) Low power RAM memory cell using a precharge line pulse during write operation
US6181640B1 (en) Control circuit for semiconductor memory device
US7633794B2 (en) Static random access memory cell
US6674670B2 (en) Methods of reading and/or writing data to memory devices including virtual ground lines and/ or multiple write circuits and related devices
JPH11353880A (ja) 高密度記憶装置に適用するｓｒａｍセルの非対象デザイン
US7385840B2 (en) SRAM cell with independent static noise margin, trip voltage, and read current optimization
JPH10334656A (ja) 読取動作期間中に複数個のメモリセルの同時的リフレッシュを行なうマルチトランジスタダイナミックランダムアクセスメモリアレイアーキテクチュア
US7684274B2 (en) High performance, area efficient direct bitline sensing circuit
US6459611B2 (en) Low power SRAM memory cell having a single bit line
KR100253781B1 (ko) 스태틱형 반도체 기억 장치 및 그 동작 방법
US6215694B1 (en) Self-restoring single event upset (SEU) hardened multiport memory cell
US6862245B2 (en) Dual port static memory cell and semiconductor memory device having the same
US7630273B2 (en) Semiconductor integrated circuit
KR102397737B1 (ko) 혼합 문턱 전압 메모리 어레이
US10878894B2 (en) Memory device having low bitline voltage swing in read port and method for reading memory cell
JP2937719B2 (ja) 半導体記憶装置
US5220532A (en) Self-locking load structure for static ram
JP4553504B2 (ja) マルチプレクサ並びにこれを用いたメモリ回路及び半導体装置
US5852573A (en) Polyload sram memory cell with low stanby current
JP2000298989A (ja) Ｓｒａｍ読み出し回路およびｓｒａｍ読み出し方法
JPH04298893A (ja) 半導体記憶装置
EP0920026A1 (en) A low power RAM memory cell with a single bit line
JPS6267790A (ja) スタテイツク型ｒａｍ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees