JPH10189864A - モールドパッケージ用多層リードフレーム - Google Patents

モールドパッケージ用多層リードフレーム

Info

Publication number
JPH10189864A
JPH10189864A JP9334613A JP33461397A JPH10189864A JP H10189864 A JPH10189864 A JP H10189864A JP 9334613 A JP9334613 A JP 9334613A JP 33461397 A JP33461397 A JP 33461397A JP H10189864 A JPH10189864 A JP H10189864A
Authority
JP
Japan
Prior art keywords
extension
conductor
conductor surface
signal
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9334613A
Other languages
English (en)
Inventor
Michael A Lamson
エイ．ラムソン マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH10189864A publication Critical patent/JPH10189864A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/451—Multilayered leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/467—Multilayered additional interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/456—Materials
    • H10W70/458—Materials of insulating layers on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/461—Leadframes specially adapted for cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 アース面と電源面を効果的に使用したモール
ドパッケージ用多層リードフレームを提供する。 【解決手段】 半導体素子（１０、３２、１３２、２３
２）用多層リードフレームは、少なくとも一本の信号リ
ード（２０、１２０、２２０）、第一の導体面延長部分
（３６）を有する第一の導体面（２４、１２４、２２
４）、及び第二の導体面リード延長部分（３８）を有す
る第二の導体面（２８、１２８、２２８）を備えてい
る。前記信号リードの延長部分（３０、１３０、２３
０）、第一の導体面リード延長部分（３６）、及び第二
の導体面リード延長部分（３８）は、それらの延長部分
の少なくとも一部が共平面であるように一つ以上の段差
（４０、３４、１３７、１４０、２３７、２４０）を備
えて形成される。信号リード（２０、１２０、２２
０）、第一の導体層（２４、１２４、２２４）、及び第
二の導体層（２８、１２８、２２８）は、一つ以上の絶
縁層（２２、２６、１２２、１２６、２２２、２２６）
によってボンディングプロセス中に相対的位置を保持さ
れ、また絶縁される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子上の内
部結線用リードフレームの分野に関し、特にモールドパ
ッケージ用多層リードフレームに関する。
【０００２】
【従来の技術】多くの現在の電子装置は、種々のモジュ
ール型電子部品を組み込んでいる。例えば、パーソナル
コンピュータは、ＤＲＡＭメモリユニットの形状をした
モジュール型電子部品を備えている。各モジュール型電
子部品は、半導体基板上に製造された集積回路を備えて
いる。各モジュール型電子部品は、その本体から所定の
順序で伸びている一連のピンによって、その電子装置に
接続されている。それらのピンは、リードフレームのリ
ードに接続され、そのリードフレームの外部リードは、
その電子装置に接続されている。
【０００３】リードフレームは、モジュール型電子部品
の製造の間に集積回路に接続される。リードフレームを
集積回路に接続する方法には、ボールボンディング、ス
テッチボンディング、またはウエッジボンディングが含
まれる。次に、リードフレームは、電子装置との接続の
ために、外部リード、または、ある例では、ボールを有
する完全なパッケージを形成するために、プラスチック
モールドに封入される。半導体素子をパッケージングす
るための１つの方法は、ボンディングワイヤが半導体チ
ップまたはダイと、リードまたは平面との間に接続され
た後に、プラスチックモールドを使用することである。
【０００４】
【発明が解決しようとする課題】半導体素子は、止まる
ことなく性能を改善し続けている。半導体素子において
は、消費電力とクロック周波数が増加し続けているの
で、パッケージの中でアース面と電源面を使用すること
が、ますます普及してきている。アース面と電源面はア
ースと電源電流用のインダクタンス経路を減少するの
で、電圧降下を減少させ、さらに信号リードまたは信号
線の特性インピーダンスの制御を容易にする。モールド
パッケージ用多層リードフレームは、この目的に対して
有用である。
【０００５】モールドパッケージ用多層リードフレーム
は、信号、電源、及びアース各層又は面を有している。
アース面と電源面は、導体パターン又は信号リードの下
方で電流を運ぶ固体の平坦な導体片であり、導体パター
ンの寸法と、アース又は電源面からの距離とを調節する
ことによって、そのインピーダンスを大幅に制御するこ
とができる。種々の目的のために本明細書に添付してい
るラムソン（Lamson）への特許であり、テキサス・イン
スツルメンツ株式会社（Texas Instruments Incorporat
ed）に譲渡された米国特許第５，１６０，８９３号が、
一般参照文献である。
【０００６】
【課題を解決するための手段】本発明の一つの様態によ
れば、多層リードフレームは、延長部分を有する信号リ
ードと、第一の導体面延長部を有する第一の導体面と、
第二の導体面延長部を有する第二の導体面と、第一の導
体面の少なくとも一部と第二の導体面との間に配置され
た第一の絶縁層と、相対的な位置を保持するために、信
号リードの延長部分の少なくとも一部、第一の導体面延
長部の一部、及び第二の導体面の延長部の一部を収容し
ているモールドケースとを備えている。
【０００７】本発明の他の様態によれば、多層リードフ
レームは、延長部分を有する信号リードと、第一の導体
面延長部を有する第一の導体面と、第二の導体面延長部
を有する第二の導体面と、第一の導体面の少なくとも一
部と第二の導体面との間に配置された第一の絶縁層とを
備えて、第二の絶縁層が第一の導体面と信号リードとの
間に配置され、さらに、相対的な位置を保持するため
に、信号リードの延長部分の少なくとも一部、第一の導
体面延長部の一部、及び第二の導体面延長部の一部を、
モールドケースが収容している。本発明のさらに別の様
態によれば、第一の絶縁層と第二の絶縁層は、ボンディ
ングとモールドの間、信号リード、第一の導体層、及び
第二の導体層の相対位置を保持するために、接着剤を有
している。
【０００８】本発明の別の様態によれば、パッケージ化
半導体素子の製造方法は、少なくとも一つの第一の導体
面延長部を有する第一の導体面を形成するステップと；
少なくとも一つの第二の導体面延長部を有する第二の導
体面を形成するステップと；それぞれ延長部分を有する
複数の信号リードを形成するステップと；信号リードと
第一の導体面との間に第一の絶縁層を配置するステップ
と；第一の導体面と第二の導体面との間に第二の絶縁層
を配置するステップと；各延長部の少なくとも一部が他
の延長部と共平面になるように、信号リードの延長部
分、第一の導体面延長部、及び第二の導体面延長部を形
成するステップと；パッケージ化半導体素子を形成する
ために、信号リードの延長部分の一部、第一の導体面延
長部の一部、及び第二の導体面延長部の一部を含む素子
を、プラスチックモールドするステップとを備えてい
る。
【０００９】
【実施例】本発明の好ましい実施例とその利点は、種々
の図面の類似あるいは対応する部分には同じ参照番号を
使用している図１から図５までを参照することにより、
最もよく理解される。
【００１０】図１は、本発明のある様態によるダムバー
レス・リードフレーム１０の一部を示している。ダムバ
ーレス・パッケージングが導入される前は、モールディ
ングプロセスの間、リードを保持して、樹脂の流入を制
限するためのガスケットとして動作するダムバーが、リ
ードフレームに備わっていた。そのダムによるリードの
相互接続が、多くの制約を与えていた。ダムバーレス・
モールディング技術は、モールディングプロセス中に、
ガスケットとして動作する部分を含むクランプを備えて
いる。
【００１１】リードフレーム１０に取り付けられるもの
は、半導体チップ又はダイ１２である。信号リード１４
等の多数のリードは、リードフレーム１０にスタンピン
グされるか又はエッチングされて、半導体チップ１２上
のパッドにワイヤボンディングするためのリード又はリ
ードフィンガを備えている。図１に示す特定の実施例に
関しては、一部のリード群は低周波数信号用であり、別
のリード群は高周波数信号用である。高周波信号は導体
対１６等の導体対によって伝達される。導体対１６等の
導体対は、差動モードでの動作用に設けられ、つまり、
信号が一つの導体上をチップ１２に進み、他の導体上を
帰還するように、２つの導体が信号毎に使用される。他
の技術も同様に使用できる。
【００１２】導体対１６等の導体対によって取り扱われ
る高周波信号は、現時点では約３ＧＨｚまでの信号であ
る。差動モードは、その導体対の下部にあるアース面と
電源面を利用する制御されたインピーダンスを有してい
る。それらの面を追加することによって、さらに良い絶
縁性を得られ、またインピーダンス制御性を向上するこ
とができる。
【００１３】パッケージがモールドされるときに、プラ
スチック・モールドコンパウンドが上下の層を連結する
ように、穴１８等の多数の穴が種々の層又は面を貫通し
て設けられている。
【００１４】図２と図３は、信号リード２０、第一の非
導電性又は絶縁性の面あるいは層２２、第一の導体面又
は層２４（本実施例では電源面）、第二の非導電性又は
絶縁性の層あるいは面２６、及び第二の導体面又は層２
８（本実施例ではアース面）を有する多層ダムバーレス
・リードフレーム１０の、ある実施例を示している。半
導体チップ又はダイ１２は、図示のようにアース面２８
の一部分に配置される。接着剤が半導体チップ１２とア
ース面２８の間に使用される。図２は、一本の信号リー
ドしか示していないが、リードフレーム１０は、信号リ
ード２０が代表している複数の信号リードを備えること
ができるし、通常、備えている。
【００１５】信号リード２０は、パッケージ化半導体素
子３２の完成時には、モールディング６０から部分的に
伸びている信号リード延長部分３０を備えている。図示
の実施例では、信号リ−ド２０は段差部分３４を有して
いるので、信号リード２０の全部が共平面ではない。リ
ード２０の様々な部分を非共平面にするために、段差部
分３４は、リード２０の曲げ加工、アーク放電、又は任
意の処理で成形される。
【００１６】本実施例では電源面である第一の導体面２
４は、第一の導体面リード延長部３６を有している。図
示している特定の実施例について、第一の導体面２４と
その延長部３６は、共平面である。本実施例ではアース
面である第二の導体面２８は、第二の導体面延長部３８
を有している。第二の導体面延長部は、段差部分４０を
含んでいるので、第二の導体面２８の全てが、共平面で
ある訳ではない。
【００１７】ステップ３４に対応する信号リード延長部
分３０、第一の導体面延長部３６、及びステップ４０に
対応する第二の導体面延長部３８は、モールディングプ
ロセス中にクランプされ、さらに固定される実質的な共
平面を協同して提供する。延長部３０、３６、及び３８
は、印刷基板等に接続するためにパッケージ化半導体素
子３２のリードとなる。図２と図３は、３つの延長部し
か示していないが、所与のリードフレーム１０には、多
数の延長部分が含まれていることが、理解されるべきで
ある。本実施例において、三本の延長部３０、３６、及
び３８のそれぞれの部分が共平面になるように、延長部
３０、３６、及び３８の中の二つが曲げ加工されるか、
又は成形され、また別の実施例では、ボンディングとモ
ールディングの間に非共平面を維持できる異なる高さの
延長部を、モールディング時のクランプによって適応さ
せることができる。
【００１８】第一の絶縁層２２は、多数の適切な誘電体
材料のいずれからも形成できる。例えば、適切な材料の
一つは、ポリイミドである。図３で最も良く分かるよう
に、絶縁層２２は、一方の面に接着剤４２を有し、他の
接着剤４４を反対側の面に有している。同様に、第二の
絶縁層２６は、ポリイミドを含む多数の誘電体材料のい
ずれかから形成される。また、第二の絶縁層２６は、一
方の側に第一の接着剤４６と、他方の側に第二の接着剤
４８を有している。
【００１９】図３で最も良く分かるように、半導体チッ
プ１２へのワイヤボンディングを容易にするために、信
号リード２０の内側の端部、第一の絶縁層２２、導体面
２４、及び第二の絶縁層２６には、段差が付けられてい
る。例えば、ワイヤボンド５０が、信号リード２０上の
ボンディング目標５２と半導体チップ１２を電気的に接
続していることを示している。同様に、ボンディングワ
イヤ５４が、導体面２４と半導体チップ１２を電気的に
接続していることを示している。同様に、ワイヤボンド
５６が、導体面２８と半導体チップ１２を電気的に接続
していることを示している。
【００２０】接着剤４２、４４、４６、及び４８は、ボ
ンディングとモールディングプロセス中に、信号リード
２０、第一の絶縁層２２、電源面２４、第二絶縁層２
６、及びアース面２８によって形成される層を定位置に
保持する。ボンディングが終了すると、プラスチックモ
ールド又は樹脂５０が、モールディングプロセスの部品
として使用される。
【００２１】つまり、パッケージ化半導体素子３２は、
適切な金属のシートをエッチング、又はスタンピングと
メッキによって電源面２４を作成し；適切な金属のシー
トをエッチング、又はスタンピングとメッキによってア
ース面２８を作成し；適切な金属のシートをエッチン
グ、又はスタンピングとメッキによって複数の信号リー
ドを作成して、接着剤４２と４４を有する第一の絶縁層
２２（例えば、誘電体テープ）を貼り付け；接着剤４６
と４８を有する第一の絶縁層２６（例えば、別の誘電体
テープ）を貼り付け；延長部３０、３６、及び３８の少
なくとも一部が共平面になるように、三本の導体延長部
３０、３６、及び３８の中の少なくとも二本を、段差
（例えば、段差３４と４０）が付くように曲げるか成形
し；適切にチップ１２と、信号リード２０、電源面２
４、及びアース面２８とをワイヤボンディングし；さら
にプラスチックモールド又は樹脂６０を被覆することに
よって形成される。モールディングは、延長部３０、３
６、及び３８を保持して、多層リードフレームパッケー
ジ化素子を形成する。つまり半導体素子３２は、ここで
は多層プラスチック４方向フラットパッケージ（ＭＬＰ
ＱＦＰ）であるが、製造中には溶接や結合動作を必要と
しないで形成され、一部の外部リードは、アース面と電
源面の直接的な又は一体になった延長部分によって形成
される。
【００２２】図４は、本発明の別の実施例として形成さ
れたパッケージ化半導体素子１３２を示している。半導
体素子１３２は、ダムバーレス・リードフレーム１１０
で形成されている。本実施例は、信号層又はリード１２
０が段差３４等の段差を持っていないことを除いて、図
２と図３に示す実施例と殆どの様態に於いて類似である
が、段差は、後述のように他の層では使用されている。
前記のように、半導体チップ１１２は、導体アース面１
２８上に配置されている。第一の絶縁層１２２は、信号
リード１２０と導体面又は電源面１２４を分離しながら
保持している。第二の絶縁層１２６は、電源面１２４と
アース面１２８を分離しながら保持している。ワイヤボ
ンド１５０、１５４、及び１５６は、それぞれチップ１
１２と、信号リード１２０、電源面１２４、及びアース
面１２８とを接続している。断面図である図４は、外部
リードを形成するために、プラスチックモールディング
１６０から伸びている信号リード延長部１３０を示して
いる。信号リードの延長部１３０の一部と共平面になる
延長部分を設けるために、アース面１２８の一部に段差
１４０がある。同様に、信号リードの延長部１３０の一
部と共平面になる電源面１２４の延長部分を設けるため
に、電源面１２４に段差１３７がある。段差１４０と１
３７は、アース面１２８と電源面１２４の延長部分が信
号リード延長部分１３０と共平面になれるようにするの
で、ダムバーレス・モールディング技術を使用してそれ
らの延長部分のモールディングが容易にできる。
【００２３】図５は、さらに別の実施例を示している。
パッケージ化半導体素子２３２は、リードフレーム２１
０で形成されている。パッケージ化半導体素子２３２
は、段差部分２３７を有する延長部を持つ第一の導体面
２２４を備えている。第二の導体層又は面２２８は、段
差部分２４０を備えている。信号リード２２０は、外部
リード部分２３０の方に伸びていて、信号リード２２
０、第一の導体層２２４、及び第二の導体層２２８は、
それぞれボンディングワイヤ２５０、２５４、及び２５
６によって半導体チップ２１２と電気的に接続されてい
る。前記の実施例に関連して説明したように、ボンディ
ングとモールディングの間、信号リード２２０、第一の
導体層２２４、及び第二の導体層２２８を分離して、一
時的に保持するために、絶縁層２２２と２２６が、接着
剤と共に使用される。図５に示すパッケージ化半導体素
子２３２は、リードの延長部分２３０が逆方向に曲げら
れ、又は段差を付けられた状態で示されている以外は、
図４のパッケージ化半導体素子と同じように作成され、
チップ２１２が配置されている面と向かい合っているア
ース面、又は第二導体面２２８の一部は、プラスチック
モールディング２６０に被覆されていないという制限さ
れた状態に、プラスチックモールディング２６０は置か
れている。これにより、導体面２２８の片面を露出する
か又は導体面２２８にヒートシンク２８０（陰線で示
す）を取り付けることが可能になる。導体面２２８の片
面の露出又はヒートシンク２８０の取付によって、半導
体素子２３２からの放熱を増加することが可能になる。
【００２４】以上の説明に関し更に以下の項を開示する （１）延長部分を有する信号リードと；第一の導体面延
長部を有する第一の導体面と；第二の導体面延長部を有
する第二の導体面と；前記信号リードの少なくとも一部
と前記第一の導体面との間に配置された第一の絶縁層
と；前記第一の導体面の少なくとも一部と前記第二の導
体面との間に配置された第二の絶縁層と；少なくとも、
前記信号リードの延長部分の一部、前記第一の導体面延
長部の一部、及び前記第二の導体面延長部の一部を、そ
れらの相対位置を保持するために、収容するモールドケ
ースと、を具備する、多層リードフレーム。 （２）第１項記載の多層リードフレームであって、さら
に、前記第一の絶縁層に付加される第一と第二の接着層
と前記第二の絶縁層に付加される第三と第四の接着層と
を具備する、多層リードフレーム。
【００２５】（３）第１項記載の多層リードフレームで
あって、前記第一の導体面が電源面を具備していること
を特徴とする、多層リードフレーム。
【００２６】（４）第１項記載の多層リードフレームで
あって、前記第二の導体面がアース面を具備しているこ
とを特徴とする、多層リードフレーム。
【００２７】（５）第１項記載の多層リードフレームで
あって、半導体ダイを受け入れるために、さらに、前記
第二の導体面上にダイパッドを具備する、多層リードフ
レーム。
【００２８】（６）第１項記載の多層リードフレームで
あって、前記信号リードの延長部分、前記第一の導体面
延長部の一部、及び前記第二の導体面延長部の一部が共
平面であることを特徴とする、多層リードフレーム。
【００２９】（７）第１項記載の多層リードフレームで
あって、前記信号リードの前記延長部分が段差部分を有
することを特徴とする、多層リードフレーム。
【００３０】（８）第１項記載の多層リードフレームで
あって、前記第一の導体面延長部の一部が段差部分を有
することを特徴とする、多層リードフレーム。
【００３１】（９）第１項記載の多層リードフレームで
あって、前記信号リードの前記延長部分の一部、前記第
一の導体面延長部の一部、及び前記第二の導体面延長部
の一部が共平面になるように、前記信号リードの前記延
長部分が第一の段差部分を有し、また前記第二の導体面
延長部が第二の段差部分を有することを特徴とする、多
層リードフレーム。
【００３２】（１０）第１項記載の多層リードフレーム
であって、前記第一の絶縁層がポリイミドテープを具備
していることを特徴とする、多層リードフレーム。
【００３３】（１１）延長部分を有する信号リードと；
少なくとも一本の一体化された第一の導体面延長部を有
する第一の導体面と；前記信号リードの少なくとも一部
と前記第一の導体面との間に配置された第一の絶縁層
と；前記信号リードと第一の導体面の相対位置を保持す
るために、前記信号リードの前記延長部分の少なくとも
一部と、前記第一の導体面延長部の少なくとも一部を収
容するモールドケースと、を具備する、多層リードフレ
ーム。 （１２）第１１項記載の多層リードフレームであって、
さらに、少なくとも一本の一体化された第二の導体面延
長部を有する第二の導体面と；前記第一の導体面の少な
くとも一部と前記第二の導体面との間に配置された第二
の絶縁層と、を具備する、多層リードフレーム。
【００３４】（１３）第１１項記載の多層リードフレー
ムであって、さらに、前記第一の導体面の一方の面に熱
的に結合されたヒートシンクを具備する、多層リードフ
レーム。
【００３５】（１４）パッケージ化半導体素子の製造方
法に於いて、少なくとも一本の第一の導体面延長部分を
有する第一の導体面を形成するステップと；少なくとも
一本の第二の導体面延長部分を有する第二の導体面を形
成するステップと；それぞれが延長部分を有する複数の
信号リードを形成するステップと；前記複数の信号リー
ドと第一の導体面との間に第一の絶縁層を配置するステ
ップと；前記第一の導体面と前記第二の導体面との間に
第二の絶縁層を配置するステップと；各延長部分の少な
くとも一部が、他の延長部分と共平面になるように、前
記複数の信号リードの延長部分、前記第一の導体面延長
部、及び第二の導体面延長部を形成するステップと；前
記パッケージ化半導体素子を形成するために、前記信号
リードの前記延長部分の一部、前記第一の導体面延長
部、及び前記第二の導体面延長部を含む前記素子をプラ
スチックモールドするステップと、を具備する、パッケ
ージ化半導体素子の製造方法。 （１５）第１４項記載の多層リードフレームの製造方法
であって、前記信号リードと第一の導体面との間に第一
の絶縁層を配置する前記ステップが、前記第一の導体面
と信号リードに前記第一の絶縁層との接触を保たせるた
めに、第一の面と第二の面に接着剤を有している前記第
一の絶縁層を、前記信号リードと第一の導体面との間に
配置する前記ステップを具備する、多層リードフレーム
の製造方法。
【００３６】（１６）第１４項記載の多層リードフレー
ムの製造方法であって、前記第一の導体面と前記第二の
導体面との間に第二の絶縁層を配置する前記ステップ
が、前記第一の導体面と第二の導体面に前記第二の絶縁
層との接触を保たせるために、第一の面と第二の面に接
着剤を有している前記第二の絶縁層を、前記第一の導体
面と前記第二の導体面との間に配置する前記ステップを
具備する、多層リードフレームの製造方法。
【００３７】（１７）第１４項記載の多層リードフレー
ムの製造方法であって、各延長部の少なくとも一部が他
の延長部と共平面になるように、前記信号リードの前記
延長部分、前記第一の導体面延長部、及び第二の導体面
延長部を形成する前記ステップが、それに段差部分を設
けるために前記複数の信号リードの各信号リードの前記
延長部分を曲げる前記ステップを具備していることを特
徴とする、多層リードフレームの製造方法。
【００３８】（１８）第１４項記載の多層リードフレー
ムの製造方法であって、各延長部分の少なくとも一部が
他の延長部と共平面になるように、前記信号リードの前
記延長部分、前記第一の導体面延長部、及び第二の導体
面延長部を形成する前記ステップが、それに段差部分を
設けるために前記第二の導体面延長部を曲げる前記ステ
ップを具備していることを特徴とする、多層リードフレ
ームの製造方法。
【００３９】（１９）第１４項記載の多層リードフレー
ムの製造方法であって、各延長部分の少なくとも一部が
他の延長部と共平面になるように、前記信号リードの前
記延長部分、前記第一の導体面延長部、及び第二の導体
面延長部を形成する前記ステップが、それに段差部分を
設けるために前記第一の導体面延長部を曲げる前記ステ
ップを具備していることを特徴とする、多層リードフレ
ームの製造方法。
【００４０】（２０）第１４項記載の多層リードフレー
ムの製造方法であって、熱伝導を促進するために、さら
に、前記第二の導体面の片面にヒートシンクを連結する
前記ステップを具備している、多層リードフレームの製
造方法。
【００４１】（２１）半導体素子用多層リードフレーム
は、少なくとも一本の信号リード、第一の導体面延長部
を有する第一の導体面、及び第二の導体面延長部を有す
る第二の導体面を備えている。前記信号リードの延長部
分、第一の導体面延長部、及び第二の導体面延長部は、
前記延長部の少なくとも一部が共平面であるように、一
つ以上の段差を備えて形成される。信号リード、第一の
導体層、及び第二の導体層は、一つ以上の絶縁層によっ
てボンディングプロセス中に相対的位置を保持され、ま
た絶縁される。
【００４２】本発明は前記の詳細な説明によって部分的
に図示され、記述されているが、種々の他の変形や変更
は、本発明の精神や範囲を逸脱することなく実施するこ
とができることは当業者にとっては明白であり、本発明
は特許請求の範囲によってのみ限定される。
【００４３】
【発明の効果】本発明の技術的な利点は、リードフレー
ムが溶接等の結合操作を必要としないで、アース面と電
源面に接続されていることである。本発明の他の利点
は、多層リードフレームの数本の外部リードが、アース
面と電源面、又はそれらの延長部の一体化された部分で
あることである。本発明のさらに別の技術的利点は、他
の多層設計品よりも製造しやすいことである。本発明の
さらに別の技術的利点は、アース面と電源面がそのパッ
ケージの一方の外周端に近づくように延長できることで
ある。
【図面の簡単な説明】
【図１】本発明のある様態によるリードフレームの一部
の半分を示す平面図。
【図２】本発明のある様態による多層リードフレームの
一部を示す斜視図。
【図３】モールドコンパウンドを加えた、図１のリード
フレームの断面正面概略図。
【図４】本発明の他の様態によるパッケージ化されたダ
イの断面正面概略図。
【図５】本発明のさらに別の様態によるパッケージ化さ
れたダイの断面正面概略図。
【符号の説明】
１０ リードフレーム １２ 半導体チップ ２０ 信号リード ２２、２６ 絶縁層 ２４、２８ 導体面 ３０ 信号リード延長部分 ３４、４０ 段差 ３６、３８ 延長部 ５０、５４、５６ ボンディングワイヤ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 延長部分を有する信号リードと；第一の
    導体面延長部を有する第一の導体面と；第二の導体面延
    長部を有する第二の導体面と；前記信号リードの少なく
    とも一部と前記第一の導体面との間に配置された第一の
    絶縁層と；前記第一の導体面の少なくとも一部と前記第
    二の導体面との間に配置された第二の絶縁層と；少なく
    とも、前記信号リードの延長部分の一部、前記第一の導
    体面延長部の一部、及び前記第二の導体面延長部の一部
    を、それらの相対位置を保持するために、収容するモー
    ルドケースと、 を具備する、多層リードフレーム。
  2. 【請求項２】 延長部分を有する信号リードと；少なく
    とも一本の一体化された第一の導体面延長部を有する第
    一の導体面と；前記信号リードの少なくとも一部と前記
    第一の導体面との間に配置された第一の絶縁層と；前記
    信号リードと第一の導体面の相対位置を保持するため
    に、前記信号リードの前記延長部分の少なくとも一部
    と、前記第一の導体面延長部の少なくとも一部を収容す
    るモールドケースと、 を具備する、多層リードフレーム。
  3. 【請求項３】 パッケージ化半導体素子の製造方法に於
    いて、 少なくとも一本の第一の導体面延長部分を有する第一の
    導体面を形成するステップと；少なくとも一本の第二の
    導体面延長部分を有する第二の導体面を形成するステッ
    プと；それぞれが延長部分を有する複数の信号リードを
    形成するステップと；前記複数の信号リードと第一の導
    体面との間に第一の絶縁層を配置するステップと；前記
    第一の導体面と前記第二の導体面との間に第二の絶縁層
    を配置するステップと；各延長部分の少なくとも一部
    が、他の延長部分と共平面になるように、前記複数の信
    号リードの延長部分、前記第一の導体面延長部、及び第
    二の導体面延長部を形成するステップと；前記パッケー
    ジ化半導体素子を形成するために、前記信号リードの前
    記延長部分の一部、前記第一の導体面延長部、及び前記
    第二の導体面延長部を含む前記素子をプラスチックモー
    ルドするステップと、 を具備する、パッケージ化半導体素子の製造方法。
JP9334613A 1996-12-04 1997-12-04 モールドパッケージ用多層リードフレーム Pending JPH10189864A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3257596P 1996-12-04 1996-12-04
US032575 1996-12-04

Publications (1)

Publication Number Publication Date
JPH10189864A true JPH10189864A (ja) 1998-07-21

Family

ID=21865659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9334613A Pending JPH10189864A (ja) 1996-12-04 1997-12-04 モールドパッケージ用多層リードフレーム

Country Status (3)

Country Link
EP (1) EP0847087A3 (ja)
JP (1) JPH10189864A (ja)
KR (1) KR19980063740A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012039114A1 (ja) * 2010-09-24 2012-03-29 オンセミコンダクター・トレーディング・リミテッド 回路装置
JP2016082064A (ja) * 2014-10-16 2016-05-16 新電元工業株式会社 半導体装置の製造方法、半導体装置、金型およびリードフレーム
US12571972B2 (en) 2022-08-10 2026-03-10 Kabushiki Kaisha Toshiba Electronic package and method of manufacturing an electronic package

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900622B (zh) * 2014-03-06 2018-02-06 扬智科技股份有限公司 导线架以及芯片封装结构
CN114628263B (zh) * 2022-05-13 2022-08-05 威海三维曲板智能装备有限公司 一种光电混合封装结构及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
JPH01233732A (ja) * 1988-03-15 1989-09-19 Fujitsu Ltd 半導体装置
JP2569217B2 (ja) * 1990-11-30 1997-01-08 三菱電機株式会社 半導体装置
JPH0645504A (ja) * 1992-07-21 1994-02-18 Miyazaki Oki Electric Co Ltd 半導体装置
KR950702068A (ko) * 1993-04-06 1995-05-17 쓰지 가오루 반도체 소자용 패키지(package for semiconductor chip)
JPH06342853A (ja) * 1993-04-06 1994-12-13 Tokuyama Soda Co Ltd 半導体素子用パッケージ
US5665473A (en) * 1994-09-16 1997-09-09 Tokuyama Corporation Package for mounting a semiconductor device
JP2536459B2 (ja) * 1994-09-26 1996-09-18 日本電気株式会社 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012039114A1 (ja) * 2010-09-24 2012-03-29 オンセミコンダクター・トレーディング・リミテッド 回路装置
US9363894B2 (en) 2010-09-24 2016-06-07 Semiconductor Components Industries, Llc Circuit device
JP2016082064A (ja) * 2014-10-16 2016-05-16 新電元工業株式会社 半導体装置の製造方法、半導体装置、金型およびリードフレーム
US12571972B2 (en) 2022-08-10 2026-03-10 Kabushiki Kaisha Toshiba Electronic package and method of manufacturing an electronic package

Also Published As

Publication number Publication date
EP0847087A3 (en) 1999-11-17
KR19980063740A (ko) 1998-10-07
EP0847087A2 (en) 1998-06-10

Similar Documents

Publication Publication Date Title
JP2582013B2 (ja) 樹脂封止型半導体装置及びその製造方法
US5172214A (en) Leadless semiconductor device and method for making the same
US5726493A (en) Semiconductor device and semiconductor device unit having ball-grid-array type package structure
US6723582B2 (en) Method of making a semiconductor package having exposed metal strap
JP2547697B2 (ja) 多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
JPH0637248A (ja) 積み重ね半導体マルチチップモジュールおよびその製造方法
JPH06224246A (ja) 半導体素子用高多端子化パッケージ
JP2004521493A (ja) 半導体デバイス用非モールドパッケージ
JPH0669402A (ja) プリント基板およびその製造方法
US8445997B2 (en) Stacked packaged integrated circuit devices
JPH0570316B2 (ja)
JPH0394430A (ja) 半導体装置およびその製造方法
US5704593A (en) Film carrier tape for semiconductor package and semiconductor device employing the same
JPH10189864A (ja) モールドパッケージ用多層リードフレーム
KR100390466B1 (ko) 멀티칩 모듈 반도체패키지
US7808088B2 (en) Semiconductor device with improved high current performance
TWI283048B (en) New package system for discrete devices
JP3466354B2 (ja) 半導体装置
KR100212392B1 (ko) 반도체 패키지
TW445601B (en) Die-embedded ball grid array packaging structure with leadframe
US6699734B2 (en) Method and apparatus for coupling a semiconductor die to die terminals
JP2784209B2 (ja) 半導体装置
KR100369501B1 (ko) 반도체패키지
KR20010066269A (ko) 반도체 패키지 및 그 제조방법