JPH01233732A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01233732A
JPH01233732A JP63059475A JP5947588A JPH01233732A JP H01233732 A JPH01233732 A JP H01233732A JP 63059475 A JP63059475 A JP 63059475A JP 5947588 A JP5947588 A JP 5947588A JP H01233732 A JPH01233732 A JP H01233732A
Authority
JP
Japan
Prior art keywords
conductive layer
semiconductor device
device chip
pin
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63059475A
Other languages
English (en)
Inventor
Akihisa Haraguchi
原口 明久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63059475A priority Critical patent/JPH01233732A/ja
Publication of JPH01233732A publication Critical patent/JPH01233732A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置の改良に関し、特に、樹脂封止された半導体
装置の改良に関し、 半導体装置チップのグランド電位を常時安定に保持する
ことによって信号電圧が確実に作動し、また、高速変化
信号が入力される場合にも、信号線間にクロストークが
発生せず、さらに半導体装置チップの電源電圧を常時安
定に保持することによって信号電圧がより確実に作動し
、また、電源線からのノイズ障害を受けないように改良
された樹脂封止された半導体装置を提供することを目的
とし、 グランド用ピンと接続された第1導を層と、該第1導電
層上に接着された第1絶縁物層と、該第1絶縁物層上に
接着された電源用ピンと信号用ピンとをなす第2導電層
とよりなる積層体上に半導体装置チップが搭載され、該
半導体装置チップのパッドの各々は、前記グランド用ピ
ンと接続された第1導電層と、前記第2導電層の電源用
および信号用ピンとにボンディングされ、前記半導体装
置チップと、前記第1導電層と、前記第1絶縁物層と、
前記第2導電層とが樹脂封止されるか、電源用ピンと接
続された第3導電層と、該第3導電体層上に接着された
第2絶縁物層と、該第2絶縁物層上に接着されたグラン
ド用ピンと接続された第4導電層と、該第4導電層上に
接着された第3絶縁物層と、該第3絶縁物層上に接着さ
れた信号用ピンをなす第5導電層とよりなる積層体上に
半導体装置チップが搭載され、該半導体装置チップのパ
ッドの各々は、電源用ピンと接続された第3導電層と、
前記グランド用ピンと接続された第4導電層と、前記第
5導電層の信号用ピンとにボンディングされ、前記半導
体装置チップと、前記第3導電層と、前記第2絶縁物層
と、前記第4導電層と、前記第3絶縁物層と、前記第5
導を層とが樹脂封止されるか、またはグランド用ピンと
接続され、半導体装置チップ搭載領域に開口を有する第
6導電層と、該第6導電層と隔離し、該第6導電層と対
向して設けられ、半導体装置チップ搭載領域に凹部が形
成されてなるステージと、該ステージの凹部に搭載され
た半導体装置チップのパッドの各々は、前記グランド用
ピンと接続されてなる第6導電層と、前記その他のピン
とにボンディングされ、前記半導体装置チップと、前記
第6導電層と、前記ステージと、グランド用を除くその
他のピンとが樹脂封止されるよう構成する。
〔産業上の利用分野〕
本発明は、半導体装置の改良に関する。特に、樹脂封止
された半導体装置の改良に関する。
〔従来の技術〕
従来技術に係る樹脂封止された半導体装置は、半導体装
置チップを搭載するステージと、半導体装置チップのパ
ッドとポジディングされるピンとを有するリードフレー
ムを使用し、半導体装置チップをこのリードフレームの
ステージ上に搭載し、半導体装置チップのパッドの各々
と、リードフレームのピンとをボンディングした後、ス
テージに載置された半導体装置チップとピンとの組み合
わせを金型に入れて樹脂封止して形成される。
このようにして形成されたモールドパッケージ型半導体
装置の信号用と、電源用と、グランド用とのピンは、そ
れぞれ同一平面上に隣接して配設されている。
〔発明が解決しようとする課題〕
樹脂封止された半導体装置チップに入力される信号電圧
が、有効に動作するためには、半導体装置チップのグラ
ンド電位が変動することなく、常時安定に保持されるこ
とが必要である。
従来技術に係る樹脂封止された半導体装置チップにおい
ては、ピンから半導体装置チップまでのグランド線のイ
ンダクタンスが大きく、半導体装置チップに信号電流が
流れた時に、グランド線に無視できない電圧降下が発生
し、半導体装置チップのグランド電位が上昇し、その結
果人力された信号電圧とグランド電位との電位差が減少
し、信号電圧が有効に動作しないことがある。また、ピ
ンから半導体装置チップまでの電源線のインダクタンス
も大きく、信号電流が流れた時に半導体装置チップに入
力される電流電圧が降下し、前記接地線の場合と同様に
、信号電圧が有効に動作しないことがある。さらに、高
速に変化する信号が入力される場合には、隣接する信号
線間に高周波電M178導によるクロストークが発生す
ることがあり、また、電源用ピンが信号用ピンと隣接し
て設けられているので、電源線のノイズが信号線に誘導
されることもある。
本発明の目的は、これらの欠点を解消することにあり、
第1の目的は、半導体装置チップのグランド電位を常時
安定に保持することによって信号電圧が確実に作動し、
また、高速変化信号が入力される場合にも、信号線間に
クロストークが発生しない樹脂封止された半導体装置を
提供することにあり、 第2の目的は、第1の目的に加えて、半導体装置チップ
の電源電圧を常時安定に保持することによって信号電圧
がより確実に作動し、また、電源線からのノイズ障害を
受けない樹脂封止された半導体装置を提供することにあ
る。
【課題を解決するための手段〕
上記の第1の目的は、グランド用ピン(12)と接続さ
れた第1導電層(1)と、該第1導電層(1)上に接着
された第1絶縁物層(2)と、該第1絶縁物層(2)上
に接着された電源用ピンと信号用ピン(32)とをなす
第2導電層(3)とよりなる積層体上に半導体装置チッ
プ(9)が搭載され、該半導体装置チップ(9)のパッ
ドの各々は、前記グランド用ピン(12)と接続された
第1導電層(1)と、前記第2導電層(3)の電源用お
よび信号用ピン(32)とにボンディングされ、前記半
導体装置チップ(9)と、前記第1導電層(1)と、前
記第1絶縁物層(2)と、前記第2導電層(3)とが樹
脂封止されるか、グランド用ピン(103)と接続され
、半導体装置チップ搭載$1域に開口(102)を有す
る第6導電層(100)と、該第6導電Ji (100
)と隔離し、該第6導電11i (100)と対向して
設けられ、半導体装置チップ搭載頭載に凹部が形成され
てなるステージ(112)と、該ステージ(112)の
凹部に搭載された半導体装置チップ(9)のパッドの各
々は、前記グランド用ピン(103)と接続されてなる
第6導電層(100)と、前記その他のピン(113)
とにボンディングされ、前記半導体装置チップ(9)と
、前記第6導電層(100)と、前記ステージ(112
)と、グランド用を除くその他のピン(113)とが樹
脂封止されるかによって達成され、上記の第2の目的は
、電源用ピン(42)と接続された第3導電層(4)と
、該第3導電体層(4)上に接着された第2絶縁物層(
5)と、該第2絶縁物層(5)上に接着されたグランド
用ピン(62)と接続された第4導電層(6)と、該第
4導電層(6)上に接着された第3絶縁物層(7)と、
該第3絶縁物層(7)上に接着された信号用ピン(82
)をなす第5導電層(8)とよりなる積層体上に半導体
装置チップ(9)が搭載され、°該半導体装置チップ(
9)のパッドの各々は、電源用ピン(42)と接続され
た第3導電層(4)と、前記グランド用ピン(62)と
接続された第4導電層(6)と、前記第5導電J!I(
8)の信号用ピン(82)とにボンディングされ、前記
半導体装置チップ(9)と、前記第3導電層(4)と、
前記第2絶縁物層(5)と、前記第4導電層(6)と、
前記第3絶縁物層(7)と、前記第5導電層(8)とが
樹脂封止されることによって達成される。
〔作用〕
本発明に係る樹脂封止された半導体装置においては、グ
ランド用ピンがモールドパッケージの平面積とほぼ同じ
平面積を有する大きな導電層と接続されており、半導体
装置チップのグランド用パッドが、この大きな面積を有
する導電層を介してグランド用ピンと接続されるので、
グランド線のインダクタンスが極めて小さくなる。した
がって、グランド線に信号電流が流れても、グランド線
における電圧降下が少なく、半導体装置チップのグラン
ドの電位は殆んど変動せず安定し、半導体装置チップに
入力される信号電圧が有効に動作することになる。また
、グランドされた導tiがすべての信号用ピンに対接し
て設けられているので、′ri&磁シールド効果があり
、電磁誘導による各信号線間のクコストークが低減され
る。
さらに、電源用ピンを信号用ピンと分離して別の導電層
と接続し、この電源用ピンと接続された導電層を、グラ
ンド用ピンと接続された導電層をはさんで信号用ピンを
なす導T!j、Nと反対側に配設し、電源線のインダク
タンスを小さくして半導体装置チップに入力される電源
電圧の変動を少なくするとともに、電源線から信号線へ
のノイズの誘導を遮蔽することができる。
〔実施例〕 以下、図面を参照しつ一1本発明に係る半導体装置の3
つの実施例について説明する。
策士A 第2図参照 図は、グランド用ピン12と接続された厚さ0.II程
度の第1導電層1がスプロケット11から切り離される
前の状態を示す平面図である。第1導電層lの平面寸法
はモールドパッケージの平面寸法より多少小さめに形成
される。
第3図参照 図は、第1絶縁物N2がスプロケット21から切り離さ
れる前の状態を示す平面図である。第1絶縁物層2の幅
は、前記第1導電層1の幅と同一であり、中央に半導体
装置チップ9が通過しうる大きさの第1の孔22と、半
導体装置チップのグランド用パッドと第1導電層1とを
ボンディングするボンディングワイヤが通りうる第1の
切り欠き部23とを有する。
第4図参照 図は、グランド用ピンを除く他のピン32からなる厚さ
0.1mm+程度の第2導電層3がスプロケット31か
ら切り離される前の状態を示す平面図である。
第1導電層l上に第1絶縁物層2を接着し、さらに第1
絶縁物層2上に第2導電層3を接着する。
第1導電層1の表面は第1絶縁物層2の第1の孔22と
第1の孔22に設けられた第1の切り欠き部23とに対
応する領域において露出する。この露出している第1導
電層lの中央部に半導体装置チップ9を搭載し、半導体
装置チップ9のグランド用パッドと第1導電層1とを、
第1絶縁物N2の第1の孔22に設けられた第1の切り
欠き部23を介してボンディングし、その他のバンドと
第2導電層3のピンとをそれぞれボンディングし、半導
体装置チップと、第1導電層lと、第1絶縁物層2と、
第2導電層3とを金型に入れて樹脂封止をした後、スプ
ロケットから切断分離するとともに、ピン相互間の連結
部材を除去して樹脂封止された半導体装置を形成する。
第1a図参照 図は、上記工程をもって形成されたモールドパッケージ
型半導体装置の断面を示す、1はグランド用ピン12と
接続された第1導電層であり、2は第1の切り欠き部2
3を有する第1絶縁物層であり、3は信号用ピンと電源
用ピン32とからなる第2導電層であり、9は半導体装
置チップである。
半導体装置チップ9のグランド用パッドは、大きな面積
を存する第1導電層1を介してグランド用ピン12と接
続されているので、グランド線のインダクタンスが小さ
くなり、半導体装置チップ9のグランド電位が安定する
。また、信号用ピン32は、これと対向して設けられた
グランドされた第1導電層1によって!磁的にシールド
されるので、信号線間のクロストークが低減する。
l貞 第5図参照 図は、電源用ピン42と接続された厚さ0.1−置程度
の第3導電層4がスプロケット41から切り離される前
の状態を示す平面図である。第3導電層4の平面寸法は
モールドパッケージの平面寸法より多少小さめに形成さ
れる。
第6図参照 図は、第2絶縁物層5がスプロケット51から切り離さ
れる前の状態を示す平面図である。第2絶縁物層5の幅
は、前記第3導電層4と同一であり、半導体装置チップ
の電源用パッドと第3導電層4とをボンディングするボ
ンディングワイヤが通りうる第2の孔52が形成されて
いる。
第7図参照 図は、グランド用ピン62と接続された厚さ0.11I
11程度の第4導電層6がスプロケット61から切り離
される前の状態を示す平面図であり、半導体装置チップ
の電源用パッドと第3導電j!14とをボンディングす
るボンディングワイヤが通りうる第3の孔63が形成さ
れている。この第3の孔63の位置は、第2絶縁物層5
に設けられた第2の孔52の位置と同一である。
第8図参照 図は、第3絶縁物層7がスプロケット71から切り離さ
れる前の状態を示す平面図である。中央に半導体装置チ
ップが通過しうる大きさの第4の孔72が形成され、こ
の第4の孔72には、半導体装置チップの電源用パッド
と第3導電層4とをボンディングするボンディングワイ
ヤが通りうる第2の切り欠き部73と、半導体装置チッ
プのグランド用パッドと第4導電層6とをボンディング
するボンディングワイヤが通りうる第3の切り欠き部7
4とが設けられている。第2の切り欠き部73の位置は
、第2絶縁物層5に設けられた第2の孔52の位置と、
第4導電層6に設けられた第3の孔63の位置と同一で
ある。
第9図参照 図は、電源用ピン42とグランド用ピン62とを除く信
号用ピン82からなる第5導電層8がスプロケット81
から切り離される前の状態を示す平面図である。
以上説明せる第3導電層4と、第2絶縁物層5と、第4
導電層6と、第3絶縁物層7と、第5導電層8とを順次
下から上へ相互に接着しながら積層する。第3絶縁物層
7に形成されている第4の孔72を介して、第4導電層
6上に半導体装置チップ9を搭載し、半導体装置チップ
の電源用パッドと第3導電層4とを、第2絶縁物層5の
第2の孔52と第4導電層6の第3の孔63と第3絶縁
物層7の第2の切り欠き部73とを介してボンディング
し、次に半導体装置チップのグランド用パッドと第4導
電層6とを、第3絶縁物層7の第3の切り欠き部74を
介してボンディングし、次に半導体装置チップの信号用
パッドと第5導電層8のピン82とをボンディングし、
第1例と同様に樹脂封止し、樹脂封止された半導体装置
を形成する。
第1b図参照 図は、上記工程をもって形成されたモールドパッケージ
型半導体装置の断面を示す、4は電源用ピン42が接続
された第3導電層であり、5は第2の孔52を有する第
2絶縁物層であり、6は第3の孔63を有し、グランド
用ピン62と接続された第4導電層であり、7は第4の
孔72と第2の切り欠き部73と第3の切り欠き部74
とを有する第3絶縁物層であり、8は信号用ピン82か
らなる第5導電層であり、9は半導体装置チップである
半導体装置チップ9のグランド用パッドは、大きな面積
を有する第4導電層6を介してグランド用ピン62と接
続されるので、グランド線のインダクタンスが小さくな
り、半導体装置チップ9のグ −ランド電位が安定する
。また、信号用ピン82は、これと対向して設けられた
グランドされた第4導電層6によって電磁的にシールド
されるので、信号線間のクロストークが低減する。さら
に、半導体装置チップ9の電源用パッドが、大きな面積
を有する第3導電層4を介して電源用ピン42と接続さ
れるので、tifl線のインダクタンスが小さくなり、
半導体装置チップ9に印加される電源電圧が安定する。
員主勇 第10(a)図、第10(b)図参照 第tO(a)図は半導体装置チップを搭載する領域に開
口102と、グランド用ピン103とを有する第6導電
層100がスロケッ) 101から切り離される前の状
態を示す平面図であり、第10(b)図はその側面図で
ある。第10(b)図に示すように、第6導電層100
はスプロケット101より低く形成され、グランド用ピ
ン103の先端はスプロケットと同一平面となるよう第
6導電層100から突出して形成されている。
第11(a)図、第11(b)図参照 第11(a)図は半導体装置チップを搭載する凹部を有
するステージ112と、グランド用ピンを除く他のピン
113とからなる第7導電層110がスプロケット11
1から切り離される前の平面図であり、第11(b)図
はその側面図である。
前記第6導電層100と前記第7導1!層110とを重
ね、ステージ112の凹部に半導体装置チップ9を搭載
し、グランド用ピン103と接続された第6導電層10
0と半導体装置チップ9のグランド用パッドとをボンデ
ィングし、それ以外の半導体装置チップ9のパッドと第
7導電層110のピン113とをそれぞれボンディング
し、金型に入れて樹脂封止した後、スプロケットから切
断分離するとともに、ピン相互間の連結部材を除去して
、樹脂封止された半導体装置を形成する。なお、第6導
電層100と第7導電層110とは、樹脂封止用樹脂に
よって絶縁される。
第1C図参照 図は、上記工程をもって形成された樹脂封止された半導
体装置の断面を示す、100は第6導電層であり、10
3は第6導電層100と接続されたグランド用ピンであ
り、113はグランド用以外のピンであり、112は、
凹部に半導体装置9を搭載するステージである。
半導体装W9のグランド用パッドは、大きな面積を有す
る第6導電層100を介してグランド用ピン103と接
続されるので、グランド線のインダクタンスが小さくな
り、半導体装置9のグランド電位が安定する。また、信
号用ピン113は、これと対向して設けられたグランド
された第6導電層100によって電磁的にシールドされ
るので、信号線間のクロストークが低減する。
〔発明の効果〕
以上説明せるとおり、本発明に係る半導体装置において
は、モールドパッケージのグランド用ピンがモールドパ
ッケージの平面寸法とほぼ等しい寸法を有する導電層と
接続され、この導電層と半導体装置チップのグランド用
パッドとがボンディングされるので、半導体装置チップ
のグランド用パッドからボンディングワイヤをへてモー
ルドパッケージのグランド用ピンに至るグランド線のイ
ンダクタンスは低くなり、信号用ピンとグランド用ピン
との間に信号電流が流れても、半導体装置チップのグラ
ンドの電位は殆ど変動せず、安定し、半導体装置チップ
に入力される信号電圧が確実に動作する。
また、グランドされた導電層がすべての信号用ピンと対
接しているので、信号用ピンが電磁的にシールドされ、
信号用ピン相互間のクロストークが低減される。
さらに、電源用ピンを信号用ピンから分離して別の導電
層と接続し、この導電層に半導体装置チップの電源用パ
ッドをボンディングすることにより、電源線のインダク
タンスを小さくして、信号電流が流れた時の電源電圧変
動を少くし、半導体装置チップの動作を確実にすると同
時に、電源用ピンと接続された導電層と信号用ピンとの
間に、グランド用ピンと接続された導電層を介在させる
ことにより、電源側から信号線へのノイズ誘導を遮蔽す
ることができる。
【図面の簡単な説明】
第1a図は、本発明の第1実施例に係る半導体装置の断
面図である。 第1b図は、本発明の第2実施例に係る半導体装置の断
面図である。 第1C図は、本発明の第3実施例に係る半導体装置の断
面図である。 第2〜4図は、本発明の第1実施例に係る半導体装置の
構成部材図である。 第5〜9図は、本発明の第2実施例に係る半導体装置の
構成部材図である。 第10(a)図、第10(b)図、第11(a)図、第
11(b)図は、本発明の第3実施例に係る半導体装置
の構成部材図である。 l・・・第1導電層、 12・・・グランド用ピン、 2・・・第1絶縁物層、 22・・・第1の孔、 23・・・第1の切り欠き部、 3・・・第21!1it層、 32・・・信号用ピンと電源用ピン、 4・・・第3導電層、 42・・・電源用ピン、 5・・・第2絶縁物層、 52・・・第2の孔、 6・・・第4導電層、 62・・・グランド用ピン、 63・・・第3の孔、 7・・・第3絶縁物層、 72・・・第4の孔、 73・・・第2の切り欠き部、 74・・・第3の切り欠き部、 8・・・第5導電層、 82・・・信号用ピン 9・・・半導体装置チップ、 100 ・・・第6導電層、 102 ・・・グランド用ピン、 110  ・・・第7導電層、 112  ・・・ステージ、 113 ・・・グランド用を除くその他のピン。

Claims (1)

  1. 【特許請求の範囲】 [1]グランド用ピン(12)と接続された第1導電層
    (1)と、 該第1導電層(1)上に接着された第1絶縁物層(2)
    と、 該第1絶縁物層(2)上に接着された電源用ピンと信号
    用ピン(32)とをなす第2導電層(3)とよりなる積
    層体上に半導体装置チップ(9)が搭載され、 該半導体装置チップ(9)のパッドの各々は、前記グラ
    ンド用ピン(12)と接続された第1導電層(1)と、
    前記第2導電層(3)の電源用および信号用ピン(32
    )とにボンディングされ、前記半導体装置チップ(9)
    と、前記第1導電層(1)と、前記第1絶縁物層(2)
    と、前記第2導電層(3)とが樹脂封止されてなる ことを特徴とする半導体装置。 [2]電源用ピン(42)と接続された第3導電層(4
    )と、 該第3導電体層(4)上に接着された第2絶縁物層(5
    )と、 該第2絶縁物層(5)上に接着されたグランド用ピン(
    62)と接続された第4導電層(6)と、該第4導電層
    (6)上に接着された第3絶縁物層(7)と、 該第3絶縁物層(7)上に接着された信号用ピン(82
    )をなす第5導電層(8)とよりなる積層体上に半導体
    装置チップ(9)が搭載され、該半導体装置チップ(9
    )のパッドの各々は、電源用ピン(42)と接続された
    第3導電層(4)と、前記グランド用ピン(62)と接
    続された第4導電層(6)と、前記第5導電層(8)の
    信号用ピン(82)とにボンディングされ、 前記半導体装置チップ(9)と、前記第3導電層(4)
    と、前記第2絶縁物層(5)と、前記第4導電層(6)
    と、前記第3絶縁物層(7)と、前記第5導電層(8)
    とが樹脂封止されてなることを特徴とする半導体装置。 [3]グランド用ピン(103)と接続され、半導体装
    置チップ搭載領域に開口(102)を有する第6導電層
    (100)と、 該第6導電層(100)と隔離し、該第6導電層(10
    0)と対向して設けられ、半導体装置チップ搭載領域に
    凹部が形成されてなるステージ(112)と、該ステー
    ジ(112)の凹部に搭載された半導体装置チップ(9
    )のパッドの各々は、前記グランド用ピン(103)と
    接続されてなる第6導電層(100)と、前記その他の
    ピン(113)とにボンディングされ、 前記半導体装置チップ(9)と、前記第6導電層(10
    0)と、前記ステージ(112)と、グランド用を除く
    その他のピン(113)とが樹脂封止されてなる ことを特徴とする半導体装置。
JP63059475A 1988-03-15 1988-03-15 半導体装置 Pending JPH01233732A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63059475A JPH01233732A (ja) 1988-03-15 1988-03-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63059475A JPH01233732A (ja) 1988-03-15 1988-03-15 半導体装置

Publications (1)

Publication Number Publication Date
JPH01233732A true JPH01233732A (ja) 1989-09-19

Family

ID=13114367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63059475A Pending JPH01233732A (ja) 1988-03-15 1988-03-15 半導体装置

Country Status (1)

Country Link
JP (1) JPH01233732A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0847087A3 (en) * 1996-12-04 1999-11-17 Texas Instruments Incorporated A leadframe

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020524A (ja) * 1983-07-14 1985-02-01 Toshiba Corp 半導体集積回路装置
JPS60180154A (ja) * 1984-02-27 1985-09-13 Clarion Co Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020524A (ja) * 1983-07-14 1985-02-01 Toshiba Corp 半導体集積回路装置
JPS60180154A (ja) * 1984-02-27 1985-09-13 Clarion Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0847087A3 (en) * 1996-12-04 1999-11-17 Texas Instruments Incorporated A leadframe

Similar Documents

Publication Publication Date Title
US6593647B2 (en) Semiconductor device
CN105702698B (zh) 非易失性磁存储元件的磁屏蔽封装体
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US5734198A (en) Multi-layer lead frame for a semiconductor device
JP2546195B2 (ja) 樹脂封止型半導体装置
JPH0350859A (ja) Loc型リードフレームを備えた半導体集積回路装置
JP2011228322A (ja) 電子回路モジュールの製造方法及び電子回路モジュール
JPH09223304A (ja) 磁気ヘッド装置
JPS5992556A (ja) 半導体装置
US20080083984A1 (en) Wiring board
JPH01233732A (ja) 半導体装置
CN1332440C (zh) 半导体器件
CN112449477B (zh) 电路板的制造方法及电路板
JPS622628A (ja) 半導体装置
JPH11195666A (ja) 半導体装置
JP3904273B2 (ja) 半導体装置
JPH05121632A (ja) 半導体装置
JP4178744B2 (ja) 半導体素子搭載用テープとそれを用いた半導体装置
US20240312696A1 (en) Electronic component
WO2020071491A1 (ja) モジュール
JP2942086B2 (ja) 磁気抵抗効果型薄膜磁気ヘッドの製造方法
JP3302810B2 (ja) 半導体装置
JP2766361B2 (ja) 半導体装置
JP2970952B2 (ja) 半導体装置およびその製造方法
JPH05190609A (ja) Tab用テープキャリア