JPH10190229A - 多層プリント配線板 - Google Patents

多層プリント配線板

Info

Publication number
JPH10190229A
JPH10190229A JP8350371A JP35037196A JPH10190229A JP H10190229 A JPH10190229 A JP H10190229A JP 8350371 A JP8350371 A JP 8350371A JP 35037196 A JP35037196 A JP 35037196A JP H10190229 A JPH10190229 A JP H10190229A
Authority
JP
Japan
Prior art keywords
layer
wiring board
printed wiring
multilayer printed
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8350371A
Other languages
English (en)
Inventor
Naohiro Mori
尚博 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP8350371A priority Critical patent/JPH10190229A/ja
Publication of JPH10190229A publication Critical patent/JPH10190229A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 製造時における反り量を小さくすることがで
き、もって多層プリント配線板の表面及び裏面に形成さ
れた各導体回路相互の平行度を確保しつつ各種の電子部
品を確実に搭載することができる多層プリント配線板を
提供する。 【解決手段】 多層プリント配線板1における表面側に
形成された導体回路と裏面側に形成された導体回路との
面積比が0.4〜2.5の範囲、特に、層間樹脂絶縁層
3上に形成された表面第1導体層1Fと裏面導体層1B
の面積比(0.99)、表面第2導体層2Fと裏面第2
導体層2Bの面積比(1.09)、表面第3導体層3F
と裏面第3導体層3Bの面積比(0.98)、表面第4
導体層4Fと裏面第4導体層4Bの面積比(1.38)
が、それぞれ0.98〜1.38の範囲内に存在するよ
うに構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板の表面及び裏
面の双方に導体回路が形成された多層プリント配線板に
関し、特に、多層プリント配線板の反り量を小さくする
ことが可能であり、もって各導体回路相互の平行度を確
保しつつ各種の電子部品を確実に搭載することが可能な
多層プリント配線板に関するものである。
【0002】
【従来の技術】従来より、一般に、所謂ビルドアップ多
層配線板では、その表面側や裏面側に層間樹脂絶縁層と
導体回路層とを交互に積層し、層間樹脂絶縁層にバイア
ホールを設けるとともに、このバイアホールの壁面に導
体膜を形成することにより、上層の導体回路と下層の導
体回路とを電気的に接続している。
【0003】例えば、特開昭61−276875号、U
SP5055321号などでは、耐熱性樹脂微粉末が分
散された感光性樹脂マトリックスに分散された感光性無
電解接着剤を層間絶縁剤とし、露光、現像処理によりバ
イアホール形成用の孔を設け、耐熱性樹脂微粉末を酸化
剤で粗化処理して表面を粗化し、無電解めっきし、多層
プリント配線板を製造する方法が開示されている。ま
た、特開平2−188992号の実施例では、耐熱性樹
脂微粉末が分散された熱硬化性無電解接着剤を層間絶縁
剤とし、レーザ光によりバイアホール用の孔を形成した
後、耐熱性樹脂微粉末を酸化剤で粗化処理して表面を粗
化し無電解めっきし、多層プリント配線板を製造する方
法が開示されている。
【0004】
【発明が解決しようとする課題】ところで、前記各公報
に開示された多層プリント配線板においては、ICチッ
プなどの各種の電子部品が搭載されることから、多層プ
リント配線板にはその表面における平坦度が要求され、
一般的に、多層プリント配線板における実用的な反りの
許容量は経験的に75μm程度であることが知られてい
る。
【0005】しかしながら、前記のような多層プリント
配線板を実際に量産した場合には、その反り量を前記許
容量の範囲内に抑えることは困難であり、実際には、反
り量が75μmを超える製品が多数見られる。この結
果、収率を低下させてしまうという問題が発生した。
【0006】本発明は、前記従来の問題点を解消するた
めになされたものであり、製造時あるいは吸湿時、温度
変化時における反り量を小さくすることができ、もって
多層プリント配線板の表面及び裏面に形成された各導体
回路相互の平行度を確保しつつ各種の電子部品を確実に
搭載することができる多層プリント配線板を提供するこ
とを目的とする。
【0007】
【課題を解決するための手段】本発明者は、多層プリン
ト配線板の反り量を小さくすべく鋭意研究した結果、多
層プリント配線板における反りは、次のような機構に従
って発生することを見い出した。
【0008】即ち、多層プリント配線板においては、そ
の表面側及び裏面側にて、層間樹脂絶縁層と導体層とを
交互に積層しているため、層間樹脂絶縁の硬化収縮が発
生する際に、導体回路層の面積が大きい場合は、導体回
路層の強制力を介して層間樹脂絶縁層の硬化収縮が抑制
される一方、これとは逆に導体回路層の面積が小さい場
合は、層間樹脂絶縁層の硬化収縮力の方が導体回路層の
強制力よりも大きくなり、硬化収縮の抑制が不十分とな
って層間樹脂絶縁層は大きく硬化収縮する。また、吸
湿、温度変化により層間樹脂絶縁層が収縮したり膨張す
る。このとき、導体回路層は、多層プリント配線板の表
面側と裏面側とでその面積が異なることが多く、これよ
り表面側と裏面側とで層間樹脂絶縁層の収縮率が異なる
こととなって、この結果、多層プリント配線板が反って
しまうという事実を知見するに至った。また、表面側と
裏面側でその導体層の面積比を1に近づけることによ
り、このような多層プリント配線板の反りを防止できる
ことも併せて知見するに至った。
【0009】前記知見に基づき、請求項1に係る多層プ
リント配線板は、基板の表面側及び裏面側に導体回路が
形成された多層プリント配線板において、前記表面側に
形成された導体回路と前記裏面側に形成された導体回路
との面積比は、0.4〜2.5の範囲にあることを特徴
とする。かかる請求項1の多層プリント配線板では、そ
の表面側に形成された導体回路と裏面側に形成された導
体回路との面積比が0.4〜2.5の範囲にされている
ので、多層プリント配線板に反りを発生しようとする力
に対して、その両側から同程度の強制力が作用すること
となり、これにより多層プリント配線板に発生する反り
を抑制して格段に低減することが可能となる。これによ
り、各導体回路相互の平行度を確保しつつ各種の電子部
品を確実に搭載することが可能となる。
【0010】因みに、前記面積比が0.4を下回る場合
や2.5を越える場合には、実用的な反り量の許容量
(75μm以下)を越えてしまう製品の割合が50%以
上となることが確認されている。
【0011】また、請求項2に係る多層プリント配線板
は、基板の表面側及び裏面側に、層間樹脂絶縁層が形成
されるとともに、その層間樹脂絶縁層に導体回路が形成
された多層プリント配線板において、前記表面側及び裏
面側にて相互に対応する対応層の導体回路の面積比は、
0.4〜2.5の範囲にあることを特徴とする。かかる
請求項2の多層プリント配線板では、その表面側及び裏
面側にて相互に対応する対応層の導体回路の面積比が
0.4〜2.5の範囲にされているので、層間樹脂絶縁
層が硬化収縮する収縮力に起因して多層プリント配線板
に反りを発生しようとする力に対して、各導体回路を介
して多層プリント配線板の両側から同程度の強制力が作
用することとなり、従って、多層プリント配線板に発生
する反りを抑制して格段に低減することが可能となる。
これにより、各導体回路相互の平行度を確保しつつ各種
の電子部品を確実に搭載することが可能となる。ここ
で、「対応層」とは、例えば、基板の表面及び裏面にて
複数層に渡って層間樹脂絶縁層と導体回路層とが形成さ
れている場合に、表面側と裏面側で層形成順序が同一で
ある導体回路相互を意味する。
【0012】ここに、請求項1及び請求項2における各
導体回路の面積比は、0.5〜2.0の範囲にあるのが
望ましく、更には、0.67〜1.5の範囲にあるのが
より望ましい。かかる観点に基づけば、前記面積比は1
になることが理想的であり、多層プリント配線板の表面
及び裏面にて相互に対応する各対応層(導体回路層)の
面積比を1に近接させることが望ましい。
【0013】このような点に着目して、請求項3に係る
多層プリント配線板は、請求項1又は請求項2の多層プ
リント配線板において、前記表面側には、導体回路とし
て電源層もしくはグランド層が形成されてなり、前記裏
面側には表面側の導体回路との面積比が0.4〜2.5
の範囲となるように、ダミーパターンが形成されてなる
構成を有する。かかる請求項3の多層プリント配線板で
は、その表面側の電源層もしくはグランド層、及び、裏
面側のダミーパターンは、共に、比較的面積の大きな層
であり、従って、前記面積比を0.4〜2.5の範囲に
設定するについてその設定を比較的容易に行うことが可
能である。尚、ダミーパターンは、導体回路(配線パタ
ーン)以外の部分にて導体層を面状又は格子状に形成す
ることにより得られる。
【0014】また、請求項4に係る多層プリント配線板
は、請求項1又は請求項2の多層プリント配線板におい
て、前記表面側には、導体回路として電源層もしくはグ
ランド層が形成され、前記裏面側には半田バンプを設け
るためのランドが形成されてなり、前記ランドは、表面
側の導体回路との面積比が0.4〜2.5の範囲となる
ように、裏面全体に形成されてなる構成を有する。かか
る多層プリント配線板では、その表面側の導体回路層は
電源層もしくはグランド層であって導体層の面積が大き
い一方、これに対して裏面側はランドであって面積が小
さいことから、面積比を0.4〜2.5の範囲にするに
ついて、ランドを裏面側の全面に整列させて形成し、所
謂フルグリッドの配列とすることによりランド全体とし
ての面積を増加させれば比較的容易に面積比を0.4〜
2.5の範囲にすることが可能である。ここに、裏面側
のランドには、半田バンプが設けられて、他の基板と電
気的に接続されることから各ランドは裏面側の最表層の
導体回路層となり、また、対応する表面側に形成される
電源層もしくはグランド層が表面側の最表層となるとと
もに、電源層もしくはグランド層にも半田バンプが形成
されてICチップなどの電子部品が搭載される。
【0015】更に、請求項5に係る多層プリント配線板
は、請求項1又は請求項2の多層プリント配線板におい
て、前記表面側には、導体回路として格子状の電源層も
しくはグランド層が形成されてなり、その電源層あるい
はグランド層は、裏面側の導体回路との面積比が0.4
〜2.5になるように、格子が形成されてなる構成を有
する。この多層プリント配線板では、その表面側の導体
回路層は電源層もしくはグランド層であって導体層の面
積が大きいことから、裏面側の導体回路との面積比を
0.4〜2.5の範囲にするについて、格子状の電源層
もしくはグランド層における格子の開口面積を大きくす
ることにより、電源層もしくはグランド層の面積を相対
的に小さくすれば、比較的容易に面積比を0.4〜2.
5の範囲にすることが可能である。
【0016】
【発明の実施の形態】以下、本発明に係る多層プリント
配線板について、本発明を具体化した実施形態に基づき
図面を参照しつつ詳細に説明する。先ず、本実施形態に
係る多層プリント配線板について図1に基づき説明す
る。多層プリント配線板1は、コア基板2の表面(図1
中、上面)及び裏面(図1中、下面)のそれぞれに各4
層の導体回路を形成してなる8層の多層プリント配線板
である。
【0017】コア基板2の両面には、両面銅張積層板に
おける各銅箔を所定パターン状にエッチングすることに
より、面状の表面第1導体層1F、裏面第1導体層1B
が形成されている。尚、各表面第1導体層、裏面第1導
体層1Bには、公知のように、各導体層相互を接続する
スルーホール、及び、バイアホールと接続するパッド等
が設けられている。
【0018】各第1導体層1F、1Bの上には、無電解
めっき用接着剤を介して層間樹脂絶縁層3が形成され、
また、各層間樹脂絶縁層3上には、所謂アディティブ法
により表面第2導体層2F、裏面第2導体層2Bが形成
されている。ここに、各表面第2導体層2F、裏面第2
導体層2Bは、所謂、シグナル層として使用される層で
ある。また、各第2導体層2F、2B上には、前記と同
様に、層間樹脂絶縁層3が形成され、各層間樹脂絶縁層
3上には、アディティブ法により格子状パターンを有す
る表面第3導体層3F、裏面第3導体層3Bが形成され
ている。ここに、各表面第3導体層3F、裏面第3導体
層3Bは、所謂、電源層として使用される層である。
【0019】更に、前記と同様にして、各第3導体層3
F、3B上には、層間樹脂絶縁層3が形成されている。
そして、表面側の層間樹脂絶縁層3上には、図2に示す
ように格子状パターンを有する表面第4導体層4Fが形
成されている。この表面第4導体層4Fは、電源層とし
て使用される。また、裏面側の層間樹脂絶縁層3上に
は、図3に示すように、その周囲に半田バンプを形成す
るためのランド群5が形成されるとともに、ランド群5
により囲まれた領域には面状のダミーパターン6が形成
されている。これらのランド群5及びダミーパターン6
が裏面第4導体層4Bを構成する。
【0020】前記のように構成された多層プリント配線
板1において、その表面側及び裏面側にて相互に対応す
る対応層における導体回路の面積比は、0.4〜2.5
の範囲に設定されている。具体的には、表面第1導体層
1Fと裏面第1導体層1B、表面第2導体層2Fと裏面
第2導体層2B、表面第3導体層3Fと裏面第3導体層
3B、及び、表面第4導体層4Fと裏面第4導体層4B
の間における面積比が0.4〜2.5の範囲となるよう
に設計されている。その詳細については後述する。次
に、前記多層プリント配線板1の具体的製造方法につい
て実施例に基づき説明する。
【0021】(実施例) (1)500×500mmで厚さ0.8mmのガラスエ
ポキシ又はBT(ビスマレイミドトリアジン)から成る
基板の両面に18μmの銅箔がラミネートされて成る銅
張積層板を出発材料とし、その銅箔を常法に従いパター
ン状にエッチングすることにより、基板の両面に面状の
表面第1導体層1F、裏面第1導体層1Bと、各導体層
1F、1Bを接続する直径0.3mmのスルーホール及
びバイアホールと接続するパッドを形成した。(図1参
照)。
【0022】(2)ここで、 DMDG(ジメチルグリ
コールジメチルエーテル)に溶解したクレゾールノボラ
ック型エポキシ樹脂(日本化薬製:分子量2500)の
25%アクリル化物を70重量部、ポリエーテルスルフ
ォン(PES)30重量部、イミダゾール硬化剤(四国
化成製:商品名2E4MZ−CN)4重量部、感光性モ
ノマーであるカプロラクトン変成トリス(アクロキシエ
チル)イソシアヌレート(東亜合成製:商品名アロニッ
クスM325)10重量部、光開始剤としてのベンゾフ
ェノン(関東化学製)5重量部、光増感剤としてのミヒ
ラーケトン(関東化学製)0.5重量部、さらにこの混
合物に対してエポキシ樹脂粒子の平均粒径3.0μmを
35重量部、平均粒径0.5μmのものを5重量部を混
合した後、さらにNMPを添加しながら混合し、ホモデ
ィスパー攪拌機で粘度12Pa・sに調整し、続いて3
本ロールで混練して無電解めっき用接着剤を得た。
【0023】(3)コア基板2を水洗いし、乾燥した
後、その基板2を酸性脱脂してソフトエッチングして、
塩化パラジウムと有機酸からなる触媒溶液で処理して、
Pd触媒を付与し、活性化を行い、無電解めっき浴にて
めっきを施し、銅導電体とバイアホールパッドの表面に
Ni−P−Cu合金の厚さ2.5μmの凹凸層(粗化
面)を形成した。そして、水洗いし、その基板をホウふ
っ化スズーチオ尿素液からなる無電解スズめっき浴に5
0°Cで1時間浸漬し、Ni−Cu−P合金粗化面の表
面に厚さ0.3μmのスズ置換めっき層を形成した。
【0024】(4)前記(3)にて得られたコア基板2
に接着剤を塗布して乾燥させ接着剤層を形成した。次に
フォトマスクフィルムを積層し、400mJ/cm2 の
紫外線を照射して露光した。
【0025】(5)コア基板2をDMTG溶液でスプレ
ー現像することにより、接着剤層に100μmφのバイ
アホールとなる開口を形成し、さらに、当該基板を超高
圧水銀灯にて3000mJ/cm2 で露光し、100°C
で1時間、その後150°Cで5時間加熱処理すること
により、フォトマスクフィルムに相当する寸法精度に優
れた開口を有する厚さ50μmの層間樹脂絶縁層3を形
成した。
【0026】(6)開口の形成されたコア基板2を、ク
ロム酸に2分間浸漬し、樹脂マトリックス中のエポキシ
樹脂粒子を溶解して、当該層間樹脂絶縁層3の表面を粗
面とし、その後、中和溶液(シプレイ社製)に浸漬した
後に水洗いした。
【0027】(7)この粗面化処理(粗化深さ6μm)
を行った基板にパラジウム触媒(アトテック製)を付与
することにより、層間樹脂絶縁層3及びバイアホール用
開口に触媒核を付けた。
【0028】(8)一方、DMDGに溶解させた40重
量%のクレゾールノボラック型エポキシ樹脂(日本化薬
製)のエポキシ基50%をアクリル化した感光性付与の
オリゴマー(分子量4000)、メチルエチルケトンに
溶解させた20重量%のビスフェノールA型エポキシ樹
脂(油化シェル製 エピコート1001)、イミダゾー
ル硬化剤(四国化成製:商品名2P4MZ)、感光性モ
ノマーであるアクリル系イソシアネート(東亜合成製:
商品名アロニックスM215)、光開始剤としてのベン
ゾフェノン(関東化学製)、光増感剤としてのミヒラー
ケトン(関東化学製)を以下の組成でNMPを用いて混
合して、ホモディスパー攪拌機で粘度3000cps に調
整し、続いて3本ロールで混練して液状レジストを得
た。このとき、樹脂組成物の組成比は、感光性エポキシ
樹脂/エピコート1001/ベンゾフェノン/ミヒラー
ケトン/イミダゾール硬化剤 = 100/10/5/
0.5/5であった。
【0029】(9)上記の触媒核付与の処理を終えたコ
ア基板2の両面に、上記液状レジストをロールコーター
を用いて塗布し、60°Cで30分の乾燥を行い厚さ3
0μmレジスト層を形成した。
【0030】(10)ついでフォトマスクフィルムを載
置して400mJ/cm2 の紫外線を照射し、露光し
た。
【0031】(11)フォトマスクフィルムを取り除
き、レジスト層をDMTGで溶解現像し、コア基板2上
に導体回路パターン部の抜けたメッキ用レジストを形成
し、更に、超高圧水銀灯にて6000mJ/cm2 で露
光し、100°Cで1時間、その後、150°Cで3時
間の加熱処理を行い、層間樹脂絶縁層3の上に永久レジ
ストを形成した。
【0032】(12)上記永久レジストの形成されたコ
ア基板2に、予めめっき前処理(具体的には硫酸処理等
及び触媒核の活性化)を施し、その後、無電解銅めっき
浴による無電解めっきによって、レジスト非形成部に厚
さ15μm程度の無電解銅めっきを析出させて、基板の
表面および裏面に外層銅パターン、バイアホールを形成
することにより、アディティブ法による表面第2導体層
2F、裏面第2導体層2Bを形成した(図1参照)。
尚、この実施例ではフルアディティブ法を採用したが、
これに代えて所謂セミアディティブ法を採用してもよ
い。
【0033】(13)同様の処理により、コア基板2の
両面に層間樹脂絶縁層3を形成し、さらに格子状のパタ
ーンからなる表面第3導体層3F、裏面第3導体層3B
を形成した(図1参照)。
【0034】(14)さらに同様の処理により、コア基
板2の両面に層間樹脂絶縁層3を形成し、表面側に格子
状のパターンからなる表面第4導体層4F(図1、図2
参照)を形成し、裏面側に半田バンプ形成のためのラン
ド群5(図3参照)と、ランド群5により取り囲まれた
中央部分に面状の導体層であるダミーパターン6を設け
た(図3参照)。以上のように、コア基板2の両面でそ
れぞれ4層の導体層を形成し、全体で8層の導体層を備
えた多層プリント配線板1を製造した。
【0035】ここで、前記ように製造された多層プリン
ト配線板1における8つの各導体層の導体回路の面積を
表1に示し、また、各導体層においてそれぞれ対応する
導体層の面積比を表2に示す。
【0036】
【表1】
【0037】
【表2】
【0038】ここで、表1から明らかなように、表面第
1導体層1F及び裏面第1導体層1Bの面積はそれぞれ
0.150dm2 、0.151dm2 、表面第2導体層
2F及び裏面第2導体層2Bの面積はそれぞれ0.01
2dm2 、0.011dm2、表面第3導体層3F及び
裏面第3導体層3Bの面積はそれぞれ0.136dm
2 、0.139dm2 、表面第4導体層4F及び裏面第
4導体層4Bの面積はそれぞれ0.132dm2 、0.
096dm2 である。各第1導体層、第2導体層、第3
導体層は、それぞれ略等しい面積を有しているが、各第
4導体層間には若干面積差が存在することが分かる。
【0039】また、表2において、表面第1導体層1F
と裏面導体層1Bの面積比は0.99、表面第2導体層
2Fと裏面第2導体層2Bの面積比は1.09、表面第
3導体層3Fと裏面第3導体層3Bの面積比は0.9
8、表面第4導体層4Fと裏面第4導体層4Bの面積比
は1.38であり、各面積比の分布は、0.98〜1.
38の範囲に存在していることが分かる。
【0040】前記した多層プリント配線板1について反
り量を測定した。ここに、反り量の測定は、所定の基準
面と多層プリント配線板1の面との差を、任意の25ポ
イントについて測定し、その測定された値の内最大値と
最小値との差を反り量として定義した。かかる反り量の
測定の結果、反り量が76μm以上になることはなく、
従って、一般の反り量の許容値(75μm)以下であり
多層プリント配線板1の反り量は十分許容値の範囲内に
あることが確認された。
【0041】因みに、前記実施例との比較のために、裏
面第4導体層4Bとしてダミーパターン6を有しない導
体層を形成して多層プリント配線板を製造し、表面第4
導体層4Fと裏面第4導体層4Bとの面積比を算出した
ところ、その面積比4F/4Bは3.77であった。か
かる面積比は前記実施例の場合と比較して大きな値であ
り、前記所定範囲を大きく逸脱していることが分かる。
このときの平均反り量は88.4μm、最大反り量は、
159.9μmであった。また、多層プリント配線板全
体の55%がそり量76μmを超えてしまった。
【0042】以上説明した通り、前記実施例に従って製
造された多層プリント配線板1においては、その表面側
に形成された導体回路と裏面側に形成された導体回路と
の面積比が0.4〜2.5の範囲、特に、層間樹脂絶縁
層3上に形成された表面第1導体層1Fと裏面導体層1
Bの面積比(0.99)、表面第2導体層2Fと裏面第
2導体層2Bの面積比(1.09)、表面第3導体層3
Fと裏面第3導体層3Bの面積比(0.98)、表面第
4導体層4Fと裏面第4導体層4Bの面積比(1.3
8)が、それぞれ0.98〜1.38の範囲内に存在す
るように構成したので、層間樹脂絶縁層3が硬化収縮す
る収縮力に起因して多層プリント配線板1に反りを発生
しようとする力に対して、各導体回路1F、1B等を介
して多層プリント配線板1の両側から同程度の強制力が
作用することとなり、従って、多層プリント配線板1に
発生する反りを抑制して格段に低減することができる。
これにより、各導体回路相互の平行度を確保しつつ各種
の電子部品を確実に搭載することができる。
【0043】また、裏面第4導体回路4Bは、その周囲
に半田バンプを形成するためのランド群5が形成される
とともに、ランド群5により囲まれた領域には面状のダ
ミーパターン6が形成されることにより構成されており
(図3(a)参照)、また、表面第4導体層4Fは格子
状パターンに形成されている(図2参照)ので、各表面
第4導体層4Fと裏面第4導体層4Bの面積比を0.4
〜2.5の範囲とするに際して、ダミーパターン6は比
較的面積の大きな層であり、また、表面第4導体層4F
の格子の開口面積を大きくして導体層4Fの面積を相対
的に小さくすることが容易であることから、比較的容易
に面積比を前記の範囲に設定することができ、結果的
に、1.38にすることができる。従って、多層プリン
ト配線板1に発生する反りを抑制して格段に低減するこ
とができるものである。
【0044】尚、本発明は前記実施例に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲内で種々の改
良、変形が可能であることは勿論である。
【0045】例えば、裏面第4導体層4Bにおけるダミ
ーパターン6は、図3(a)に示すように正方形状に限
定されるものではなく、面積比を所定範囲内に設定可能
であれば各種の形状を適用することができる。例えば、
図3(b)のような格子状パターンでもよい。
【0046】また、前記実施例では、裏面第4導体層4
Bを形成するについてダミーパターン6を設けることな
く、図4に示すように、全面にランド群5を配列して、
所謂、フルグリッド配列とすることによりランド全体と
しての面積を増加させてもよい。
【0047】実際に、ランド群5をフルグリッド配列し
て裏面第4導体層4Bを形成した多層プリント配線板1
を製造し、表面第4導体層4Fと裏面第4導体層4Bの
面積比を算出したところ面積比4F/4Bは2.00で
あり、また、反り量として76μmを越える基板はなか
った。このように、ランド群5を裏面側の全面に整列さ
せて形成し、所謂フルグリッド配列とすることによりラ
ンド全体としての面積を増加させることにより、表面第
4導体層4Fと裏面第4導体層4Bの面積比を比較的容
易に0.4〜2.5の範囲にすることができる。
【0048】
【発明の効果】以上説明した通り、請求項1の多層プリ
ント配線板では、その表面側に形成された導体回路と裏
面側に形成された導体回路との面積比が0.4〜2.5
の範囲にされているので、多層プリント配線板に反りを
発生しようとする力に対して、その両側から同程度の強
制力が作用することとなり、これにより多層プリント配
線板に発生する反りを抑制して格段に低減することが可
能となる。これにより、各導体回路相互の平行度を確保
しつつ各種の電子部品を確実に搭載することが可能とな
る。
【0049】また、請求項2に係る多層プリント配線板
では、その表面側及び裏面側にて相互に対応する対応層
の導体回路の面積比が0.4〜2.5の範囲にされてい
るので、層間樹脂絶縁材層が硬化収縮する収縮力に起因
して多層プリント配線板に反りを発生しようとする力に
対して、各導体回路を介して多層プリント配線板の両側
から同程度の強制力が作用することとなり、従って、多
層プリント配線板に発生する反りを抑制して格段に低減
することが可能となる。これにより、各導体回路相互の
平行度を確保しつつ各種の電子部品を確実に搭載するこ
とが可能となる。
【0050】更に、請求項3に係る多層プリント配線板
では、その表面側の電源層もしくはグランド層、及び、
裏面側のダミーパターンは、共に、比較的面積の大きな
層であり、従って、前記面積比を0.4〜2.5の範囲
に設定するについてその設定を比較的容易に行うことが
可能である。
【0051】また、請求項4に係る多層プリント配線板
では、その表面側の導体回路層は電源層もしくはグラン
ド層であって導体層の面積が大きい一方、これに対して
裏面側はランドであって面積が小さいことから、面積比
を0.4〜2.5の範囲にするについて、ランドを裏面
側の全面に整列させて形成し、所謂フルグリッドの配列
とすることによりランド全体としての面積を増加させれ
ば比較的容易に面積比を0.4〜2.5の範囲にするこ
とが可能である。
【0052】更に、請求項5に係る多層プリント配線板
では、その表面側の導体回路層は電源層もしくはグラン
ド層であって導体層の面積が大きいことから、裏面側の
導体回路との面積比を0.4〜2.5の範囲にするにつ
いて、格子状の電源層もしくはグランド層における格子
の開口面積を大きくすることにより、電源層もしくはグ
ランド層の面積を相対的に小さくすれば、比較的容易に
面積比を0.4〜2.5の範囲にすることが可能であ
る。
【0053】以上の通り本発明は、製造時あるいは吸湿
時、温度変化時における反り量を小さくすることがで
き、もって多層プリント配線板の表面及び裏面に形成さ
れた各導体回路相互の平行度を確保しつつ各種の電子部
品を確実に搭載することができる多層プリント配線板を
提供することができる。
【図面の簡単な説明】
【図1】多層プリント配線板を模式的に示す断面図であ
る。
【図2】表面第4導体層を模式的に示す平面図である。
【図3】裏面第4導体層を模式的に示す平面図である。
【図4】裏面第4導体層の他の例を模式的に示す平面図
である。
【符号の説明】
1 多層プリント配線板 2 コア基板 3 層間樹脂絶縁層 5 ランド群 6 ダミーパターン 1F 表面第1導体層 2F 表面第2導体層 3F 表面第3導体層 4F 表面第4導体層 1B 裏面第1導体層 2B 裏面第2導体層 3B 裏面第3導体層 4B 裏面第4導体層

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基板の表面側及び裏面側に導体回路が形
    成された多層プリント配線板において、 前記表面側に形成された導体回路と前記裏面側に形成さ
    れた導体回路との面積比は、0.4〜2.5の範囲にあ
    ることを特徴とする多層プリント配線板。
  2. 【請求項2】 基板の表面側及び裏面側に、層間樹脂絶
    縁層が形成されるとともに、その層間樹脂絶縁層に導体
    回路が形成された多層プリント配線板において、 前記表面側及び裏面側にて相互に対応する対応層の導体
    回路の面積比は、0.4〜2.5の範囲にあることを特
    徴とする多層プリント配線板。
  3. 【請求項3】 前記表面側には、導体回路として電源層
    もしくはグランド層が形成されてなり、前記裏面側には
    表面側の導体回路との面積比が0.4〜2.5の範囲と
    なるように、ダミーパターンが形成されてなる請求項1
    又は請求項2に記載の多層プリント配線板。
  4. 【請求項4】 前記表面側には、導体回路として電源層
    もしくはグランド層が形成され、前記裏面側には半田バ
    ンプを設けるためのランドが形成されてなり、前記ラン
    ドは、表面側の導体回路との面積比が0.4〜2.5の
    範囲となるように、裏面全体に形成されてなる請求項1
    又は請求項2に記載の多層プリント配線板。
  5. 【請求項5】 前記表面側には、導体回路として格子状
    の電源層もしくはグランド層が形成されてなり、その電
    源層あるいはグランド層は、裏面側の導体回路との面積
    比が0.4〜2.5になるように、格子が形成されてな
    る請求項1又は請求項2に記載の多層プリント配線板。
JP8350371A 1996-12-27 1996-12-27 多層プリント配線板 Pending JPH10190229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8350371A JPH10190229A (ja) 1996-12-27 1996-12-27 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8350371A JPH10190229A (ja) 1996-12-27 1996-12-27 多層プリント配線板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000238750A Division JP2001068860A (ja) 2000-08-07 2000-08-07 多層プリント配線板

Publications (1)

Publication Number Publication Date
JPH10190229A true JPH10190229A (ja) 1998-07-21

Family

ID=18410039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8350371A Pending JPH10190229A (ja) 1996-12-27 1996-12-27 多層プリント配線板

Country Status (1)

Country Link
JP (1) JPH10190229A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108529A (ja) * 2004-10-08 2006-04-20 Koa Corp セラミックス多層基板およびその製造方法
JP2007079833A (ja) * 2005-09-13 2007-03-29 Sony Corp 配線パターン設計装置及び方法並びにプログラム
JP2014206869A (ja) * 2013-04-12 2014-10-30 富士通株式会社 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム
JP2016139632A (ja) * 2015-01-26 2016-08-04 京セラ株式会社 配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108529A (ja) * 2004-10-08 2006-04-20 Koa Corp セラミックス多層基板およびその製造方法
JP2007079833A (ja) * 2005-09-13 2007-03-29 Sony Corp 配線パターン設計装置及び方法並びにプログラム
JP2014206869A (ja) * 2013-04-12 2014-10-30 富士通株式会社 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム
JP2016139632A (ja) * 2015-01-26 2016-08-04 京セラ株式会社 配線基板

Similar Documents

Publication Publication Date Title
CN100401190C (zh) 印刷电路板
JP2837137B2 (ja) ビルドアップ多層印刷回路基板の製造方法
CN102523677A (zh) 多层印刷电路板
JP2003023252A (ja) 多層プリント配線板
JP2003023253A (ja) 多層プリント配線板
JPH10190229A (ja) 多層プリント配線板
JP2001068860A (ja) 多層プリント配線板
JP3143408B2 (ja) プリント配線板の製造方法
JP2013021374A (ja) 多層プリント配線板
JP3447029B2 (ja) プリント配線板製造方法
JP4662391B2 (ja) 多層プリント配線板
JP3126331B2 (ja) パッケージ基板
JPH10190230A (ja) 多層プリント配線板及びその製造方法
JPH11307938A (ja) コア基板、コア基板の製造方法及び多層プリント配線板
JP3261314B2 (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP2002271027A (ja) 多層プリント配線板
JPH10107449A (ja) 多層プリント配線板の製造方法
JP3593351B2 (ja) 多層配線基板の製造方法
JP3229919B2 (ja) 多層プリント配線板
JP4916524B2 (ja) 多層プリント配線板の製造方法
JPH10107436A (ja) プリント配線板とその製造方法
JP2001144410A (ja) プリント配線板及びプリント配線板の製造方法
JP2001109162A (ja) プリント配線板の製造方法
JP2000124608A (ja) 多層プリント配線板
JPH11340590A (ja) プリント配線板