JPH10197906A - エレクトロクロミック素子 - Google Patents
エレクトロクロミック素子Info
- Publication number
- JPH10197906A JPH10197906A JP9061400A JP6140097A JPH10197906A JP H10197906 A JPH10197906 A JP H10197906A JP 9061400 A JP9061400 A JP 9061400A JP 6140097 A JP6140097 A JP 6140097A JP H10197906 A JPH10197906 A JP H10197906A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- electrochromic
- conductive
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
Abstract
(57)【要約】
【課題】 透過率の下限が２５％以下であるECDを提供
する。 【解決手段】 エレクトロクロミック層とこれを挟む一
対の電極層からなるエレクトロクロミック素子を形成し
た一対の素子基板を前記エレクトロクロミック素子を互
いに向かい合わせて封止樹脂を介して接合した構造を有
し、前記各々の電極の取り出し部を少なくとも前記素子
基板端面に設けたことを特徴とするエレクトロクロミッ
ク素子。
する。 【解決手段】 エレクトロクロミック層とこれを挟む一
対の電極層からなるエレクトロクロミック素子を形成し
た一対の素子基板を前記エレクトロクロミック素子を互
いに向かい合わせて封止樹脂を介して接合した構造を有
し、前記各々の電極の取り出し部を少なくとも前記素子
基板端面に設けたことを特徴とするエレクトロクロミッ
ク素子。
Description
【０００１】
【発明の属する技術分野】本発明は、光量制御や表示に
使用されるエレクトロクロミック素子に関する。
使用されるエレクトロクロミック素子に関する。
【０００２】
【従来の技術】電圧を印加すると可逆的に電解酸化また
は還元反応が起こり、可逆的に着消色する現象をエレク
トロクロミズムという。この様な現象を示すエレクトロ
クロミック（以下、ECと略す場合がある）物質を用い
て、電圧操作により着消色するEC素子（以下、ECDと略
す場合がある）を作り、このECD を光量制御素子（例え
ば、調光ガラスや防眩ミラーなど）や７セグメントを利
用した数字表示素子に利用しようとする試みは、２０年
以上前から行われている。
は還元反応が起こり、可逆的に着消色する現象をエレク
トロクロミズムという。この様な現象を示すエレクトロ
クロミック（以下、ECと略す場合がある）物質を用い
て、電圧操作により着消色するEC素子（以下、ECDと略
す場合がある）を作り、このECD を光量制御素子（例え
ば、調光ガラスや防眩ミラーなど）や７セグメントを利
用した数字表示素子に利用しようとする試みは、２０年
以上前から行われている。
【０００３】ECDは、ECDを構成する各層の材料形態によ
って、溶液型、ゲル型、全固体型等に大別することがで
き、その中でも全固体型ECDは、各層が全て薄膜状に積
層して形成されている。そのため、全固体型ECDでは、
溶液型やゲル型のECDを作製するときのような、各層を
別々の基板に形成して両基板を貼り合わせる工程や液状
材料の密封の工程が不要であり、大型化が容易と考えら
れている。
って、溶液型、ゲル型、全固体型等に大別することがで
き、その中でも全固体型ECDは、各層が全て薄膜状に積
層して形成されている。そのため、全固体型ECDでは、
溶液型やゲル型のECDを作製するときのような、各層を
別々の基板に形成して両基板を貼り合わせる工程や液状
材料の密封の工程が不要であり、大型化が容易と考えら
れている。
【０００４】例えば、ガラス基板の上に、透明電極層
（陰極）、三酸化タングステン薄膜層（EC層）、二酸化
ケイ素のような絶縁層、電極層（陽極）を順次積層して
なるECD（特公昭５２−４６０９８参照）が全固体型ECD
として知られている。ECDに電圧（着色電圧）を印加す
ると、三酸化タングステン（WO3）薄膜層が青色に着色
する。その後、このECDに逆の電圧（消色電圧）を印加
すると、WO3薄膜層の青色が消えて、無色になる。この
着消色する機構は詳しくは解明されていないが、WO3薄
膜層及び絶縁層（イオン導電層）中に含まれる少量の水
分がWO3の着消色を支配していると理解されている。
（陰極）、三酸化タングステン薄膜層（EC層）、二酸化
ケイ素のような絶縁層、電極層（陽極）を順次積層して
なるECD（特公昭５２−４６０９８参照）が全固体型ECD
として知られている。ECDに電圧（着色電圧）を印加す
ると、三酸化タングステン（WO3）薄膜層が青色に着色
する。その後、このECDに逆の電圧（消色電圧）を印加
すると、WO3薄膜層の青色が消えて、無色になる。この
着消色する機構は詳しくは解明されていないが、WO3薄
膜層及び絶縁層（イオン導電層）中に含まれる少量の水
分がWO3の着消色を支配していると理解されている。
【０００５】着色の反応式は、以下のように推定されて
いる。 従って、このような表示素子の欠点としては、（１）着
色反応の際、酸素ガス発生という好ましくない副反応に
より含有水分が消費されること、及び（２）逆の消色反
応によって水が生成されないので、着色の繰り返しには
大気中からの水の補給が必要なことである。特に後者
（２）の理由によりこのタイプの表示素子には、着色の
再現性が大気中の水分の影響を受ける欠点がある。
いる。 従って、このような表示素子の欠点としては、（１）着
色反応の際、酸素ガス発生という好ましくない副反応に
より含有水分が消費されること、及び（２）逆の消色反
応によって水が生成されないので、着色の繰り返しには
大気中からの水の補給が必要なことである。特に後者
（２）の理由によりこのタイプの表示素子には、着色の
再現性が大気中の水分の影響を受ける欠点がある。
【０００６】最近、着色反応により消費される水の量と
同じ量の水が消色反応により生成され、従って外界から
の水の補給を必要とせずに着色消色を繰り返すことがで
き、しかも繰り返される着色濃度が外界の影響を受けな
い全固体型EC素子が提案された（特開昭５２−７３７４
９号公報参照）。この表示素子は、基本的には透明電極
膜、電解還元発色性薄膜（EC層）たとえばWO3、電解酸
化性薄膜（EC層）例えばCr2O3、及び対向電極を順次積
層してなるものである。又、前記公報の開示によれば、
電圧印加による着色後、電圧を解除した場合、着色が自
然放電により次第に消色する現象が見られ、電圧解除後
も着色が保存される性質（これをメモリー性という）を
この表示素子に与えるためには、透明電極と対向電極と
の間の任意の位置に絶縁膜例えば二酸化ケイ素、フッ化
マグネシウムなどの薄膜を設ける必要があるという。特
公昭６２−５２８４５号公報によれば、この絶縁膜は、
電子の良導体ではないが、プロトン、及びヒドロキシイ
オンの移動は自由にできる物質である、つまりイオン導
電物質と推察されている。また、前記公報の開示によれ
ば、絶縁膜即ちイオン導電層は電解還元発色性薄膜と電
解酸化発色性薄膜との間に存在させることが最も望まし
いこと、並びに電解還元発色性薄膜と電解酸化発色性薄
膜とは、両者とも発色性である必要がなく、いずれか一
方が外部より変化が識別できるような変色をすれば足り
ることを見い出したとされている。EC層を直接または間
接的に挟む一対の電極層は、EC層の着消色を外部に見せ
るために、少なくとも一方の電極層は透明でなければな
らない。特に、透過型ECDの場合は両電極層とも透明で
なければならない。
同じ量の水が消色反応により生成され、従って外界から
の水の補給を必要とせずに着色消色を繰り返すことがで
き、しかも繰り返される着色濃度が外界の影響を受けな
い全固体型EC素子が提案された（特開昭５２−７３７４
９号公報参照）。この表示素子は、基本的には透明電極
膜、電解還元発色性薄膜（EC層）たとえばWO3、電解酸
化性薄膜（EC層）例えばCr2O3、及び対向電極を順次積
層してなるものである。又、前記公報の開示によれば、
電圧印加による着色後、電圧を解除した場合、着色が自
然放電により次第に消色する現象が見られ、電圧解除後
も着色が保存される性質（これをメモリー性という）を
この表示素子に与えるためには、透明電極と対向電極と
の間の任意の位置に絶縁膜例えば二酸化ケイ素、フッ化
マグネシウムなどの薄膜を設ける必要があるという。特
公昭６２−５２８４５号公報によれば、この絶縁膜は、
電子の良導体ではないが、プロトン、及びヒドロキシイ
オンの移動は自由にできる物質である、つまりイオン導
電物質と推察されている。また、前記公報の開示によれ
ば、絶縁膜即ちイオン導電層は電解還元発色性薄膜と電
解酸化発色性薄膜との間に存在させることが最も望まし
いこと、並びに電解還元発色性薄膜と電解酸化発色性薄
膜とは、両者とも発色性である必要がなく、いずれか一
方が外部より変化が識別できるような変色をすれば足り
ることを見い出したとされている。EC層を直接または間
接的に挟む一対の電極層は、EC層の着消色を外部に見せ
るために、少なくとも一方の電極層は透明でなければな
らない。特に、透過型ECDの場合は両電極層とも透明で
なければならない。
【０００７】透明な電極層材料としては、現在のところ
SnO2、In2O3、ITO（In2O3とSnO2の混合物）、ZnO等が知
られているが、これらの材料は比較的透明度が悪いため
に薄くせねばならず、この理由及びその他の理由からEC
Dは基板（例えば、ガラス板やプラスチック板）の上に
形成されるのが普通である。また、ECDは用途によっ
て、素子を保護するための封止基板を素子基板と対向す
るようにするように配置し、例えばエポキシ樹脂等を用
いて密封封止して用いられる。
SnO2、In2O3、ITO（In2O3とSnO2の混合物）、ZnO等が知
られているが、これらの材料は比較的透明度が悪いため
に薄くせねばならず、この理由及びその他の理由からEC
Dは基板（例えば、ガラス板やプラスチック板）の上に
形成されるのが普通である。また、ECDは用途によっ
て、素子を保護するための封止基板を素子基板と対向す
るようにするように配置し、例えばエポキシ樹脂等を用
いて密封封止して用いられる。
【０００８】
【発明が解決しようとしている課題】ECDの透過率は上
限は消色時で約８０％、着色時で約２５％である。透過
率の下限をもっと低くすると、例えば、シャッターとし
ての用途が広がることから透過率２５％以下を実現する
ことが要求されている。しかし、例えば、ECDを着色さ
せることにより透過率を下げようとして印加電圧を上げ
ていくと、その素子の限界の電圧を越えるとECDは膜剥
離等を起こし壊れてしまうという問題がある。また、EC
層の膜厚を増やしても、ある膜厚以上では着色濃度は飽
和してしまい透過率を２５％より下げることができな
い。
限は消色時で約８０％、着色時で約２５％である。透過
率の下限をもっと低くすると、例えば、シャッターとし
ての用途が広がることから透過率２５％以下を実現する
ことが要求されている。しかし、例えば、ECDを着色さ
せることにより透過率を下げようとして印加電圧を上げ
ていくと、その素子の限界の電圧を越えるとECDは膜剥
離等を起こし壊れてしまうという問題がある。また、EC
層の膜厚を増やしても、ある膜厚以上では着色濃度は飽
和してしまい透過率を２５％より下げることができな
い。
【０００９】本発明はこのような従来の問題点に鑑みて
なされたものであり、透過率の下限が２５％以下である
ECDを提供することを目的とする。ECDの提供を目的とす
る。
なされたものであり、透過率の下限が２５％以下である
ECDを提供することを目的とする。ECDの提供を目的とす
る。
【００１０】
【課題を解決するための手段】そのため、本発明は第一
に「少なくともエレクトロクロミック層とこれを挟む一
対の電極層を表面にそれぞれ形成した一対の素子基板を
前記各層の形成面を互いに向かい合わせ封止樹脂を介し
て接合した構造を有し、前記各電極層の取り出し部を少
なくとも前記素子基板の端面に設けたことを特徴とする
エレクトロクロミック素子（請求項１）」を提供する。
に「少なくともエレクトロクロミック層とこれを挟む一
対の電極層を表面にそれぞれ形成した一対の素子基板を
前記各層の形成面を互いに向かい合わせ封止樹脂を介し
て接合した構造を有し、前記各電極層の取り出し部を少
なくとも前記素子基板の端面に設けたことを特徴とする
エレクトロクロミック素子（請求項１）」を提供する。
【００１１】また、本発明は第二に「少なくともエレク
トロクロミック層とこれを挟む一対の電極層を表面に形
成した素子基板の各層形成面を封止樹脂を介して封止基
板により封止したエレクトロクロミック素子が複数個接
合されてなり、かつ前記各電極層の取り出し部が少なく
とも前記素子基板の端面に設けられたことを特徴とする
エレクトロクロミック素子（請求項２）」を提供する。
トロクロミック層とこれを挟む一対の電極層を表面に形
成した素子基板の各層形成面を封止樹脂を介して封止基
板により封止したエレクトロクロミック素子が複数個接
合されてなり、かつ前記各電極層の取り出し部が少なく
とも前記素子基板の端面に設けられたことを特徴とする
エレクトロクロミック素子（請求項２）」を提供する。
【００１２】また、本発明は第三に「少なくともエレク
トロクロミック層とこれを挟む一対の電極層を表面に形
成した第一素子基板の各層形成面上に、少なくともエレ
クトロクロミック層とこれを挟む一対の電極層を表面に
形成した第二素子基板の各層非形成面を第一封止樹脂を
介して接合し、さらに前記第二素子基板の各層形成面
を、第二封止樹脂を介して封止基板により封止してな
り、かつ前記各電極層の取り出し部が少なくとも前記素
子基板の端面に設けられたことを特徴とするエレクトロ
クロミック素子（請求項３）」を提供する。
トロクロミック層とこれを挟む一対の電極層を表面に形
成した第一素子基板の各層形成面上に、少なくともエレ
クトロクロミック層とこれを挟む一対の電極層を表面に
形成した第二素子基板の各層非形成面を第一封止樹脂を
介して接合し、さらに前記第二素子基板の各層形成面
を、第二封止樹脂を介して封止基板により封止してな
り、かつ前記各電極層の取り出し部が少なくとも前記素
子基板の端面に設けられたことを特徴とするエレクトロ
クロミック素子（請求項３）」を提供する。
【００１３】また、本発明は第四に「少なくともエレク
トロクロミック層とこれを挟む一対の電極層を表面に形
成した第一素子基板の各層形成面を第一封止樹脂を介し
て封止基板により封止し、さらに少なくともエレクトロ
クロミック層とこれを挟む一対の電極層を表面に形成し
た第二素子基板の各層形成面を第二封止樹脂を介して前
記封止基板の非接合面により封止してなり、かつ前記各
電極層の取り出し部が少なくとも前記素子基板の端面に
設けられたことを特徴とするエレクトロクロミック素子
（請求項４）」を提供する。
トロクロミック層とこれを挟む一対の電極層を表面に形
成した第一素子基板の各層形成面を第一封止樹脂を介し
て封止基板により封止し、さらに少なくともエレクトロ
クロミック層とこれを挟む一対の電極層を表面に形成し
た第二素子基板の各層形成面を第二封止樹脂を介して前
記封止基板の非接合面により封止してなり、かつ前記各
電極層の取り出し部が少なくとも前記素子基板の端面に
設けられたことを特徴とするエレクトロクロミック素子
（請求項４）」を提供する。
【００１４】また、本発明は第五に「前記各電極層の取
り出し部に導電性薄膜又は導電性ペースト及び導電性ク
リップを設けたことを特徴とする請求項１〜４記載のエ
レクトロクロミック素子（請求項５）」を提供する。ま
た、本発明は第六に「一方の素子基板端面に形成された
取り出し電極部から他方の素子基板端面に形成された取
り出し電極部にかけて導電性ペーストを塗布するか、或
いは導電性薄膜を形成し、該導電性ペースト上又は導電
性薄膜上に導電性クリップを設けたことを特徴とする請
求項１記載のエレクトロクロミック素子（請求項６）」
を提供する。
り出し部に導電性薄膜又は導電性ペースト及び導電性ク
リップを設けたことを特徴とする請求項１〜４記載のエ
レクトロクロミック素子（請求項５）」を提供する。ま
た、本発明は第六に「一方の素子基板端面に形成された
取り出し電極部から他方の素子基板端面に形成された取
り出し電極部にかけて導電性ペーストを塗布するか、或
いは導電性薄膜を形成し、該導電性ペースト上又は導電
性薄膜上に導電性クリップを設けたことを特徴とする請
求項１記載のエレクトロクロミック素子（請求項６）」
を提供する。
【００１５】また、本発明は第七に「前記接合されたエ
レクトロクロミック素子を構成する一つのエレクトロク
ロミック素子基板の前記取り出し電極部から残りのエレ
クトロクロミック素子基板の前記取りだし電極部にかけ
て導電性ペーストを塗布するか、或いは導電性薄膜を形
成し、該導電性ペースト上又は導電性薄膜上に導電性ク
リップを設けたことを特徴とする請求項２記載のエレク
トロクロミック素子（請求項７）」を提供する。
レクトロクロミック素子を構成する一つのエレクトロク
ロミック素子基板の前記取り出し電極部から残りのエレ
クトロクロミック素子基板の前記取りだし電極部にかけ
て導電性ペーストを塗布するか、或いは導電性薄膜を形
成し、該導電性ペースト上又は導電性薄膜上に導電性ク
リップを設けたことを特徴とする請求項２記載のエレク
トロクロミック素子（請求項７）」を提供する。
【００１６】また、本発明は第八に「前記第一素子基板
の端面に形成された取り出し電極部から前記第二素子基
板の端面に形成された取り出し電極部及び前記封止基板
にかけて導電性ペーストを塗布するか、或いは導電性薄
膜を形成し、該導電性ペースト上又は導電性薄膜上に導
電性クリップを設けたことを特徴とする請求項３又は４
記載のエレクトロクロミック素子（請求項８）」を提供
する。
の端面に形成された取り出し電極部から前記第二素子基
板の端面に形成された取り出し電極部及び前記封止基板
にかけて導電性ペーストを塗布するか、或いは導電性薄
膜を形成し、該導電性ペースト上又は導電性薄膜上に導
電性クリップを設けたことを特徴とする請求項３又は４
記載のエレクトロクロミック素子（請求項８）」を提供
する。
【００１７】
【発明の実施の形態】図１は本発明にかかる実施形態１
のECDの概略平面図と概略断面図である。本発明にかか
る実施形態１のECDは基板上に形成されたＥＣ素子（二
つ）を素子面を内側にして封止樹脂を介して接合された
構成である。基板上に形成されたＥＣ素子の構成は、各
ガラス基板３、４側からそれぞれ下部電極１１、２１、
EC層１、２、上部電極１２、２２が順次積層されてい
る。EC層１の下部電極層１１と上部電極層１２との間、
EC層２の下部電極層２１と上部電極層２２との間に電圧
を印加する事により、EC層１、２がそれぞれ着消色す
る。
のECDの概略平面図と概略断面図である。本発明にかか
る実施形態１のECDは基板上に形成されたＥＣ素子（二
つ）を素子面を内側にして封止樹脂を介して接合された
構成である。基板上に形成されたＥＣ素子の構成は、各
ガラス基板３、４側からそれぞれ下部電極１１、２１、
EC層１、２、上部電極１２、２２が順次積層されてい
る。EC層１の下部電極層１１と上部電極層１２との間、
EC層２の下部電極層２１と上部電極層２２との間に電圧
を印加する事により、EC層１、２がそれぞれ着消色す
る。
【００１８】電極と外部配線の接続は、基板３、４のそ
れぞれの両端面に下部電極層１１、２１、上部電極層１
２、２２が形成される際に回り込み現象により基板端面
に形成されるEC素子の取り出し電極部（図示されていな
い）と外部配線とを直接接続してもよいが、一般的に
は、取り出し電極部に導電性薄膜又は導電性ぺースト及
び導電性クリップ（以下、導電性薄膜等という）を設け
て、導電性薄膜等と外部配線とを接続する。
れぞれの両端面に下部電極層１１、２１、上部電極層１
２、２２が形成される際に回り込み現象により基板端面
に形成されるEC素子の取り出し電極部（図示されていな
い）と外部配線とを直接接続してもよいが、一般的に
は、取り出し電極部に導電性薄膜又は導電性ぺースト及
び導電性クリップ（以下、導電性薄膜等という）を設け
て、導電性薄膜等と外部配線とを接続する。
【００１９】EC層１の下部電極１１とEC層２の下部電極
２１とを電気的に接続させず、EC層１の上部電極１２と
EC層２の上部電極２２とを電気的に接触させずに外部電
源に接続した場合、それぞれのEC素子について透過率を
制御することが出来るので微調節が可能である。また、
EC層１の上部電極層１２の取り出し電極部からEC層２の
上部電極層２２の取り出し電極部にかけて導電性薄膜等
を形成し、EC層１の下部電極層１１の取り出し電極部か
らEC層２の下部電極層２１の取り出し電極部にかけて導
電性薄膜等を形成してもよい。この場合は、それぞれの
EC素子について透過率を制御することができないが、配
線の数を減らすことができる。
２１とを電気的に接続させず、EC層１の上部電極１２と
EC層２の上部電極２２とを電気的に接触させずに外部電
源に接続した場合、それぞれのEC素子について透過率を
制御することが出来るので微調節が可能である。また、
EC層１の上部電極層１２の取り出し電極部からEC層２の
上部電極層２２の取り出し電極部にかけて導電性薄膜等
を形成し、EC層１の下部電極層１１の取り出し電極部か
らEC層２の下部電極層２１の取り出し電極部にかけて導
電性薄膜等を形成してもよい。この場合は、それぞれの
EC素子について透過率を制御することができないが、配
線の数を減らすことができる。
【００２０】素子基板端面に取り出し電極部を設けたの
で、素子基板上に電極取り出し用のエリアを設ける必要
もなく、従って、基板の大きさを有効に使用することが
できる。本発明にかかる実施形態１のECDの製造方法に
ついて示す。ガラス基板３の一方の面に下部電極層１
１、EC層１、上部電極層１２を順次積層する。また、他
のガラス基板４の一方の面に上記と同様に、下部電極層
２１、EC層２、上部電極層２２を順次積層する（図
２）。ガラス基板３に形成されたEC素子とガラス基板４
に形成されたEC素子を図１に示すように向かい合わせに
して封止樹脂５を介して貼り合わせる。
で、素子基板上に電極取り出し用のエリアを設ける必要
もなく、従って、基板の大きさを有効に使用することが
できる。本発明にかかる実施形態１のECDの製造方法に
ついて示す。ガラス基板３の一方の面に下部電極層１
１、EC層１、上部電極層１２を順次積層する。また、他
のガラス基板４の一方の面に上記と同様に、下部電極層
２１、EC層２、上部電極層２２を順次積層する（図
２）。ガラス基板３に形成されたEC素子とガラス基板４
に形成されたEC素子を図１に示すように向かい合わせに
して封止樹脂５を介して貼り合わせる。
【００２１】下部電極層１１、上部電極層１２、下部電
極層２１、上部電極層２２の取り出し電極部に該当する
基板端面に導電性のペースト７（例えば、金ペースト、
銀ペーストなど）を塗布する。最後に、金属製のクリッ
プ８を取り出し電極部に装着する。図３は本発明にかか
る実施形態２のECDの概略平面図と概略断面図である。
極層２１、上部電極層２２の取り出し電極部に該当する
基板端面に導電性のペースト７（例えば、金ペースト、
銀ペーストなど）を塗布する。最後に、金属製のクリッ
プ８を取り出し電極部に装着する。図３は本発明にかか
る実施形態２のECDの概略平面図と概略断面図である。
【００２２】本発明にかかる実施形態２のECDは、基板
上に形成されたEC素子を封止樹脂を介して封止基板で封
止したECDが２組以上樹脂で接合された構成である。電
極と外部配線の接続は、基板３、４のそれぞれの両端面
に下部電極層１１、２１、上部電極層１２、２２が形成
される際に回り込み現象により基板端面に形成されるEC
素子の取り出し電極部（図示されていない）と外部配線
とを直接接続してもよいが、一般的には、取り出し電極
部に導電性薄膜又は導電性ぺースト及び導電性クリップ
（以下、導電性薄膜等という）を形成して、導電性薄膜
等と外部配線とを接続する。
上に形成されたEC素子を封止樹脂を介して封止基板で封
止したECDが２組以上樹脂で接合された構成である。電
極と外部配線の接続は、基板３、４のそれぞれの両端面
に下部電極層１１、２１、上部電極層１２、２２が形成
される際に回り込み現象により基板端面に形成されるEC
素子の取り出し電極部（図示されていない）と外部配線
とを直接接続してもよいが、一般的には、取り出し電極
部に導電性薄膜又は導電性ぺースト及び導電性クリップ
（以下、導電性薄膜等という）を形成して、導電性薄膜
等と外部配線とを接続する。
【００２３】EC層１の下部電極１１とEC層２の下部電極
２１とを電気的に接続させず、EC層１の上部電極１２と
EC層２の上部電極２２とを電気的に接触させずに外部電
源に接続した場合、それぞれのEC素子について透過率を
制御することが出来るので微調節が可能である。また、
EC層１の上部電極層１２の取り出し電極部からEC層２の
上部電極層２２の取り出し電極部にかけて導電性薄膜等
を形成し、EC層１の下部電極層１１の取り出し電極部か
らEC層２の下部電極層２１の取り出し電極部にかけて導
電性薄膜等を形成してもよい。この場合は、それぞれの
EC素子について透過率を制御することができないが、配
線の数を減らすことができる。
２１とを電気的に接続させず、EC層１の上部電極１２と
EC層２の上部電極２２とを電気的に接触させずに外部電
源に接続した場合、それぞれのEC素子について透過率を
制御することが出来るので微調節が可能である。また、
EC層１の上部電極層１２の取り出し電極部からEC層２の
上部電極層２２の取り出し電極部にかけて導電性薄膜等
を形成し、EC層１の下部電極層１１の取り出し電極部か
らEC層２の下部電極層２１の取り出し電極部にかけて導
電性薄膜等を形成してもよい。この場合は、それぞれの
EC素子について透過率を制御することができないが、配
線の数を減らすことができる。
【００２４】本発明にかかる実施形態２のECDの製造方
法について示す。ガラス基板３、４の一方の面にそれぞ
れ、下部電極層１１、２１、EC層１、２、上部電極層１
２、２２順次積層する。ガラス基板３、４上に形成され
たEC素子を封止樹脂５を介して封止ガラス基板６、６’
で封止する。次に、２つのECDを樹脂で貼り合わせる
（図３）。
法について示す。ガラス基板３、４の一方の面にそれぞ
れ、下部電極層１１、２１、EC層１、２、上部電極層１
２、２２順次積層する。ガラス基板３、４上に形成され
たEC素子を封止樹脂５を介して封止ガラス基板６、６’
で封止する。次に、２つのECDを樹脂で貼り合わせる
（図３）。
【００２５】下部電極１１、上部電極層１２、下部電極
層２１、上部電極層２２の取り出し電極部に該当する基
板端面に導電性のペースト７（例えば、金ペースト、銀
ペーストなど）を塗布する。最後に、金属製のクリップ
８を取り出し電極部に装着する（図３）。図５は本発明
にかかる実施形態３のECDの概略平面図と概略断面図で
ある。
層２１、上部電極層２２の取り出し電極部に該当する基
板端面に導電性のペースト７（例えば、金ペースト、銀
ペーストなど）を塗布する。最後に、金属製のクリップ
８を取り出し電極部に装着する（図３）。図５は本発明
にかかる実施形態３のECDの概略平面図と概略断面図で
ある。
【００２６】本発明にかかる実施形態３のECDは、基板
３上に形成されたEC素子を封止樹脂５を介してEC素子が
形成されたガラス基板４で封止し、ガラス基板４上に形
成されたEC素子を封止樹脂５’を介して封止基板６で封
止された構成である。EC層１の下部電極層１１と上部電
極層１２との間、EC層２の下部電極層２１と上部電極層
２２との間に電圧を印加する事によりEC層１、２がそれ
ぞれ着消色する。
３上に形成されたEC素子を封止樹脂５を介してEC素子が
形成されたガラス基板４で封止し、ガラス基板４上に形
成されたEC素子を封止樹脂５’を介して封止基板６で封
止された構成である。EC層１の下部電極層１１と上部電
極層１２との間、EC層２の下部電極層２１と上部電極層
２２との間に電圧を印加する事によりEC層１、２がそれ
ぞれ着消色する。
【００２７】電極と外部配線の接続は、基板３、４のそ
れぞれの両端面に下部電極層１１、２１、上部電極層１
２、２２が形成される際に回り込み現象により基板端面
に形成されるEC素子の取り出し電極部（図示されていな
い）と外部配線とを直接接続してもよいが、一般的に
は、取り出し電極部に導電性薄膜又は導電性ぺースト及
び導電性クリップ（以下、導電性薄膜等という）を形成
して、導電性薄膜等と外部配線とを接続する。
れぞれの両端面に下部電極層１１、２１、上部電極層１
２、２２が形成される際に回り込み現象により基板端面
に形成されるEC素子の取り出し電極部（図示されていな
い）と外部配線とを直接接続してもよいが、一般的に
は、取り出し電極部に導電性薄膜又は導電性ぺースト及
び導電性クリップ（以下、導電性薄膜等という）を形成
して、導電性薄膜等と外部配線とを接続する。
【００２８】EC層１の下部電極１１とEC層２の下部電極
２１とを電気的に接続させず、EC層１の上部電極１２と
EC層２の上部電極２２とを電気的に接触させずに外部電
源に接続した場合、それぞれのEC素子について透過率を
制御することが出来るので微調節が可能である。また、
EC層１の上部電極層１２の取り出し電極部からEC層２の
上部電極層２２の取り出し電極部にかけて導電性薄膜等
を形成し、EC層１の下部電極層１１の取り出し電極部か
らEC層２の下部電極層２１の取り出し電極部にかけて導
電性薄膜等を形成してもよい。この場合は、それぞれの
EC素子について透過率を制御することができないが、配
線の数を減らすことができる。
２１とを電気的に接続させず、EC層１の上部電極１２と
EC層２の上部電極２２とを電気的に接触させずに外部電
源に接続した場合、それぞれのEC素子について透過率を
制御することが出来るので微調節が可能である。また、
EC層１の上部電極層１２の取り出し電極部からEC層２の
上部電極層２２の取り出し電極部にかけて導電性薄膜等
を形成し、EC層１の下部電極層１１の取り出し電極部か
らEC層２の下部電極層２１の取り出し電極部にかけて導
電性薄膜等を形成してもよい。この場合は、それぞれの
EC素子について透過率を制御することができないが、配
線の数を減らすことができる。
【００２９】本発明にかかる実施形態３のECDの製造方
法について示す。ガラス基板３、４の一方の面にそれぞ
れ、下部電極層１１、２１、EC層１、２、上部電極層１
２、２２を順次積層する。ガラス基板３上に形成された
EC素子を封止樹脂５を介してEC素子が形成されたガラス
基板４で封止する。ガラス基板４に形成されたEC素子を
封止樹脂５’を介して封止基板６で封止する。
法について示す。ガラス基板３、４の一方の面にそれぞ
れ、下部電極層１１、２１、EC層１、２、上部電極層１
２、２２を順次積層する。ガラス基板３上に形成された
EC素子を封止樹脂５を介してEC素子が形成されたガラス
基板４で封止する。ガラス基板４に形成されたEC素子を
封止樹脂５’を介して封止基板６で封止する。
【００３０】下部電極層１１、上部電極層１２、下部電
極層２１、上部電極層２２の取り出し電極部に該当する
基板端面に導電性のペースト７（例えば、金ペースト、
銀ペーストなど）を塗布する。最後に、金属製のクリッ
プ８を取り出し電極部に装着する。図８は本発明にかか
る実施形態４のECDの概略平面図と概略断面図である。
極層２１、上部電極層２２の取り出し電極部に該当する
基板端面に導電性のペースト７（例えば、金ペースト、
銀ペーストなど）を塗布する。最後に、金属製のクリッ
プ８を取り出し電極部に装着する。図８は本発明にかか
る実施形態４のECDの概略平面図と概略断面図である。
【００３１】本発明にかかる実施形態４のECDは基板３
上に形成されたEC素子を封止樹脂５を介して封止基板６
で封止し、さらにガラス基板４上に形成されたEC素子を
封止樹脂５’を介して封止基板６の非接合面で封止され
た構成である。EC層１の下部電極層１１と上部電極層１
２との間、EC層２の下部電極層２１と上部電極層２２と
の間に電圧を印加することによりEC層１、２がそれぞれ
着消色する。
上に形成されたEC素子を封止樹脂５を介して封止基板６
で封止し、さらにガラス基板４上に形成されたEC素子を
封止樹脂５’を介して封止基板６の非接合面で封止され
た構成である。EC層１の下部電極層１１と上部電極層１
２との間、EC層２の下部電極層２１と上部電極層２２と
の間に電圧を印加することによりEC層１、２がそれぞれ
着消色する。
【００３２】電極と外部配線の接続は、基板３、４のそ
れぞれの両端面に下部電極層１１、２１、上部電極層１
２、２２が形成される際に回り込み現象により基板端面
に形成されるEC素子の取り出し電極部（図示されていな
い）と外部配線とを直接接続してもよいが、一般的に
は、取り出し電極部に導電性薄膜又は導電性ぺースト及
び導電性クリップ（以下、導電性薄膜等という）を形成
して、導電性薄膜等と外部配線とを接続する。
れぞれの両端面に下部電極層１１、２１、上部電極層１
２、２２が形成される際に回り込み現象により基板端面
に形成されるEC素子の取り出し電極部（図示されていな
い）と外部配線とを直接接続してもよいが、一般的に
は、取り出し電極部に導電性薄膜又は導電性ぺースト及
び導電性クリップ（以下、導電性薄膜等という）を形成
して、導電性薄膜等と外部配線とを接続する。
【００３３】EC層１の下部電極１１とEC層２の下部電極
２１とを電気的に接続させず、EC層１の上部電極１２と
EC層２の上部電極２２とを電気的に接触させずに外部電
源に接続した場合、それぞれのEC素子について透過率を
制御することが出来るので微調節が可能である。また、
EC層１の上部電極層１２の取り出し電極部からEC層２の
上部電極層２２の取り出し電極部にかけて導電性薄膜等
を形成し、EC層１の下部電極層１１の取り出し電極部か
らEC層２の下部電極層２１の取り出し電極部にかけて導
電性薄膜等を形成してもよい。この場合は、それぞれの
EC素子について透過率を制御することができないが、配
線の数を減らすことができる。
２１とを電気的に接続させず、EC層１の上部電極１２と
EC層２の上部電極２２とを電気的に接触させずに外部電
源に接続した場合、それぞれのEC素子について透過率を
制御することが出来るので微調節が可能である。また、
EC層１の上部電極層１２の取り出し電極部からEC層２の
上部電極層２２の取り出し電極部にかけて導電性薄膜等
を形成し、EC層１の下部電極層１１の取り出し電極部か
らEC層２の下部電極層２１の取り出し電極部にかけて導
電性薄膜等を形成してもよい。この場合は、それぞれの
EC素子について透過率を制御することができないが、配
線の数を減らすことができる。
【００３４】本発明にかかる実施形態４のECDの製造方
法について示す。ガラス基板３、４の一方の面にそれぞ
れ下部電極層１１、２１、EC層１、２、上部電極層１
２、２２を順次積層する。ガラス基板３に形成されたEC
素子を封止樹脂５に介してガラス封止基板６で封止す
る。さらにガラス基板４に形成されたEC素子を封止樹脂
５’を介して封止基板６の非接合面で封止する。下部電
極層１１、上部電極層１２、下部電極層２１、上部電極
層２２の取り出し電極部に該当する基板端面に導電性の
ペースト７（例えば、金ペースト、銀ペーストなど）を
塗布する。最後に金属製のクリップ８を取り出し電極部
に装着する。
法について示す。ガラス基板３、４の一方の面にそれぞ
れ下部電極層１１、２１、EC層１、２、上部電極層１
２、２２を順次積層する。ガラス基板３に形成されたEC
素子を封止樹脂５に介してガラス封止基板６で封止す
る。さらにガラス基板４に形成されたEC素子を封止樹脂
５’を介して封止基板６の非接合面で封止する。下部電
極層１１、上部電極層１２、下部電極層２１、上部電極
層２２の取り出し電極部に該当する基板端面に導電性の
ペースト７（例えば、金ペースト、銀ペーストなど）を
塗布する。最後に金属製のクリップ８を取り出し電極部
に装着する。
【００３５】以下、ECDで用いられる材料について説明
する。透明電極の材料としては、例えば、SnO2、In
2O3、ITO、ZnOなどが使用される。透明である必要がな
ければ金属材料または炭素で電極層が形成される。金属
材料としては、例えば、金、銀、アルミニウム、クロ
ム、スズ、亜鉛、ニッケル、ルテニウム、ロジウム、ス
テンレス等が使用される。金属電極層は、上記のごとき
透明な電極層をかりに低抵抗なものにしても、それより
遥かに低抵抗である。この様な電極層は、一般には、真
空蒸着、イオンプレーテイング、スパッタリング等の真
空薄膜形成技術で形成される。本発明においては、電解
還元発色性薄膜層には、一般にWO3、MoO3またはこれら
の混合物等が使用される。
する。透明電極の材料としては、例えば、SnO2、In
2O3、ITO、ZnOなどが使用される。透明である必要がな
ければ金属材料または炭素で電極層が形成される。金属
材料としては、例えば、金、銀、アルミニウム、クロ
ム、スズ、亜鉛、ニッケル、ルテニウム、ロジウム、ス
テンレス等が使用される。金属電極層は、上記のごとき
透明な電極層をかりに低抵抗なものにしても、それより
遥かに低抵抗である。この様な電極層は、一般には、真
空蒸着、イオンプレーテイング、スパッタリング等の真
空薄膜形成技術で形成される。本発明においては、電解
還元発色性薄膜層には、一般にWO3、MoO3またはこれら
の混合物等が使用される。
【００３６】イオン導電層には、例えば、酸化ケイ素、
酸化タンタル、酸化チタン、酸化アルミニウム、酸化ニ
オブ、酸化ジルコニウム、酸化ハフニウム、酸化ランタ
ン、フッ化マグネシウム、等が使用される。イオン導電
層は、電子に対して絶縁体であるが、プロトン（H+）及
びヒドロキシイオン（OH-）に対しては良導体となる。E
C層の着消色反応にはカチオンが必要とされ、H+やLi+を
EC層その他に含有させる必要がある。H+は初めからイオ
ンである必要はなく、電圧が印加されたときにH+が生じ
ればよく、したがってH+の代わりに水を含有させてもよ
い。この水は非常に少なくて十分であり、しばしば大気
中から自然に侵入する水分でも着消色する。
酸化タンタル、酸化チタン、酸化アルミニウム、酸化ニ
オブ、酸化ジルコニウム、酸化ハフニウム、酸化ランタ
ン、フッ化マグネシウム、等が使用される。イオン導電
層は、電子に対して絶縁体であるが、プロトン（H+）及
びヒドロキシイオン（OH-）に対しては良導体となる。E
C層の着消色反応にはカチオンが必要とされ、H+やLi+を
EC層その他に含有させる必要がある。H+は初めからイオ
ンである必要はなく、電圧が印加されたときにH+が生じ
ればよく、したがってH+の代わりに水を含有させてもよ
い。この水は非常に少なくて十分であり、しばしば大気
中から自然に侵入する水分でも着消色する。
【００３７】電解酸化発色性薄膜層としては、例えば酸
化ないし水酸化イリジウム、同じくニッケル、同じくク
ロム、同じくバナジウム、同じくルテニウム、同じくロ
ジウム等があげられる。パターニングされたEC層が電解
還元発色性薄膜層の場合には、これらの電解酸化発色性
薄膜層物質は、イオン導電層または透明電極層中に分散
されていてもよいし、逆にそれらを分散してもよい。
化ないし水酸化イリジウム、同じくニッケル、同じくク
ロム、同じくバナジウム、同じくルテニウム、同じくロ
ジウム等があげられる。パターニングされたEC層が電解
還元発色性薄膜層の場合には、これらの電解酸化発色性
薄膜層物質は、イオン導電層または透明電極層中に分散
されていてもよいし、逆にそれらを分散してもよい。
【００３８】その他のEC物質として、例えば、酸化チタ
ン、酸化コバルト、酸化鉄、酸化ケイ素、酸化鉛、酸化
銅、硫化鉄、酸化ビスマス、硫化ニオブ等の金属酸化物
や金属硫化物のほか、ハイドロキノン誘導体、ベルリン
酸鉄誘導体、金属フタロシアニン誘導体（Co、Fe、Zn、
Ni、Cuの各フタロシアニン誘導体）、プルシアンブル
ー、プルシアンブルー類似化合物、窒化インジウム、窒
化スズ、窒化塩化ジルコニウム、ビオロゲン系有機EC材
料、スチリル系有機EC材料、ポリアニリン等がEC層に使
用できる。
ン、酸化コバルト、酸化鉄、酸化ケイ素、酸化鉛、酸化
銅、硫化鉄、酸化ビスマス、硫化ニオブ等の金属酸化物
や金属硫化物のほか、ハイドロキノン誘導体、ベルリン
酸鉄誘導体、金属フタロシアニン誘導体（Co、Fe、Zn、
Ni、Cuの各フタロシアニン誘導体）、プルシアンブル
ー、プルシアンブルー類似化合物、窒化インジウム、窒
化スズ、窒化塩化ジルコニウム、ビオロゲン系有機EC材
料、スチリル系有機EC材料、ポリアニリン等がEC層に使
用できる。
【００３９】イオン導電層のその他の例としては、イオ
ン導電性及び接着性を有する層が使用可能であり、例え
ば、ポリ（２−アクリルアミド−２−メチルプロパンス
ルホン酸）、ポリ（スチレン−スルホン酸）、ポリ（エ
チレン−スルホン酸）、ポリビニルスルホン酸、フッ素
化共重合体等からなる重合体、（B）第一の単量体（例
えば、ビニルスルホン酸、ビニルスルホン酸ナトリウ
ム、ふっ化ビニルスルホニル）と第二の単量体（例え
ば、ビニルピロリジノン、ブチルビニルエーテル、エチ
ルビニルエーテル、イソプロピルビニルエーテル、シク
ロヘキシルビニルエーテル、イソブチレン）との共重合
体、（C）前記第一の単量体及び第二の単量体とスチレ
ンスルホン酸ナトリウムとの共重合体、（D）親水性ア
クリレート単量体（例えば、ポリ（エチレンオキシド）
ジメタクリレート、エトキシトリエチレン、グリコール
メタクリレート、エチレンオキシド−ジメチルシクロヘ
キサンアクリレート、ヒドロキシプロピルアクリレー
ト、エチルアクリレート）とスルホン酸単量体（例え
ば、２−アクリルアミド−２−メチルプロパンスルホン
酸、スチレン−スルホン酸、エチレン−スルホン酸、ビ
ニルスルホン酸）との共重合体、等からなる層がある。
ン導電性及び接着性を有する層が使用可能であり、例え
ば、ポリ（２−アクリルアミド−２−メチルプロパンス
ルホン酸）、ポリ（スチレン−スルホン酸）、ポリ（エ
チレン−スルホン酸）、ポリビニルスルホン酸、フッ素
化共重合体等からなる重合体、（B）第一の単量体（例
えば、ビニルスルホン酸、ビニルスルホン酸ナトリウ
ム、ふっ化ビニルスルホニル）と第二の単量体（例え
ば、ビニルピロリジノン、ブチルビニルエーテル、エチ
ルビニルエーテル、イソプロピルビニルエーテル、シク
ロヘキシルビニルエーテル、イソブチレン）との共重合
体、（C）前記第一の単量体及び第二の単量体とスチレ
ンスルホン酸ナトリウムとの共重合体、（D）親水性ア
クリレート単量体（例えば、ポリ（エチレンオキシド）
ジメタクリレート、エトキシトリエチレン、グリコール
メタクリレート、エチレンオキシド−ジメチルシクロヘ
キサンアクリレート、ヒドロキシプロピルアクリレー
ト、エチルアクリレート）とスルホン酸単量体（例え
ば、２−アクリルアミド−２−メチルプロパンスルホン
酸、スチレン−スルホン酸、エチレン−スルホン酸、ビ
ニルスルホン酸）との共重合体、等からなる層がある。
【００４０】また、イオン導電性、EC性及び接着性を有
する層も使用可能であり、例えば、前記イオン導電性及
び接着性を有する層の材料に、前記EC物質を分散させた
ものが使用できる。ECDは剥き出しのままでは劣化しや
すいので、２枚の基板間に形成されて使用される。例え
ば、１枚の基板上にECDを形成した場合には、露出したE
CDを封止樹脂及び封止板により封止する。また、ECDを
構成する各層を２枚の基板に分けて形成した場合には、
ECDを構成する前記イオン導電性及び接着性を有する層
や、前記イオン導電性、EC性及び接着性を有する層によ
り、２枚の基板を貼り合せてECDを封止する。
する層も使用可能であり、例えば、前記イオン導電性及
び接着性を有する層の材料に、前記EC物質を分散させた
ものが使用できる。ECDは剥き出しのままでは劣化しや
すいので、２枚の基板間に形成されて使用される。例え
ば、１枚の基板上にECDを形成した場合には、露出したE
CDを封止樹脂及び封止板により封止する。また、ECDを
構成する各層を２枚の基板に分けて形成した場合には、
ECDを構成する前記イオン導電性及び接着性を有する層
や、前記イオン導電性、EC性及び接着性を有する層によ
り、２枚の基板を貼り合せてECDを封止する。
【００４１】前記封止樹脂には、例えば、エポキシ樹
脂、ウレタン系樹脂、アクリル系樹脂、酢酸ビニール系
樹脂、変性ポリマー系等の透明材料が好ましいが、これ
らに限定されるものではない。以下、実施例により更に
詳細に説明するが、本発明はこれらの例に限定されるも
のではない。
脂、ウレタン系樹脂、アクリル系樹脂、酢酸ビニール系
樹脂、変性ポリマー系等の透明材料が好ましいが、これ
らに限定されるものではない。以下、実施例により更に
詳細に説明するが、本発明はこれらの例に限定されるも
のではない。
【００４２】
［実施例１］図１は実施例１によるECDの概略図であ
り、図２を用いて実施例１によるECDの製作工程を説明
する。 （１）ガラス基板３に真空蒸着法またはイオンプレーテ
ィング法により下部電極層１１として膜厚約200nmのITO
を成膜した。その上にEC層１として膜厚が約150ｎｍの
酸化 イリジウムと酸化スズの混合膜、約500nmの酸化タ
ンタル膜及び約500nmの酸化タングステン膜を順次成膜
し、その上にさらに上部電極層１２として約200nmのITO
を成膜した。（図２） （２）ガラス基板４に（１）と同様に下部電極層２１と
して厚さ約200nmのITO、EC層２として膜厚が約150nmの
酸化 イリジウムと酸化スズの混合膜、約500nmの酸化タ
ンタル膜及び約500nmの酸化タングステン膜を順次成膜
し、その上にさらに上部電極層２２として約200nmのITO
を成膜した。（図２） （３）図１に示すように、上記（１）及び（２）でガラ
ス基板３、４上に形成されたEC素子を互いに向かい合わ
せて封止樹脂５にて貼り合わせた。 （４）ガラス基板３、４のそれぞれの両端面に下部電極
層１１、２１が形成される際に回り込み現象により形成
されるEC素子の取り出し電極部（図示されていない）に
金ペースト７を塗布し、その後ガラス基板４とガラス基
板３を挟むようにクリップ８を装着した。
り、図２を用いて実施例１によるECDの製作工程を説明
する。 （１）ガラス基板３に真空蒸着法またはイオンプレーテ
ィング法により下部電極層１１として膜厚約200nmのITO
を成膜した。その上にEC層１として膜厚が約150ｎｍの
酸化 イリジウムと酸化スズの混合膜、約500nmの酸化タ
ンタル膜及び約500nmの酸化タングステン膜を順次成膜
し、その上にさらに上部電極層１２として約200nmのITO
を成膜した。（図２） （２）ガラス基板４に（１）と同様に下部電極層２１と
して厚さ約200nmのITO、EC層２として膜厚が約150nmの
酸化 イリジウムと酸化スズの混合膜、約500nmの酸化タ
ンタル膜及び約500nmの酸化タングステン膜を順次成膜
し、その上にさらに上部電極層２２として約200nmのITO
を成膜した。（図２） （３）図１に示すように、上記（１）及び（２）でガラ
ス基板３、４上に形成されたEC素子を互いに向かい合わ
せて封止樹脂５にて貼り合わせた。 （４）ガラス基板３、４のそれぞれの両端面に下部電極
層１１、２１が形成される際に回り込み現象により形成
されるEC素子の取り出し電極部（図示されていない）に
金ペースト７を塗布し、その後ガラス基板４とガラス基
板３を挟むようにクリップ８を装着した。
【００４３】同様に、ガラス基板３、４のそれぞれの両
端面に上部電極層１２、２２が形成される際に回り込み
現象により形成されるEC素子の取り出し電極部（図示さ
れていない）に金ペースト７を塗布し、その後ガラス基
板４とガラス基板３を挟むようにクリップ８を装着し
た。 （５）これらのクリップ８のそれぞれに配線をハンダ付
けして駆動電源から１．３Ｖの電圧を印加すると、ECD
は青色に着色した。この素子に１．３Ｖの逆電圧を印加
すると青色は消え、素子は透明に戻った。着色時の透過
率は6％、消色時の透過率は60％であった。 ［実施例２］図３は実施例２によるECDの概略図であ
り、図４を用いて実施例２によるECDの製作工程を説明
する。 （１）ガラス基板３に真空蒸着法またはイオンプレーテ
ィング法により下部電極層１１として膜厚約200nmのITO
を成膜した。その上にEC層１として膜厚が約150ｎｍの
酸化 イリジウムと酸化スズの混合膜、約500nmの酸化タ
ンタル膜及び約500nmの酸化タングステン膜を順次成膜
し、その上にさらに上部電極層１２として約200nmのITO
を成膜した。ECDを封止樹脂５を介して封止ガラス基板
６で封止した。（図４） （２）ガラス基板４に下部電極層２１を形成した。その
上にEC層２として膜厚が約150ｎｍの酸化 イリジウムと
酸化スズの混合膜、約500nmの酸化タンタル及び約500nm
の酸化タングステン膜を順次成膜し、その上にさらに上
部電極層２２として約200nmのITOを成膜した。ECDを封
止樹脂５を介して封止ガラス基板６’で封止した。（図
４） （３）図３で示すように上記（１）で製作されたECDと
（２）で製作されたECDを封止樹脂５で貼り合わせた
（図３）。 （４）ガラス基板３、４のそれぞれの両端面に下部電極
層１１、２１が形成される際に回り込み現象により形成
されるEC素子の取り出し電極部（図示されていない）に
金ペースト７を塗布し、その後ガラス基板３、４を挟む
ようにクリップ８を装着した。
端面に上部電極層１２、２２が形成される際に回り込み
現象により形成されるEC素子の取り出し電極部（図示さ
れていない）に金ペースト７を塗布し、その後ガラス基
板４とガラス基板３を挟むようにクリップ８を装着し
た。 （５）これらのクリップ８のそれぞれに配線をハンダ付
けして駆動電源から１．３Ｖの電圧を印加すると、ECD
は青色に着色した。この素子に１．３Ｖの逆電圧を印加
すると青色は消え、素子は透明に戻った。着色時の透過
率は6％、消色時の透過率は60％であった。 ［実施例２］図３は実施例２によるECDの概略図であ
り、図４を用いて実施例２によるECDの製作工程を説明
する。 （１）ガラス基板３に真空蒸着法またはイオンプレーテ
ィング法により下部電極層１１として膜厚約200nmのITO
を成膜した。その上にEC層１として膜厚が約150ｎｍの
酸化 イリジウムと酸化スズの混合膜、約500nmの酸化タ
ンタル膜及び約500nmの酸化タングステン膜を順次成膜
し、その上にさらに上部電極層１２として約200nmのITO
を成膜した。ECDを封止樹脂５を介して封止ガラス基板
６で封止した。（図４） （２）ガラス基板４に下部電極層２１を形成した。その
上にEC層２として膜厚が約150ｎｍの酸化 イリジウムと
酸化スズの混合膜、約500nmの酸化タンタル及び約500nm
の酸化タングステン膜を順次成膜し、その上にさらに上
部電極層２２として約200nmのITOを成膜した。ECDを封
止樹脂５を介して封止ガラス基板６’で封止した。（図
４） （３）図３で示すように上記（１）で製作されたECDと
（２）で製作されたECDを封止樹脂５で貼り合わせた
（図３）。 （４）ガラス基板３、４のそれぞれの両端面に下部電極
層１１、２１が形成される際に回り込み現象により形成
されるEC素子の取り出し電極部（図示されていない）に
金ペースト７を塗布し、その後ガラス基板３、４を挟む
ようにクリップ８を装着した。
【００４４】同様に、ガラス基板３、４のそれぞれの両
端面に上部電極層１２、２２が形成される際に回り込み
現象により形成されるEC素子の取り出し電極部（図示さ
れていない）に金ペースト７を塗布し、その後ガラス基
板３、４を挟むようにクリップ８を装着した。 （５）これらのクリップ８のそれぞれに配線をハンダ付
けして駆動電源から１．３Ｖの電圧を印加すると、ECD
は青色に着色した。この素子に１．３Ｖの逆電圧を印加
すると青色は消え、素子は透明に戻った。着色時の透過
率は6％、消色時の透過率は60％であった。 ［実施例３］図５は実施例３によるECDの概略図であ
り、図６を用いて実施例３によるECDの製作工程を説明
する。 （１）ガラス基板３に真空蒸着法またはイオンプレーテ
ィング法により下部電極層１１として膜厚約200nmのITO
を成膜した。その上にEC層１として膜厚が約150ｎｍの
酸化 イリジウムと酸化スズの混合膜、約500nmの酸化タ
ンタル膜及び約500nmの酸化タングステン膜を順次成膜
し、その上にさらに上部電極層１２として約200nmのITO
を成膜した。（図２） （２）ガラス基板４に（１）と同様に下部電極層２１と
して厚さ約200nmのITO、EC層２として膜厚が約150nmの
酸化 イリジウムと酸化スズの混合膜、約500nmの酸化タ
ンタル膜、約500nmの酸化タングステン膜を順次成膜
し、さらに上部電極層２２として約200nmのITOを成膜し
た。（図２） （３）（１）で製作されたEC素子を封止樹脂５を介して
（２）で製作されたECDのEC素子が形成されていない側
で封止し（図６）、（２）でガラス基板４に形成された
EC素子を封止樹脂５’を介して封止基板６で封止した。
（図５） （４）ガラス基板３、４のそれぞれの両端面に下部電極
層１１、２１が形成される際に回り込み現象により形成
されるEC素子の取り出し電極部（図示されていない）に
金ペースト７を塗布し、その後ガラス基板３と封止基板
６を挟むようにクリップ８を装着した。
端面に上部電極層１２、２２が形成される際に回り込み
現象により形成されるEC素子の取り出し電極部（図示さ
れていない）に金ペースト７を塗布し、その後ガラス基
板３、４を挟むようにクリップ８を装着した。 （５）これらのクリップ８のそれぞれに配線をハンダ付
けして駆動電源から１．３Ｖの電圧を印加すると、ECD
は青色に着色した。この素子に１．３Ｖの逆電圧を印加
すると青色は消え、素子は透明に戻った。着色時の透過
率は6％、消色時の透過率は60％であった。 ［実施例３］図５は実施例３によるECDの概略図であ
り、図６を用いて実施例３によるECDの製作工程を説明
する。 （１）ガラス基板３に真空蒸着法またはイオンプレーテ
ィング法により下部電極層１１として膜厚約200nmのITO
を成膜した。その上にEC層１として膜厚が約150ｎｍの
酸化 イリジウムと酸化スズの混合膜、約500nmの酸化タ
ンタル膜及び約500nmの酸化タングステン膜を順次成膜
し、その上にさらに上部電極層１２として約200nmのITO
を成膜した。（図２） （２）ガラス基板４に（１）と同様に下部電極層２１と
して厚さ約200nmのITO、EC層２として膜厚が約150nmの
酸化 イリジウムと酸化スズの混合膜、約500nmの酸化タ
ンタル膜、約500nmの酸化タングステン膜を順次成膜
し、さらに上部電極層２２として約200nmのITOを成膜し
た。（図２） （３）（１）で製作されたEC素子を封止樹脂５を介して
（２）で製作されたECDのEC素子が形成されていない側
で封止し（図６）、（２）でガラス基板４に形成された
EC素子を封止樹脂５’を介して封止基板６で封止した。
（図５） （４）ガラス基板３、４のそれぞれの両端面に下部電極
層１１、２１が形成される際に回り込み現象により形成
されるEC素子の取り出し電極部（図示されていない）に
金ペースト７を塗布し、その後ガラス基板３と封止基板
６を挟むようにクリップ８を装着した。
【００４５】同様に、ガラス基板３、４のそれぞれの両
端面に上部電極層１２、２２が形成される際に回り込み
現象により形成されるEC素子の取り出し電極部（図示さ
れていない）に金ペースト７を塗布し、その後ガラス基
板３と封止基板６を挟むようにクリップ８を装着した。 （５）これらのクリップ８のそれぞれに配線をハンダ付
けして駆動電源から１．３Ｖの電圧を印加すると、ECD
は青色に着色した。この素子に１．３Ｖの逆電圧を印加
すると青色は消え、素子は透明に戻った。着色時の透過
率は6％、消色時の透過率は60％であった。
端面に上部電極層１２、２２が形成される際に回り込み
現象により形成されるEC素子の取り出し電極部（図示さ
れていない）に金ペースト７を塗布し、その後ガラス基
板３と封止基板６を挟むようにクリップ８を装着した。 （５）これらのクリップ８のそれぞれに配線をハンダ付
けして駆動電源から１．３Ｖの電圧を印加すると、ECD
は青色に着色した。この素子に１．３Ｖの逆電圧を印加
すると青色は消え、素子は透明に戻った。着色時の透過
率は6％、消色時の透過率は60％であった。
【００４６】また、（３）の製作工程にかえて、（２）
で製作されたEC素子を封止樹脂５’を介して封止基板６
で封止し、（１）で製作されたEC素子を封止樹脂５を介
して前もって作成しておいたECDのガラス基板４側で封
止する工程を採用することができる。（図７） ［実施例４］図８は実施例４によるECDの概略図であ
り、図９を用いて実施例４によるECDの製作工程を説明
する。 （１）ガラス基板３に真空蒸着法またはイオンプレーテ
ィング法により下部電極層１１として膜厚約200nmのITO
を成膜した。その上にEC層１として膜厚が約150ｎｍの
酸化 イリジウムと酸化スズの混合膜、約500nmの酸化タ
ンタル膜及び約500nmの酸化タングステン膜を順次成膜
し、その上にさらに上部電極層１２として約200nmのITO
を成膜した。（図２） （２）ガラス基板４に（１）と同様に下部電極層２１と
して厚さ約200nmのITO、EC層２として膜厚が約150nmの
酸化 イリジウムと酸化スズの混合膜、約500nmの酸化タ
ンタル膜、約500nmの酸化タングステン膜を順次成膜
し、さらに上部電極層２２として約200nmのITOを成膜し
た。（図２） （３）（１）で製作されたEC素子を封止樹脂５を介して
封止基板６で封止した。さらに、（２）で製作されたEC
素子を封止樹脂５’を介して（１）で製作されたEC素子
を封止した封止基板６の非接合面で封止した。 （４）ガラス基板３、４、のそれぞれ両端面に下部電極
層１１、２１が形成される前に回り込み現象により形成
されるEC素子の取り出し電極部に金ペースト７を塗布
し、その後ガラス基板３と、ガラス基板４を挟むように
クリップ８を装着した。
で製作されたEC素子を封止樹脂５’を介して封止基板６
で封止し、（１）で製作されたEC素子を封止樹脂５を介
して前もって作成しておいたECDのガラス基板４側で封
止する工程を採用することができる。（図７） ［実施例４］図８は実施例４によるECDの概略図であ
り、図９を用いて実施例４によるECDの製作工程を説明
する。 （１）ガラス基板３に真空蒸着法またはイオンプレーテ
ィング法により下部電極層１１として膜厚約200nmのITO
を成膜した。その上にEC層１として膜厚が約150ｎｍの
酸化 イリジウムと酸化スズの混合膜、約500nmの酸化タ
ンタル膜及び約500nmの酸化タングステン膜を順次成膜
し、その上にさらに上部電極層１２として約200nmのITO
を成膜した。（図２） （２）ガラス基板４に（１）と同様に下部電極層２１と
して厚さ約200nmのITO、EC層２として膜厚が約150nmの
酸化 イリジウムと酸化スズの混合膜、約500nmの酸化タ
ンタル膜、約500nmの酸化タングステン膜を順次成膜
し、さらに上部電極層２２として約200nmのITOを成膜し
た。（図２） （３）（１）で製作されたEC素子を封止樹脂５を介して
封止基板６で封止した。さらに、（２）で製作されたEC
素子を封止樹脂５’を介して（１）で製作されたEC素子
を封止した封止基板６の非接合面で封止した。 （４）ガラス基板３、４、のそれぞれ両端面に下部電極
層１１、２１が形成される前に回り込み現象により形成
されるEC素子の取り出し電極部に金ペースト７を塗布
し、その後ガラス基板３と、ガラス基板４を挟むように
クリップ８を装着した。
【００４７】同様に、ガラス基板３、４のそれぞれの両
端面に上部電極層１２、２２が形成される際に回り込み
現象により形成されるEC素子の取り出し電極部（図示さ
れていない）に金ペースト７を塗布し、その後ガラス基
板３とガラス基板４を挟むようにクリップ８を装着し
た。 （５）これらのクリップ８のそれぞれに配線をハンダ付
けして駆動電源から１．３Ｖの電圧を印加すると、ECD
は青色に着色した。この素子に１．３Ｖの逆電圧を印加
すると青色は消え、素子は透明に戻った。着色時の透過
率は6％、消色時の透過率は60％であった。 ［比較例］図１０は比較例によるECDの概略図であり、
（１）ガラス基板１に真空蒸着法またはイオンプレーテ
ィング法により下部電極層１１として膜厚約200nmのITO
を成膜した。その上にEC層１として膜厚が約150ｎｍの
酸化 イリジウムと酸化スズの混合膜、約500nmの酸化タ
ンタル及び約500nmの酸化タングステン膜を順次成膜
し、その上にさらに上部電極層１２として約200nmのITO
を成膜した。 （２）封止樹脂５と、封止基板６で上記（１）で製作さ
れたECDを封止した。（図８） （３）ガラス基板１の両端面に下部電極層１１が形成さ
れる際に回り込み現象により形成されるEC素子の取り出
し電極部（図示されていない）に金ペースト７を塗布
し、その後ガラス基板１と封止基板６を挟むようにクリ
ップ８を装着した。
端面に上部電極層１２、２２が形成される際に回り込み
現象により形成されるEC素子の取り出し電極部（図示さ
れていない）に金ペースト７を塗布し、その後ガラス基
板３とガラス基板４を挟むようにクリップ８を装着し
た。 （５）これらのクリップ８のそれぞれに配線をハンダ付
けして駆動電源から１．３Ｖの電圧を印加すると、ECD
は青色に着色した。この素子に１．３Ｖの逆電圧を印加
すると青色は消え、素子は透明に戻った。着色時の透過
率は6％、消色時の透過率は60％であった。 ［比較例］図１０は比較例によるECDの概略図であり、
（１）ガラス基板１に真空蒸着法またはイオンプレーテ
ィング法により下部電極層１１として膜厚約200nmのITO
を成膜した。その上にEC層１として膜厚が約150ｎｍの
酸化 イリジウムと酸化スズの混合膜、約500nmの酸化タ
ンタル及び約500nmの酸化タングステン膜を順次成膜
し、その上にさらに上部電極層１２として約200nmのITO
を成膜した。 （２）封止樹脂５と、封止基板６で上記（１）で製作さ
れたECDを封止した。（図８） （３）ガラス基板１の両端面に下部電極層１１が形成さ
れる際に回り込み現象により形成されるEC素子の取り出
し電極部（図示されていない）に金ペースト７を塗布
し、その後ガラス基板１と封止基板６を挟むようにクリ
ップ８を装着した。
【００４８】同様に、ガラス基板１の両端面に上部電極
層１２が形成される際に回り込み現象により形成される
EC素子の取り出し電極部（図示されていない）に金ペー
スト７を塗布し、その後ガラス基板１と封止基板６を挟
むようにクリップ８を装着した。 （４）これらのクリップ８のそれぞれに配線をハンダ付
けして駆動電源から１．３Ｖの電圧を印加すると、ECD
は青色に着色した。この素子に１．３Ｖの逆電圧を印加
すると青色は消え、素子は透明に戻った。着色時の透過
率は25％、消色時の透過率は80％であった。
層１２が形成される際に回り込み現象により形成される
EC素子の取り出し電極部（図示されていない）に金ペー
スト７を塗布し、その後ガラス基板１と封止基板６を挟
むようにクリップ８を装着した。 （４）これらのクリップ８のそれぞれに配線をハンダ付
けして駆動電源から１．３Ｖの電圧を印加すると、ECD
は青色に着色した。この素子に１．３Ｖの逆電圧を印加
すると青色は消え、素子は透明に戻った。着色時の透過
率は25％、消色時の透過率は80％であった。
【００４９】
【発明の効果】以上説明したように、本発明によればEC
D内にEC素子が２組以上存在するので、透過率を従来のE
CDに比べて十分に下げることができる。また、透過率の
下限を２５％以下にすることにより、例えばシャッター
という用途に使用するこができる。
D内にEC素子が２組以上存在するので、透過率を従来のE
CDに比べて十分に下げることができる。また、透過率の
下限を２５％以下にすることにより、例えばシャッター
という用途に使用するこができる。
【００５０】また、取り出し電極部を基板端面に設けた
ので、基板の大きさを有効に使用できるECDが得られ
る。
ので、基板の大きさを有効に使用できるECDが得られ
る。
【図１】（ａ）は本発明にかかる実施形態１のECDの概
略平面図、（ｂ）は、（ａ）図のＸ−Ｘ’矢視断面図、
（ｃ）は、（ａ）図のＹ−Ｙ’矢視断面図である。
略平面図、（ｂ）は、（ａ）図のＸ−Ｘ’矢視断面図、
（ｃ）は、（ａ）図のＹ−Ｙ’矢視断面図である。
【図２】本発明にかかる実施形態１及び３のECD製造の
途中工程を示す概略断面図である。
途中工程を示す概略断面図である。
【図３】（ａ）は本発明にかかるに実施形態２のECDの
概略平面図、（ｂ）は、（ａ）図のＸ−Ｘ’矢視断面
図、（ｃ）は、（ａ）図のＹ−Ｙ’矢視断面図である。
概略平面図、（ｂ）は、（ａ）図のＸ−Ｘ’矢視断面
図、（ｃ）は、（ａ）図のＹ−Ｙ’矢視断面図である。
【図４】本発明にかかる実施形態２のECD製造の途中工
程を示す概略断面図である。
程を示す概略断面図である。
【図５】（ａ）は本発明にかかる実施形態３のECDの概
略平面図、（ｂ）は、（ａ）図のＸ−Ｘ’矢視断面図、
（ｃ）は、（ａ）図のＹ−Ｙ’矢視断面図である。
略平面図、（ｂ）は、（ａ）図のＸ−Ｘ’矢視断面図、
（ｃ）は、（ａ）図のＹ−Ｙ’矢視断面図である。
【図６】本発明にかかる実施形態３のECD製造の第１の
途中工程を示す概略断面図である。
途中工程を示す概略断面図である。
【図７】本発明にかかるに実施形態３のECD製造の第２
の途中工程を示す概略断面図である。
の途中工程を示す概略断面図である。
【図８】（ａ）は本発明にかかる実施形態４のECDの概
略平面図、（ｂ）は、（ａ）図のＸ−Ｘ’矢視断面図、
（ｃ）は、（ａ）図のＹ−Ｙ’矢視断面図である。
略平面図、（ｂ）は、（ａ）図のＸ−Ｘ’矢視断面図、
（ｃ）は、（ａ）図のＹ−Ｙ’矢視断面図である。
【図９】本発明にかかる実施形態４のECDの製造の途中
工程を示す概略断面図である。
工程を示す概略断面図である。
【図１０】（ａ）は従来のECD（比較例）を示す概略平
面図、（ｂ）は、（ａ）図のＸ−Ｘ’矢視断面図であ
る。
面図、（ｂ）は、（ａ）図のＸ−Ｘ’矢視断面図であ
る。
１、２・・・EC層 ３、４・・・ガラス基板 ５、５’・・・封止樹脂 ６、６’・・・封止ガラス基板 ７・・・導電性ペースト ８・・・導電性クリップ １１・・・EC層１の下部電極層 １２・・・EC層１の上部電極層 ２１・・・EC層２の下部電極層 ２２・・・EC層２の上部電極層
Claims (8)
- 【請求項１】 少なくともエレクトロクロミック層とこ
れを挟む一対の電極層を表面にそれぞれ形成した一対の
素子基板を前記各層の形成面を互いに向かい合わせ封止
樹脂を介して接合した構造を有し、前記各電極層の取り
出し部を少なくとも前記素子基板の端面に設けたことを
特徴とするエレクトロクロミック素子。 - 【請求項２】 少なくともエレクトロクロミック層とこ
れを挟む一対の電極層を表面に形成した素子基板の各層
形成面を封止樹脂を介して封止基板により封止したエレ
クトロクロミック素子が複数個接合されてなり、かつ前
記各電極層の取り出し部が少なくとも前記素子基板の端
面に設けられたことを特徴とするエレクトロクロミック
素子。 - 【請求項３】 少なくともエレクトロクロミック層とこ
れを挟む一対の電極層を表面に形成した第一素子基板の
各層形成面上に、少なくともエレクトロクロミック層と
これを挟む一対の電極層を表面に形成した第二素子基板
の各層非形成面を第一封止樹脂を介して接合し、さらに
前記第二素子基板の各層形成面を、第二封止樹脂を介し
て封止基板により封止してなり、かつ前記各電極層の取
り出し部が少なくとも前記素子基板の端面に設けられた
ことを特徴とするエレクトロクロミック素子。 - 【請求項４】 少なくともエレクトロクロミック層とこ
れを挟む一対の電極層を表面に形成した第一素子基板の
各層形成面を第一封止樹脂を介して封止基板により封止
し、さらに少なくともエレクトロクロミック層とこれを
挟む一対の電極層を表面に形成した第二素子基板の各層
形成面を第二封止樹脂を介して前記封止基板の非接合面
により封止してなり、かつ前記各電極層の取り出し部が
少なくとも前記素子基板の端面に設けられたことを特徴
とするエレクトロクロミック素子。 - 【請求項５】 前記各電極層の取り出し部に導電性薄膜
又は導電性ペースト及び導電性クリップを設けたことを
特徴とする請求項１〜４記載のエレクトロクロミック素
子。 - 【請求項６】 一方の素子基板端面に形成された取り出
し電極部から他方の素子基板端面に形成された取り出し
電極部にかけて導電性ペーストを塗布するか、或いは導
電性薄膜を形成し、該導電性ペースト上又は導電性薄膜
上に導電性クリップを設けたことを特徴とする請求項１
記載のエレクトロクロミック素子。 - 【請求項７】 前記接合されたエレクトロクロミック素
子を構成する一つのエレクトロクロミック素子基板の前
記取り出し電極部から残りのエレクトロクロミック素子
基板の前記取りだし電極部にかけて導電性ペーストを塗
布するか、或いは導電性薄膜を形成し、該導電性ペース
ト上又は導電性薄膜上に導電性クリップを設けたことを
特徴とする請求項２記載のエレクトロクロミック素子。 - 【請求項８】 前記第一素子基板の端面に形成された取
り出し電極部から前記第二素子基板の端面に形成された
取り出し電極部及び前記封止基板にかけて導電性ペース
トを塗布するか、或いは導電性薄膜を形成し、該導電性
ペースト上又は導電性薄膜上に導電性クリップを設けた
ことを特徴とする請求項３又は４記載のエレクトロクロ
ミック素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9061400A JPH10197906A (ja) | 1996-11-14 | 1997-03-14 | エレクトロクロミック素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-303384 | 1996-11-14 | ||
| JP30338496 | 1996-11-14 | ||
| JP9061400A JPH10197906A (ja) | 1996-11-14 | 1997-03-14 | エレクトロクロミック素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10197906A true JPH10197906A (ja) | 1998-07-31 |
Family
ID=26402439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9061400A Pending JPH10197906A (ja) | 1996-11-14 | 1997-03-14 | エレクトロクロミック素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10197906A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009544997A (ja) * | 2006-07-28 | 2009-12-17 | サン−ゴバン グラス フランス | 可変エネルギー／光伝送特性を有する能動素子 |
| JPWO2023145225A1 (ja) * | 2022-01-26 | 2023-08-03 |
-
1997
- 1997-03-14 JP JP9061400A patent/JPH10197906A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009544997A (ja) * | 2006-07-28 | 2009-12-17 | サン−ゴバン グラス フランス | 可変エネルギー／光伝送特性を有する能動素子 |
| JPWO2023145225A1 (ja) * | 2022-01-26 | 2023-08-03 | ||
| WO2023145225A1 (ja) * | 2022-01-26 | 2023-08-03 | 株式会社ジャパンディスプレイ | 調光装置 |
| US12449701B2 (en) | 2022-01-26 | 2025-10-21 | Japan Display Inc. | Light adjustment device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0356099B1 (en) | Electrochromic device | |
| JPH10253995A (ja) | 調光ガラスおよびその製造方法 | |
| JPH06167724A (ja) | 調光ガラスの製造方法 | |
| JPH10197907A (ja) | エレクトロクロミック素子 | |
| JPH0693067B2 (ja) | 調光体 | |
| JPH11316395A (ja) | エレクトロクロミック素子 | |
| JPH11242246A (ja) | エレクトロクロミック素子及びその製造方法 | |
| JP2827247B2 (ja) | 均一着色するエレクトロクロミック素子 | |
| JPH055536Y2 (ja) | ||
| JPH0522919Y2 (ja) | ||
| JPH04107427A (ja) | 透過型エレクトロクロミック素子の製造方法 | |
| JP2567786Y2 (ja) | エレクトロクロミック素子 | |
| JPH0820648B2 (ja) | 端面に取出し電極部を設けたｅｃ素子 | |
| JP2701578B2 (ja) | 樹脂封止素子の製造方法 | |
| JPS6098481A (ja) | 全固体型エレクトロクロミツク表示素子 | |
| JP2936185B2 (ja) | エレクトロクロミック素子の製造方法 | |
| JP2505006Y2 (ja) | エレクトロクロミック素子 | |
| JP2936186B2 (ja) | エレクトロクロミック素子の製造方法 | |
| JPH10186415A (ja) | 初期化駆動用のエレクトロクロミック素子及びその製造方法 | |
| JPH11231355A (ja) | エレクトロクロミック素子及びその製造方法 | |
| JP2000056339A (ja) | エレクトロクロミック素子及びその製造方法 | |
| JP2000122101A (ja) | エレクトロクロミック素子 | |
| JPH071624Y2 (ja) | 長辺側に電極取出し部を有するｅｃ素子 | |
| JPH0253034A (ja) | エレクトロクロミック素子 | |
| JPH0980489A (ja) | 全固体型エレクトロクロミック素子およびその製造方法 |