JPH10200343A - 高周波回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 能動素子を含む高周波回路のＤＣブロックキ
ャパシタやチョークインダクタの小型化を図る。 【解決手段】 入力整合回路１の整合用リアクタンス機
能とＤＣブロックキャパシタ機能とを、インダクタＬ11
に直列接続したキャパシタＣ11にて兼用せしめること
で、キャパシタＣ11の値を小さくできる。また、トラン
ジスタＱ1 のゲートバイアスＥ1 のゲートへの供給を、
チョークインダクタＬ12とキャパシタＣ13との並列回路
により行うことで、コイルＬ12の値を小さくできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は高周波回路装置に関
し、特に高周波帯で使用される能動素子を有する高周波
集積回路装置に関するものである。

【０００２】

【従来の技術】この種の回路の一例を図１０に示す。図
１０においては、ソース接地型ＭＯＳＦＥＴを能動素子
として用いた１ＧＨｚ帯増幅回路の構成例である。図１
０を参照すると、入力端子からの入力信号はＤＣブロッ
ク（直流阻止）キャパシタＣ1を介して入力整合回路１
へ供給される。この整合回路１の出力はトランジスタＱ
1 のゲートへ入力されて増幅される。この増幅ドレイン
出力は出力整合回路２を介して、更にはＤＣブロックキ
ャパシタＣ3 を介して出力端子へ導出される。

【０００３】トランジスタＱ1 のゲートバイアスＥ1 は
チョークインダクタＬ1 を介してゲートへ供給されてお
り、ドレインバイアスＥ2 はチョークインダクタＬ3 を
介してドレインへ供給されている。

【０００４】図１０に示す如く、この様な高周波増幅回
路では、電源から供給されるＤＣ電流を、能動素子を含
むこの回路以外の回路領域へ流さないために、ＤＣ電流
を遮断するＤＣブロックキャパシタＣ1 ，Ｃ3 が用いら
れる。

【０００５】本例の場合、１ＧＨｚ帯におけるＤＣブロ
ックキャパシタＣ1 のインピーダンスは、システムのイ
ンピーダンスである５０Ωよりも充分低くすることが必
要であり、１ＧＨｚにおいて１Ωとなる様に、Ｃ1 を１
６０pFという値に設定している。この値は入力整合回路
１のキャパシタＣ2 （９．５５pF）よりも１０倍以上大
である。

【０００６】一般にキャパシタは静電容量が大きくなる
程サイズ及びコストが大きくなり、損失や寄生インダク
タンスの影響等により特性が悪化することになる。

【０００７】また、この様な高周波増幅回路では、ＤＣ
電流に流れ込むＡＣ電流を遮断するために、チョークイ
ンダクタＬ1 ，Ｌ3 を用いている。本例では、入力イン
ピーダンス整合回路１は５０Ωを５Ωに変換するもので
あり、この時のゲートのチョークインダクタＬ1 は、１
ＧＨｚ帯においてデバイスの入力インピーダンス５Ωに
対して充分高いインピーダンスを持つ必要がある。よっ
て、この例では、１ＧＨｚにおいて１００Ωとなる様に
Ｌ1 ＝１６nHという値になっている。この値は整合回路
１のインダクタＬ2 よりも５倍以上大である。

【０００８】一般に、インダクタはインダクタンスが大
きくなる程、サイズとコストが大きくなり、損失や寄生
容量の影響等により特性が悪化する。

【０００９】尚、図１０において、入力整合回路１はキ
ャパシタＣ2 とインダクタＬ2 とからなり、また出力整
合回路２はキャパシタＣ4 とインダクタＬ4 とからなっ
ている。

【００１０】

【発明が解決しようとする課題】図１０に示す如き従来
の高周波回路においては、ＤＣブロックキャパシタＣ
1，Ｃ3 と、チョークインダクタＬ1 ，Ｌ3 とは、整合
回路１，２のキャパシタやインダクタ等に比較して大き
な定数が要求されることになる。従って、これ等キャパ
シタやインダクタは大きなサイズとなり、またコストも
高く、更には特性を良くすることも困難となるという問
題がある。

【００１１】本発明の目的は、ＤＣブロックキャパシタ
やチョークインダクタを小型化して、低コスト，高特性
を得ることが可能な高周波回路装置を提供することであ
る。

【００１２】

【課題を解決するための手段】本発明による高周波回路
は、能動素子を用いた高周波回路装置であって、前記能
動素子とこの能動素子への入力信号供給端子との間に設
けられたインダクタとキャパシタとの直列接続回路を含
み、このキャパシタにより前記能動素子の入力整合回路
のリアクタンス機能と直流バイアス阻止機能とを兼用せ
しめたことを特徴とする。

【００１３】本発明による他の高周波回路は、能動素子
を用いた高周波回路装置であって、前記能動素子とこの
能動素子からの出力信号導出端子との間に設けられたイ
ンダクタとキャパシタとの直列接続回路を含み、このキ
ャパシタにより前記能動素子の出力整合回路のリアクタ
ンス機能と直流バイアス阻止機能とを兼用せしめたこと
を特徴とする。

【００１４】本発明による更に他の高周波回路は、能動
素子を用いた高周波回路装置であって、前段能動素子と
後段能動素子との間に設けられたインダクタとキャパシ
タとの直列接続回路を含み、このキャパシタにより前段
及び後段能動素子間の段間整合回路のリアクタンス機能
と直流バイアス阻止機能とを兼用せしめたことを特徴と
する。

【００１５】本発明による別の高周波回路は、能動素子
を用いた高周波回路装置であって、インダクタとキャパ
シタとの直列接続回路を含み、この直列接続回路を、当
該直列接続回路の共振周波数を通過帯域の中心周波数と
するバンドパスフィルタ機能と直流バイアス阻止機能と
に兼用せしめたことを特徴とする。

【００１６】本発明による更に別の高周波回路は、能動
素子を用いた高周波回路装置であって、前記能動素子に
直流バイアスを供給するためにインダクタとキャパシタ
との並列接続回路を含み、この並列接続回路の並列共振
周波数を使用周波数帯域付近に設定したことを特徴とす
る。

【００１７】本発明による更に別の高周波回路は、能動
素子を用いた高周波回路装置であって、前記能動素子に
直流バイアスを供給するためにインダクタとキャパシタ
との並列接続回路を含み、この並列接続回路の並列共振
周波数を使用周波数帯域付近に設定し、前記インダクタ
をチョークインダクタの機能と、前記並列共振周波数を
通過帯域の中心周波数とするパンドパスフィルタのリア
クタンス機能とに兼用せしめたことを特徴とする。

【００１８】本発明による更に他の高周波回路は、能動
素子を用いた高周波回路装置であって、前記能動素子に
対する入力または出力ラインに直列に設けられたインダ
クタとキャパシタとの直列接続回路と、前記能動素子に
直流バイアスを供給するためにインダクタとキャパシタ
との並列接続回路とを含み、前記直列接続回路を、当該
直列接続回路の共振周波数を通過帯域の中心周波数とす
るバンドパスフィルタ機能と直流バイアス阻止機能とに
兼用せしめ、前記並列接続回路の並列共振周波数を使用
周波数帯域付近に設定したことを特徴とする。

【００１９】本発明の作用を述べる。能動素子の入出力
整合回路や、能動素子間の段間整合回路や、更にはバン
ドパスフィルタ回路等に、キャパシタとインダクタとの
直列接続回路を用い、この直列接続回路のキャパシタに
より、整合回路やフィルタ回路のリアクタンス機能と直
流バイアス阻止（ＤＣブロック）機能とを兼用せしめる
ことにより、キャパシタの容量を小とする。

【００２０】また、能動素子へのＤＣバイアス供給回路
として、インダクタとキャパシタとの並列接続回路を用
い、インダクタの値を小とする。

【００２１】

【発明の実施の形態】以下に、本発明の実施の形態につ
き図面を用いて説明する。尚、以下の説明では、全て１
ＧＨｚ帯増幅回路の場合を例にとるものとする。

【００２２】図１は本発明の一実施例の回路図であり、
図１０と同等部分は同一符号により示す。図１を参照す
ると、入力整合回路１は信号ラインに並列に挿入された
キャパシタＣ12と、信号ラインに直列に挿入されたキャ
パシタＣ11とインダクタＬ11との直列接続回路とからな
っている。

【００２３】また、能動素子であるＭＯＳトランジスタ
Ｑ1 へのゲートバイアスＥ1 は、インダクタＬ12とキャ
パシタＣ13との並列接続回路を介してゲートへ印加され
ている。

【００２４】図１０に示した従来技術による高周波回路
の入力回路と同等回路を、図１の構成で実現する場合、
トランジスタＱ1 の入力回路の素子定数は次の関係式に
より決定される。

【００２５】 Ｃ12＝Ｃ2 ＝９．５５［pF］ …（１） ｊωＬ11＋１／（ｊωＣ11）＝ｊωＬ1 ＝１５．０［Ω］ …（２） １／（１／（ｊωＬ12）＋ｊωＣ13）＝ｊωＬ2 ＝１００［Ω］…（３） これ等の関係式が満たされる場合、図１０の入力回路と
図１の入力回路は同等の働きをする。

【００２６】またこの時、図１の容量Ｃ11はＤＣブロッ
クキャパシタとしても働く。但し、図１０のＤＣブロッ
クキャパシタＣ1 は、１ＧＨｚにおいて５０Ωよりも充
分低いインピーダンスとなる様に設定する必要があるの
に対し、図１のＣ11はＬ11との組合わせにより自由な設
定が可能である。例えばＬ11＝３．２３nHに選ぶと、Ｃ
11は３０pFとなり、図１０におけるＤＣブロックキャパ
シタＣ1 の容量１６０pFの１／３以下に小型化される。
即ちＤＣカットキャパシタの小型化が達成される。

【００２７】また、図１０のチョークインダクタＬ1
は、１ＧＨｚにおいて５Ωよりも充分高いインピーダン
スとなる様に設定する必要があるのに対し、図１のＬ12
はＣ13との組合わせにより自由な設定が可能である。例
えばＣ13＝４．７５pFに選ぶと、Ｌ12は４nHとなり、図
１０におけるチョークインダクタＬ1 のインダクタンス
１６nHの１／４に小型化される。この時、Ｃ13という新
たなキャパシタが必要になるが、この容量は４．７５pF
と小さく、問題にはならない。この様にしてチョークイ
ンダクタの小型化が達成される。

【００２８】図２は本発明の他の実施例の回路図であ
り、図１，１０と同等部分は同一符号にて示す。この図
に示した入力整合回路１はトランジスタＱ1 の入力イン
ピーダンス５Ωを５０Ωに変換している。この時、キャ
パシタＣ11は、整合回路１の１素子として働くと同時
に、トランジスタＱ2 のゲートバイアス電流を増幅装置
の外部へ流れないようにするＤＣカットキャパシタの役
割も果たしている。図２に示した回路の場合、Ｃ11の容
量は３０pFである。

【００２９】即ち、従来の技術により増幅器の入力整合
回路を構成する場合、ＤＣカットキャパシタのインピー
ダンスを、それに挿入する部分の特性インピーダンスで
ある５０Ωに対して充分低くする必要があるため、例え
ば１００pF以上の大きな容量が必要になるところを、本
発明を用いることにより、３０pFへと小型化が達成され
る。

【００３０】図３は本発明の更に他の実施例の回路図で
あり、図１，２，１０と同等部分は同一符号にて示す。
この図の出力整合回路２はトランジスタＱ1 と出力信号
端子との間に設けられており、信号ラインに直列にキャ
パシタＣ21とインダクタＬ21との直列接続回路が設けら
れている。信号ラインに並列にキャパシタＣ22が挿入さ
れている。

【００３１】この図に示した出力整合回路２はトランジ
スタＱ1 の出力インピーダンス１０Ωを５０Ωに変換し
ている。この時、キャパシタＣ21は、整合回路２の１素
子として働くと同時に、トランジスタＱ1 のゲートバイ
アス電流を増幅装置の外部へ流れないようにするＤＣカ
ットキャパシタの役割も果たしている。図３に示した回
路の場合、Ｃ21の容量は１０pFである。

【００３２】即ち、従来の技術により増幅器の出力整合
回路を構成する場合、ＤＣカットキャパシタのインピー
ダンスを、それを挿入する部分の特性インピーダンスで
ある５０Ωに対して充分低くする必要があるため、例え
ば１００pF以上の大きな容量が必要になるところを、今
回の発明を用いることにより、１０pFへと小型化が達成
される。

【００３３】図４は本発明の別の実施例の回路図であ
り、図１〜３，１０と同等部分は同一符号にて示す。図
４においては、前段トランジスタＱ1 と後段トランジス
タＱ2との間の段間整合回路３に本発明を適用したもの
である。

【００３４】この段間整合回路３は信号ラインに直列に
挿入されたキャパシタＣ31とインダクタＬ31との直列接
続回路と、信号ラインに並列に挿入されたキャパシタＣ
32とからなっている。尚、Ｅ3 はトランジスタＱ2 のゲ
ートバイアス，Ｌ4 はそのチョークインダクタである。

【００３５】この図に示した段間整合回路３は、前段ト
ランジスタＱ1 の出力インピーダンス１０Ωを、次段ト
ランジスタＱ2 の入力インピーダンス５Ωに変換してい
る。この時、キャパシタＣ31は、整合回路の１素子とし
て働くと同時に、トランジスタＱ1 のドレインバイアス
回路とトランジスタＱ2 のゲートバイアス回路とをＤＣ
的に分離するＤＣカットキャパシタの役割も果たしてい
る。図４に示した回路の場合、Ｃ31の容量は１０pFであ
る。

【００３６】即ち、従来の技術により増幅器の整合回路
を構成する場合、ＤＣカットキャパシタのインピーダン
スを、トランジスタＱ1 の出力インピーダンスである１
０Ωに対して充分低くする必要があるため、例えば５０
０pF以上の大きな容量が必要になるところを、今回の発
明を用いることにより、１０pFへと小型化が達成され
る。

【００３７】図５は本発明の更に別の実施例の回路図で
あり、図１〜４，１０と同等部分は同一符号にて示す。
図５においては、段間整合回路３１，３２と、その間に
設けられたバンドパスフィルタ４とからなる回路に本発
明を適用したものである。

【００３８】段間整合回路３１はインダクタＬ33とキャ
パシタＣ33とからなり、段間整合回路３２はインダクタ
Ｌ34とキャパシタＣ34とからなる。

【００３９】また、バンドパスフィルタ４はキャパシタ
Ｃ41とインダクタＬ41との直列接続回路からなる。

【００４０】この図に示した段間整合回路３１は前段ト
ランジスタＱ1 の出力インピーダンス１０Ωを５０Ωに
変換する。バンドパスフィルタ４を構成するキャパシタ
Ｃ41とインダクタＬ41は、１ＧＨｚにおいて（ωＬ41）
＝１／（ωＣ41）＝５０［Ω］という関係が成り立つよ
う決定する。この時、Ｃ41とＬ41の直列回路は、１ＧＨ
ｚのみを通過帯域とする−６dB／oct のフィルタとして
作用する。

【００４１】段間整合回路32は５０Ωを次段のトランジ
スタＱ2 の入力インピーダンス５Ωに変換している。こ
の時、バンドパスフィルタ４のキャパシタＣ41は、フィ
ルタ回路の１素子として働くと同時に、トランジスタＱ
1 のドレインバイアス回路とトランジスタＱ2 のゲート
バイアス回路とをＤＣ的に分離するＤＣカットキャパシ
タの役割も果たしている。図５に示した回路の場合、Ｃ
41の容量は３．１８pFである。

【００４２】即ち、従来の技術により増幅器の入力整合
回路を構成する場合、ＤＣカットキャパシタのインピー
ダンスを、それを挿入する部分の特性インピーダンスで
ある５０Ωに対して充分低くする必要があるため、例え
ば１００pF以上の大きな容量が必要になる。即ち、今回
の発明を用いることにより、バンドパスフィルタを構成
する１キャパシタをＤＣブロックコンデンサとして利用
でき、同時にその容量は３．１８pFへと小型化される。

【００４３】図６は本発明の他の実施例を示す図であ
り、上記各図と同等部分は同一符号にて示す。図６で
は、トランジスタＱ1 のゲートバイアス供給回路に、チ
ョークインダクタＬ12とキャパシタＣ13とを並列接続し
た回路を用いている。

【００４４】この図に示した入力供給回路１は、トラン
ジスタＱ1 の入力インピーダンス５Ωを５０Ωに変換し
ている。この時、チョークインダクタＬ12と、それと並
列に接続されているキャパシタＣ13との１ＧＨｚにおけ
る並列インピーダンスは１００Ωであり、トランジスタ
の入力インピーダンス５Ωよりも充分高い。もしチョー
クコイルのみで１ＧＨｚにおいて１００Ωのインピーダ
ンスを実現するには、１６０nHのインダクタンスが必要
になる。即ち、本発明を適用することにより、インダク
タの小型化が図れる。

【００４５】図７は本発明の他の実施例の回路図であ
り、上記各図と同等部分は同一符号により示す。図７に
おいて、前段トランジスタＱ1 のドレインバイアスＥ2
のためのバイアス回路が、インダクタＬ51とキャパシタ
Ｃ51との並列接続回路からなっている。尚、バイアス電
源Ｅ2 と並列にキャパシタＣ52が接続されているが、こ
れは高周波において電源のインピーダンスが上昇するの
を補うためのものである。

【００４６】トランジスタＱ1 ，Ｑ2 との段間整合回路
３は図４のそれと同一であり、また、トランジスタＱ2
のゲートバイアス回路も図４と同一である。

【００４７】この回路では、前段トランジスタＱ1 の出
力インピーダンス１０Ωを段間整合回路３により後段の
トランジスタＱ2 の入力インピーダンス５Ωに変換して
いる。段間整合回路３は、インダクタとキャパシタとの
直列回路によりＤＣカットキャパシタＣ31を１０pFへと
小型化している。

【００４８】一方、チョークインダクタＬ51と、それと
並列に接続されているキャパスタＣ51は、１ＧＨｚにお
いて、（ωＬ51）＝１／（ωＣ51）＝１０［Ω］という
関係を満たしている。前段トランジスタＱ1 の出力イン
ピーダンスは１０Ωなので、このＬ51とＣ51の並列回路
は１ＧＨｚを通過する−６dB／oct のバンドパスフィル
タとして働き、かつ１ＧＨｚに対してトランジスタＱ1
の出力インピーダンスである１０Ωよりも充分高いイン
ピーダンスを有するチョーク回路として働く。

【００４９】もし、チョークコイルのみで１ＧＨｚにお
いて１０Ωよりも充分高い、例えば１００Ωのインピー
ダンスを実現するには、１６０nHのインダクタンスが必
要になる。即ち、今回の発明を用いることにより、バン
ドパスフィルタを構成する１インダクタをチョークイン
ダクタとして利用でき、同時にそのインダクタンスは
１．６nHへと小型化される。尚Ｃ52は、高周波において
電源のインピーダンスが上昇するのを補うために付加し
たキャパシタである。

【００５０】図８は本発明の更に他の実施例の回路図で
あり、上記各図と同等部分は同一符号にて示す。図８に
おいて、トランジスタＱ1 ，Ｑ2 の段間に、バンドパス
フィルタ兼電源回路６と段間整合回路３２とを設けたも
のである。

【００５１】バンドパスフィルタ兼電源回路６は、キャ
パシタＣ61とインダクタＬ61との直列接続回路と、トラ
ンジスタＱ2 のゲートバイアスＥ3 を供給するためのイ
ンダクタＬ62とキャパシタＣ62との並列回路とを有して
いる。尚、キャパシタＣ63は電源Ｅ3 のインピーダンス
が高周波にて上昇するのを防止している。

【００５２】段間整合回路３２は前段トランジスタＱ1
の出力インピーダンス１０Ωを後段トランジスタＱ2 の
入力インピーダンス５Ωに変換している。この時、Ｌ6
1，Ｌ62，Ｃ61，Ｃ62は、１ＧＨｚにおいて、（ωＬ6
1）＝（ωＬ62）＝１／（ωＣ61）＝１／（ωＣ62）＝
１０［Ω］という関係を満たしている。前段トランジス
タＱ1 の出力インピーダンスは１０Ωなので、回路６
は、１ＧＨｚを通過する−１２dB／oct のバンドパスフ
ィルタとして働く。

【００５３】一方、Ｌ62，Ｃ62の並列回路は、１ＧＨｚ
において並列共振するため、１ＧＨｚに対してトランジ
スタＱ1 の出力インピーダンスである１０Ωよりも充分
高いインピーダンスを有するチョーク回路として働く。
もしチョークコイルのみで１ＧＨｚにおいて１０Ωより
も充分高い、例えば１００Ωのインピーダンスを実現す
るには、１６０nHのインダクタンスが必要になる。

【００５４】即ち、今回の発明を用いることにより、バ
ンドパスフィルタを構成する１インダクタをチョークイ
ンダクタとして利用でき、同時にそのインダクタンスは
１．５９nHへと小型化される。

【００５５】図９は、本発明の別の実施例の回路図であ
り、上記各図と同等部分は同一符号にて示している。本
例では、図８のバンドパスフィルタ兼電源回路６とし
て、図８のその回路６の構成に、更に、トランジスタＱ
1 のドレイン電源回路を取込んで構成している。

【００５６】即ち、ドレインバイアスＥ2 を、インダク
タＬ64とキャパシタＣ64との並列接続回路としている。
尚、キャパシタＣ65は電源Ｅ2 の高周波でのインピーダ
ンスを抑えるものである。

【００５７】この回路６は−１８dB／oct のバンドパス
フィルタ機能を有するものである。整合回路３２は前段
トランジスタＱ1 の出力インピーダンス１０Ωを後段ト
ランジスタＱ2 の入力インピーダンス５Ωに変換してい
る。この時、Ｌ61，Ｌ62，Ｌ64，Ｃ61，Ｃ62，Ｃ64は、
１ＧＨｚにおいて、（ωＬ61）＝（ωＬ62）＝（ωＬ6
4）＝１／（ωＣ61）＝１／（ωＣ62）＝１／（ωＣ6
4）＝１０［Ω］という関係を満たしている。

【００５８】前段トランジスタＱ1 の出力インピーダン
スは１０Ωなので、回路６は、１ＧＨｚを通過せしめる
−１８dB／oct のバンドパスフィルタとして機能する。

【００５９】一方、Ｌ62，Ｃ62との並列回路及びＬ64，
Ｃ64との並列回路は、１ＧＨｚにて並列共振するため
に、１ＧＨｚに対してトランジスタＱ1 の出力インピー
ダンスである１０Ωよりも充分高いインピーダンスとな
る。例えば、１００Ωのインピーダンスを実現するに
は、１６０nHのインダクタが必要となるが、本発明によ
りバンドパスフィルタを構成するインダクタをチョーク
インダクタとして利用でき、同時にそのインダクタンス
は１．５９nHと小型化される。

【００６０】尚、上記各実施例の回路は回路基板上に集
積化されるものとする。

【００６１】

【発明の効果】以上述べた如く、本発明によれば、ＤＣ
ブロックキャパシタやチョークインダクタの小型化を図
ることができるので、低コスト化及び高特性化が可能と
なるという効果がある。

【図面の簡単な説明】

【図１】本発明の第一の実施例の回路図である。

【図２】本発明の第二の実施例の回路図である。

【図３】本発明の第三の実施例の回路図である。

【図４】本発明の第四の実施例の回路図である。

【図５】本発明の第五の実施例の回路図である。

【図６】本発明の第六の実施例の回路図である。

【図７】本発明の第七の実施例の回路図である。

【図８】本発明の第八の実施例の回路図である。

【図９】本発明の第九の実施例の回路図である。

【図１０】従来の高周波回路装置の一例を示す図であ
る。

【符号の説明】

１ 入力整合回路 ２ 出力整合回路 ３，３１，３２ 段間整合回路 ４ バンドパスフィルタ ６ バンドパスフィルタ兼電源回路 Ｑ1 ，Ｑ2 トランジスタ Ｃ11，Ｃ21，Ｃ31，Ｃ41，Ｃ61 ＤＣブロックキャパシ
タ Ｌ1 ，Ｌ3 ，Ｌ4 ，Ｌ12，Ｌ51，Ｌ62，Ｌ64， チョー
クインダクタ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 能動素子を用いた高周波回路装置であっ
   て、前記能動素子とこの能動素子への入力信号供給端子
   との間に設けられたインダクタとキャパシタとの直列接
   続回路を含み、このキャパシタにより前記能動素子の入
   力整合回路のリアクタンス機能と直流バイアス阻止機能
   とを兼用せしめたことを特徴とする高周波回路装置。
2. 【請求項２】 能動素子を用いた高周波回路装置であっ
   て、前記能動素子とこの能動素子からの出力信号導出端
   子との間に設けられたインダクタとキャパシタとの直列
   接続回路を含み、このキャパシタにより前記能動素子の
   出力整合回路のリアクタンス機能と直流バイアス阻止機
   能とを兼用せしめたことを特徴とする高周波回路装置。
3. 【請求項３】 能動素子を用いた高周波回路装置であっ
   て、前段能動素子と後段能動素子との間に設けられたイ
   ンダクタとキャパシタとの直列接続回路を含み、このキ
   ャパシタにより前段及び後段能動素子間の段間整合回路
   のリアクタンス機能と直流バイアス阻止機能とを兼用せ
   しめたことを特徴とする高周波回路装置。
4. 【請求項４】 能動素子を用いた高周波回路装置であっ
   て、インダクタとキャパシタとの直列接続回路を含み、
   この直列接続回路を、当該直列接続回路の共振周波数を
   通過帯域の中心周波数とするバンドパスフィルタ機能と
   直流バイアス阻止機能とに兼用せしめたことを特徴とす
   る高周波回路装置。
5. 【請求項５】 能動素子を用いた高周波回路装置であっ
   て、前記能動素子に直流バイアスを供給するためにイン
   ダクタとキャパシタとの並列接続回路を含み、この並列
   接続回路の並列共振周波数を使用周波数帯域付近に設定
   したことを特徴とする高周波回路装置。
6. 【請求項６】 前記インダクタをチョークインダクタの
   機能と、前記並列共振周波数を通過帯域の中心周波数と
   するパンドパスフィルタのリアクタンス機能とに兼用せ
   しめたことを特徴とする請求項５記載の高周波回路装
   置。
7. 【請求項７】 能動素子を用いた高周波回路装置であっ
   て、前記能動素子に対する入力または出力ラインに直列
   に設けられたインダクタとキャパシタとの直列接続回路
   と、前記能動素子に直流バイアスを供給するためにイン
   ダクタとキャパシタとの並列接続回路とを含み、前記直
   列接続回路を、当該直列接続回路の共振周波数を通過帯
   域の中心周波数とするバンドパスフィルタ機能と直流バ
   イアス阻止機能とに兼用せしめ、前記並列接続回路の並
   列共振周波数を使用周波数帯域付近に設定したことを特
   徴とする高周波回路装置。
8. 【請求項８】 集積回路化されてなることを特徴とする
   請求項１〜７いずれか記載の高周波回路装置。