JPH10200817A5 - - Google Patents
Info
- Publication number
- JPH10200817A5 JPH10200817A5 JP1997001543A JP154397A JPH10200817A5 JP H10200817 A5 JPH10200817 A5 JP H10200817A5 JP 1997001543 A JP1997001543 A JP 1997001543A JP 154397 A JP154397 A JP 154397A JP H10200817 A5 JPH10200817 A5 JP H10200817A5
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- solid
- imaging device
- state imaging
- voltage levels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
【発明の名称】固体撮像装置とその製造方法
【０００１】
【発明の属する技術分野】
本発明は、３つの電圧レベル（３値）ないしはそれ以上の電圧レベルを出力する回路を有する固体撮像装置とその製造方法に関する。
【発明の属する技術分野】
本発明は、３つの電圧レベル（３値）ないしはそれ以上の電圧レベルを出力する回路を有する固体撮像装置とその製造方法に関する。
【００１３】
本発明は、上述の点に鑑み、固体撮像装置の例えば走査回路或いは読み出し・転送駆動回路等において、３値以上を出力する出力段を構成するスイッチ素子数を低減できるようにした固体撮像装置とその製造方法を提供するものである。
本発明は、上述の点に鑑み、固体撮像装置の例えば走査回路或いは読み出し・転送駆動回路等において、３値以上を出力する出力段を構成するスイッチ素子数を低減できるようにした固体撮像装置とその製造方法を提供するものである。
【００１４】
【課題を解決するための手段】
本発明に係る固体撮像装置は、相互に電圧レベルが異なる３つ以上の信号を出力する回路を電圧レベルの数と同じ数のスイッチ素子で構成することを特徴とする。
上記回路が電圧レベルの数と同じ数のスイッチ素子で構成されるので、従来に比べて回路規模の縮小化が可能になる。
本発明に係る固体撮像装置の製造方法は、相互に電圧レベルが異なる３つ以上の信号を出力すると共に、電圧レベルの数と同数のスイッチ素子で構成された回路を含む固体撮像装置の製造方法であって、スイッチ素子を構成するｎチャネルＭＯＳトランジスタの相互コンダクタンスとスイッチ素子を構成するｐチャネルＭＯＳトランジスタの相互コンダクタンスとの比で計算される境界電位を境に、境界電位より低い電位を出力させるときはスイッチ素子をｎチャネルＭＯＳトランジスタで構成し、境界電位より高い電位を出力させるときはスイッチ素子をｐチャネルＭＯＳトランジスタで構成することを特徴とする。
境界電位を境に、境界電位より低い電位を出力させるときはスイッチ素子をｎチャネルＭＯＳトランジスタで構成することにより、スイッチ素子のオン抵抗が低くなり中間レベルを出力するスイッチ素子のサイズが最小になる。また、境界電位を境に、境界電位より高い電位を出力させるときはスイッチ素子をｐチャネルＭＯＳトランジスタで構成することにより、スイッチ素子のオン抵抗が低くなり中間レベルを出力するスイッチ素子のサイズが最小になる。
【課題を解決するための手段】
本発明に係る固体撮像装置は、相互に電圧レベルが異なる３つ以上の信号を出力する回路を電圧レベルの数と同じ数のスイッチ素子で構成することを特徴とする。
上記回路が電圧レベルの数と同じ数のスイッチ素子で構成されるので、従来に比べて回路規模の縮小化が可能になる。
本発明に係る固体撮像装置の製造方法は、相互に電圧レベルが異なる３つ以上の信号を出力すると共に、電圧レベルの数と同数のスイッチ素子で構成された回路を含む固体撮像装置の製造方法であって、スイッチ素子を構成するｎチャネルＭＯＳトランジスタの相互コンダクタンスとスイッチ素子を構成するｐチャネルＭＯＳトランジスタの相互コンダクタンスとの比で計算される境界電位を境に、境界電位より低い電位を出力させるときはスイッチ素子をｎチャネルＭＯＳトランジスタで構成し、境界電位より高い電位を出力させるときはスイッチ素子をｐチャネルＭＯＳトランジスタで構成することを特徴とする。
境界電位を境に、境界電位より低い電位を出力させるときはスイッチ素子をｎチャネルＭＯＳトランジスタで構成することにより、スイッチ素子のオン抵抗が低くなり中間レベルを出力するスイッチ素子のサイズが最小になる。また、境界電位を境に、境界電位より高い電位を出力させるときはスイッチ素子をｐチャネルＭＯＳトランジスタで構成することにより、スイッチ素子のオン抵抗が低くなり中間レベルを出力するスイッチ素子のサイズが最小になる。
【００１５】
【発明の実施の形態】
本発明に係る固体撮像装置は、相互に電圧レベルが異なる３つ以上の信号を出力する回路を電圧レベルの数と同じ数のスイッチ素子で構成する。
【発明の実施の形態】
本発明に係る固体撮像装置は、相互に電圧レベルが異なる３つ以上の信号を出力する回路を電圧レベルの数と同じ数のスイッチ素子で構成する。
【００１６】
本発明に係る固体撮像装置は、上記回路を相互に電圧レベルが異なる３つの信号を出力し、３つのスイッチ素子で構成する。
本発明に係る固体撮像装置は、上記回路を相互に電圧レベルが異なる３つの信号を出力し、３つのスイッチ素子で構成する。
【００１７】
本発明に係る固体撮像装置は、スイッチ素子を第１の主電極が相互に電圧レベルの異なる信号を与える３つ以上の電源に接続され、第２の主電極が出力ノードに接続されるように構成する。
本発明に係る固体撮像装置は、スイッチ素子を第１の主電極が相互に電圧レベルの異なる信号を与える３つ以上の電源に接続され、第２の主電極が出力ノードに接続されるように構成する。
【００１８】
本発明に係る固体撮像装置は、スイッチ素子を２つのｎチャネルＭＯＳトランジスタと１つのｐチャネルＭＯＳトランジスタで構成するか、又は１つのｎチャネルＭＯＳトランジスタと２つのｐチャネルＭＯＳトランジスタで構成する。
本発明に係る固体撮像装置は、スイッチ素子を２つのｎチャネルＭＯＳトランジスタと１つのｐチャネルＭＯＳトランジスタで構成するか、又は１つのｎチャネルＭＯＳトランジスタと２つのｐチャネルＭＯＳトランジスタで構成する。
【００１９】
本発明に係る固体撮像装置の製造方法は、相互に電圧レベルが異なる３つ以上の信号を出力すると共に、電圧レベルの数と同数のスイッチ素子で構成された回路を含む固体撮像装置の製造方法であって、スイッチ素子を構成するｎチャネルＭＯＳトランジスタの相互コンダクタンスとスイッチ素子を構成するｐチャネルＭＯＳトランジスタの相互コンダクタンスとの比で計算される境界電位を境に、境界電位より低い電位を出力させるときはスイッチ素子をｎチャネルＭＯＳトランジスタで構成し、境界電位より高い電位を出力させるときはスイッチ素子をｐチャネルＭＯＳトランジスタで構成することを特徴とする。
本発明に係る固体撮像装置の製造方法は、相互に電圧レベルが異なる３つ以上の信号を出力すると共に、電圧レベルの数と同数のスイッチ素子で構成された回路を含む固体撮像装置の製造方法であって、スイッチ素子を構成するｎチャネルＭＯＳトランジスタの相互コンダクタンスとスイッチ素子を構成するｐチャネルＭＯＳトランジスタの相互コンダクタンスとの比で計算される境界電位を境に、境界電位より低い電位を出力させるときはスイッチ素子をｎチャネルＭＯＳトランジスタで構成し、境界電位より高い電位を出力させるときはスイッチ素子をｐチャネルＭＯＳトランジスタで構成することを特徴とする。
【００４６】
【発明の効果】
本発明に係る固体撮像装置によれば、相互に電圧レベルが異なる３つの信号、もしくは３つ以上の信号を出力する回路がその電圧レベルの数と同じ数のスイッチ素子で構成されることにより、固体撮像装置の例えば走査回路、或いは転送駆動回路の出力段のスイッチ素子を減らすことができ、従って、出力段の占有面積を小さくすることができ、同時に、このスイッチ素子を制御するパルスを作る論理回路の規模も縮小することができる。これによって固体撮像装置の小型化を図ることができる。
【発明の効果】
本発明に係る固体撮像装置によれば、相互に電圧レベルが異なる３つの信号、もしくは３つ以上の信号を出力する回路がその電圧レベルの数と同じ数のスイッチ素子で構成されることにより、固体撮像装置の例えば走査回路、或いは転送駆動回路の出力段のスイッチ素子を減らすことができ、従って、出力段の占有面積を小さくすることができ、同時に、このスイッチ素子を制御するパルスを作る論理回路の規模も縮小することができる。これによって固体撮像装置の小型化を図ることができる。
【００４８】
本発明に係る固体撮像装置の製造方法によれば、スイッチ素子を構成するｎチャネルＭＯＳトランジスタの相互コンダクタンスとスイッチ素子を構成するｐチャネルＭＯＳトランジスタの相互コンダクタンスとの比で計算される境界電位を境に、境界電位より低い電位を出力させるときはスイッチ素子をｎチャネルＭＯＳトランジスタで構成し、境界電位より高い電位を出力させるときはスイッチ素子をｐチャネルＭＯＳトランジスタで構成すれば、スイッチ素子のオン抵抗が低くなり中間レベルを出力するスイッチ素子のサイズを最小にすることができる。これにより、小型化された固体撮像装置を製造することができる。
本発明に係る固体撮像装置の製造方法によれば、スイッチ素子を構成するｎチャネルＭＯＳトランジスタの相互コンダクタンスとスイッチ素子を構成するｐチャネルＭＯＳトランジスタの相互コンダクタンスとの比で計算される境界電位を境に、境界電位より低い電位を出力させるときはスイッチ素子をｎチャネルＭＯＳトランジスタで構成し、境界電位より高い電位を出力させるときはスイッチ素子をｐチャネルＭＯＳトランジスタで構成すれば、スイッチ素子のオン抵抗が低くなり中間レベルを出力するスイッチ素子のサイズを最小にすることができる。これにより、小型化された固体撮像装置を製造することができる。
Claims (5)
- 相互に電圧レベルが異なる３つ以上の信号を出力する回路が前記電圧レベルと同じ数のスイッチ素子で構成されてなる
ことを特徴とする固体撮像装置。 - 前記回路は、相互に電圧レベルが異なる３つの信号を出力し、３つのスイッチ素子で構成されてなる
ことを特徴とする請求項１記載の固体撮像装置。 - 前記スイッチ素子は、第１の主電極が相互に電圧レベルが異なる信号を与える３つ以上の電源に接続され、第２の主電極が出力ノードに接続されて成る
ことを特徴とする請求項１記載の固体撮像装置。 - 前記スイッチ素子が２つのｎチャネルＭＯＳトランジスタと１つのｐチャネルＭＯＳトランジスタで構成されるか、
又は１つのｎチャネルＭＯＳトランジスタと２つのｐチャネルＭＯＳトランジスタで構成されてなる
ことを特徴とする請求項２記載の固体撮像装置。 - 相互に電圧レベルが異なる３つ以上の信号を出力すると共に、前記電圧レベルの数と同数のスイッチ素子で構成された回路を含む固体撮像装置の製造方法であって、
前記スイッチ素子を構成するｎチャネルＭＯＳトランジスタの相互コンダクタンスと前記スイッチ素子を構成するｐチャネルＭＯＳトランジスタの相互コンダクタンスとの比で計算される境界電位を境に、前記境界電位より低い電位を出力させるときは前記スイッチ素子を前記ｎチャネルＭＯＳトランジスタで構成し、
前記境界電位より高い電位を出力させるときは前記スイッチ素子を前記ｐチャネルＭＯＳトランジスタで構成する
ことを特徴とする固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00154397A JP3867330B2 (ja) | 1997-01-08 | 1997-01-08 | 固体撮像装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00154397A JP3867330B2 (ja) | 1997-01-08 | 1997-01-08 | 固体撮像装置とその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH10200817A JPH10200817A (ja) | 1998-07-31 |
| JPH10200817A5 true JPH10200817A5 (ja) | 2004-09-16 |
| JP3867330B2 JP3867330B2 (ja) | 2007-01-10 |
Family
ID=11504445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00154397A Expired - Fee Related JP3867330B2 (ja) | 1997-01-08 | 1997-01-08 | 固体撮像装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3867330B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004228871A (ja) | 2003-01-22 | 2004-08-12 | Seiko Epson Corp | 画像処理装置、画像処理方法及び固体撮像装置 |
| JP2007124084A (ja) | 2005-10-26 | 2007-05-17 | Sanyo Electric Co Ltd | ３値パルス発生回路 |
| WO2008018363A1 (en) * | 2006-08-09 | 2008-02-14 | Panasonic Corporation | Image sensor drive device |
| WO2017122550A1 (ja) * | 2016-01-14 | 2017-07-20 | ソニー株式会社 | 固体撮像素子、駆動方法、および電子装置 |
-
1997
- 1997-01-08 JP JP00154397A patent/JP3867330B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100280837B1 (ko) | 씨엠오에스집적회로 | |
| JP2909990B2 (ja) | Ｃｍｏｓ回路 | |
| JPH0435224A (ja) | 半導体装置 | |
| EP0061844B1 (en) | Flip-flop circuit | |
| JPH10200817A5 (ja) | ||
| JP2000149570A5 (ja) | ||
| JPH11163713A (ja) | 半導体集積回路装置 | |
| JPS59200524A (ja) | Ｃｍｏｓマルチプレクサ | |
| KR100272481B1 (ko) | 감소된트랜지스터수로이루어진프로그램가능한버퍼회로 | |
| JPH03217055A (ja) | 半導体集積回路装置 | |
| JPH01204520A (ja) | レベル変換回路 | |
| JPH043618A (ja) | 入力バッファ回路 | |
| JPH06101236B2 (ja) | シフトレジスタ | |
| JPH0584967B2 (ja) | ||
| JPH03192919A (ja) | Ｃｍｏｓ集積回路 | |
| JP2536270B2 (ja) | 半加算回路 | |
| JP2550942B2 (ja) | Ｃｍｏｓ型論理集積回路 | |
| JPS59215124A (ja) | Ｃｍｏｓ選択回路 | |
| JPH09232931A (ja) | 差動スイッチング回路 | |
| JPH0537380A (ja) | 電流セル回路 | |
| JP2536278B2 (ja) | 半加算回路 | |
| KR970076895A (ko) | 소형 메모리 셀 구동 회로를 갖는 반도체 메모리 장치 | |
| JPH0377537B2 (ja) | ||
| JPH03222515A (ja) | ２相クロック発生回路 | |
| JPS6130347B2 (ja) |