JPH10210085A - データ伝送制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 ブロードキャスト伝送が処理装置の動作と無
関係に行われており、書き込み中に他局へ送信するタイ
ミングになると、末更新のデータが送信されてしまい、
同時性が保証できなくなる。 【解決手段】 処理装置２とデータ伝送制御装置１３を
備えた局１にあって、データ伝送制御装置１３は、処理
装置２によって固有情報が書き込まれる送信用エリアと
他局からのデータを受信する受信用エリアを各々が持つ
コモンメモリ８，９、伝送路アクセス手段７及び処理装
置２に対するコモンメモリ８，９の接続先を切り替える
コモンメモリ切替手段１２を備える。コモンメモリ切替
手段１２はコモンメモリ８への書き込みが終了してから
コモンメモリ８，９の切り替えを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、通信回線を介して
接続されたコンピュータ等の各ノードが共通のデータを
保持するようにしたサイクリック通信方式のネットワー
クシステムに係り、特に、コモンメモリの各ブロックで
伝送情報の同時性を保証、即ち、各局のコモンメモリを
同一内容にすることのできるデータ伝送制御装置に関す
る。

【０００２】

【従来の技術】コンピュータネットワークシステムにお
ける通信方法の１つにサイクリック通信がある。このサ
イクリック通信は、ネットワークに接続された複数のコ
ンピュータの相互間にコモンメモリ（common memory)を
介在させ、各々のコンピュータのネットワークコントロ
ール部内のメモリにあるデータを一定の周期で一致化さ
せ、各コンピュータがほぼ同時刻に同一データを参照す
ることができる。このようなシステムは、コモンメモリ
のデータが一定周期で書き換えられているため、この周
期に近い応答時間が得られ、応答時間の短縮が図られ
る。また、コモンメモリへのアクセスが、プログラム上
は読み出し命令、書き込み命令によって行われるので通
信制御用ソフト等のオーバーヘッドがなく、コンピュー
タの負荷を大幅に軽減することができる。

【０００３】サイクリック通信を用いたシステムの従来
技術として、例えば、特開昭６４−８５０１号公報に示
されたものがある。この従来技術の装置は、バスとの間
のインターフェースをとる伝送制御回路と、それを制御
する伝送制御用のプロセッサ、タイマ、コモンメモリ等
から構成され、プロセッサはタイマを用いて送信権の巡
回を監視し、前もって決定された限定時間内に送信権が
回ってきた場合は、伝送制御回路にコモンメモリ内の自
局の固有情報を他局にブロードキャスト（同報通信: br
oadcast)伝送させ、他局からのフレームを受信した場
合、そのデータをコモンメモリ内の送信局対応エリアに
格納することで、複数局が同一情報を共有するようにし
ている。

【０００４】以下、従来のデータ伝送制御装置につい
て、図面を用いて説明する。図９は従来のデータ伝送制
御装置を用いたデータ通信システムの構成例を示すブロ
ック図である。局１は伝送路４に接続され、この伝送路
４に接続された他の処理装置（不図示）との間でデータ
伝送を行うことができる。局１はコンピュータによる処
理装置２及びデータ伝送制御装置３を備えて構成されて
いる。また、データ伝送制御装置３は、処理装置インタ
ーフェース手段５、コモンメモリ６、及び伝送路アクセ
ス手段７を備えて構成されている。

【０００５】図１０はコモンメモリ６のメモリ空間の状
態の一例を示している。コモンメモリ６は送信用エリア
６ａと受信用エリア６ｂを備えて構成されている。図９
及び図１０を用いて従来のデータ伝送制御装置３を用い
たデータ通信システムの動作を説明する。処理装置２が
データ伝送路４に接続される他の処理装置における自局
（処理装置２）の固有情報を更新しようとする場合、ま
ず、処理装置２はデータ伝送制御装置３のコモンメモリ
６の送信用エリア６ａに自局の固有情報の書き込みを行
う。送信用エリア６ａに書き込まれた自局の固有情報
は、一定周期（以下、「転写周期」という）毎にブロー
ドキャストで伝送される。また、処理装置２の固有情報
を受信した局は該当エリアに格納する。このようなデー
タ転送の動作は、処理装置側の動作とは無関係に行わ
れ、処理装置はデータ伝送制御装置３のコモンメモリ６
の送信用エリア６ａに自局の固有情報を書き込むだけ
で、自局の固有情報は他の処理装置が参照できるコモン
メモリの送信局対応に定められた受信用エリアに転送さ
れる。他の処理装置は、コモンメモリ６の受信エリア６
ｂを必要な時にリードすることで処理装置の出力データ
を受け取ることができる。なお、類似の技術に特開平４
−１０１５３８号公報に示されるＣＰＵ出力データ制御
回路がある。この構成は、書き込み用と読み出し用の２
面の送信用メモリを備え、これらを切り替えて使用する
ことにより時分割通信を行うもので、２面の送信用メモ
リは言わば交替バッファとして用いられる。

【０００６】

【発明が解決しようとする課題】しかし、コモンメモリ
や交替バッファを用いる従来技術においては、コモンメ
モリ内の送信エリアのデータを他のデータ伝送制御装置
に対してブロードキャスト伝送する動作が、処理装置の
動作と無関係に行われるために、処理装置がコモンメモ
リ内の送信エリアに或る程度の容量を持った自局の固有
情報を書き込み中に、データ伝送制御装置が送信エリア
内の自局の固有情報を他局へ送信するタイミングになっ
た場合、処理装置からコモンメモリへのアクセスの速さ
と、データ伝送制御装置がデータを送信する速さが異な
るため、処理装置からコモンメモリの送信エリアへの自
局の固有情報の更新が終わらない内にデータが他の処理
装置へ転送されてしまうという問題がある。

【０００７】すなわち、図１１に示すような問題が生じ
る。（ａ）のように送信用メモリ１０１と送信用メモリ
１０２を備え、送信用メモリ１０１にＣＰＵ１０３の指
定のエリアにデータＡの更新を行う。このとき、送信用
メモリ１０２は伝送路４に接続されている。データＡの
更新終了後、（ｂ）のように送信用メモリ１０１と送信
用メモリ１０２が切り替えられる。（ｂ）では、送信用
メモリ１０２に対してＣＰＵ１０３によって、指定のエ
リアに対しデータＢの更新が行われる。このとき、送信
用メモリ１０１からデータ送信が行われないまま、再び
（ａ）の状態にコモンメモリの切り替えが行われた場
合、（ｃ）のように、送信用メモリ１０１の内容（デー
タＡ）が送信用メモリ１０２に転写（同じ内容のデータ
を別のメモリに保存する処理）されていないため、送信
用メモリ２からは更新されたデータと末更新のデータ
Ａ′が伝送路４へ送信されるという不具合が生じる。つ
まり、データＡを更新したにもかかわらず、末更新の内
容で送信されてしまう。このため、サイクリック通信で
は、処理装置からのデータ更新の単位でしかデータの同
時性は保証されず、前後のアドレスにあるデータ同士
が、必ずしも同時刻のものであるという保証はない。し
たがって、処理装置からのデータ更新の単位で情報を扱
う場合は特別な考慮を必要としないが、複数のデータを
ブロックとして扱う場合、例えば、ソフトウェア側でデ
ータの先頭と最後にチェックデータを付加し、受信側で
全データが完全に揃ったことを確認したうえでデータを
処理する必要がある。

【０００８】更に、処理装置からコモンメモリの送信エ
リアへの自局の固有情報の更新が全て完了した後、送信
エリアのデータが他局へブロードキャスト伝送された場
合、受信したデータをコモンメモリの送信エリアに書き
込み中に、受信した局に接続されている処理装置がコモ
ンメモリの送信エリアを読み出すと、データを受信する
処理装置は更新された自局の固有情報を全て受け取るこ
とができない。

【０００９】本発明の目的は、処理装置側と伝送路側が
同時にコモンメモリをアクセスできないようにし、コモ
ンメモリの各データブロック内における送受信データの
同時性を保証できるようにしたデータ伝送制御装置を提
供することにある。

【００１０】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、書き込み及び読み出し処理を実行する
処理装置及び伝送路に対するインターフェースを司る伝
送路アクセス手段との組み合わせによって１つの局を構
成し、前記伝送路を介して他局とのデータ交換を行うデ
ータ伝送制御装置において、前記処理装置によって固有
情報が書き込まれる送信用エリアと他局からのデータを
受信する受信用エリアを各々が備える２つのコモンメモ
リと、前記伝送路に対するインターフェースを司る伝送
路アクセス手段と、前記伝送路アクセス手段及び処理装
置に対する前記コモンメモリの各々の接続先を切り替え
るコモンメモリ切替手段と、該コモンメモリ切替手段及
び前記処理装置に接続される処理装置インターフェース
手段を備えた構成にしてる。

【００１１】この構成によれば、２つ（２面）のコモン
メモリの各々が送信用エリアと受信用エリアを備え、処
理装置インターフェース手段側に接続されたコモンメモ
リと伝送路アクセス手段側に接続されたコモンメモリに
対し、処理装置インターフェース手段側に接続されたコ
モンメモリへの固有情報の書き込みの終了に応じて２つ
のコモンメモリがコモンメモリ切替手段により切り替え
られる。これにより、処理装置インターフェース手段側
に接続されたコモンメモリへ固有情報を書き込み中に該
コモンメモリにデータ転送が行われるのが防止され、デ
ータの同時性保証することができる。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。図１は本発明のデータ伝
送制御装置の一実施の形態、及びこれを用いたデータ通
信システムの構成を示すブロック図である。本発明によ
るデータ伝送制御装置１３は、従来と同じ構成の処理装
置インターフェース手段５及び伝送路アクセス手段７の
ほか、コモンメモリ８，９、このコモンメモリ８及び９
に接続されたライトバッファ（write buffer) １０，１
１、コモンメモリ８，９とライトバッファ１０（ＷＢ
１），１１（ＷＢ２）と処理装置インターフェース手段
５に接続されたコモンメモリ切替手段１２を加えて構成
されている。

【００１３】図２はコモンメモリ８，９のメモリ空間の
使用区分を示す説明図である。図２に示すように、コモ
ンメモリ８（第１のコモンメモリ）は送信用エリア８ａ
と受信用エリア８ｂを備え、コモンメモリ９（第２のコ
モンメモリ）は送信用エリア９ａと受信用エリア９ｂを
備えている。

【００１４】図３はコモンメモリ８，９におけるメモリ
転写の原理を示す説明図である。ここでは、３つの局
（局１、局２、局３）の間でデータ送受信が行われ、各
局が局数に応じた数のコモンメモリ（Ａ，Ｂ，Ｃ）を備
えたシステムを例示している。このコモンメモリＡがコ
モンメモリ８に相当し、コモンメモリＢ，Ｃがコモンメ
モリ９に相当する。また、コントローラは、コモンメモ
リ切替手段１２及びライトバッファ等を含んだ構成に相
当する。

【００１５】コモンメモリＡにはコントローラＡから書
き込みが行われ、コモンメモリＢにはコントローラＢか
ら書き込みが行われ、コモンメモリＣにはコントローラ
Ｃから書き込みが行われる。したがって、自局において
は、コモンメモリＡは他の局のコモンメモリＢ，Ｃへの
送信用に用いられ、コモンメモリＢ，Ｃは他局からの受
信データの書き込み用に用いられる。例えば、局１のコ
モンメモリＡに書き込まれたデータは、周期的にブロー
ドキャストが行われることで伝送路４上へ送信される。
局２，３では他局から伝送路４を通して伝送されてきた
データを受信し、コモンメモリの該当エリアへ一定時間
内に格納する。この処理によって、局１〜局３の夫々の
コモンメモリにおいて同一内容のデータを保有、即ちデ
ータの同時性が得られたたことになる。コントローラか
らのデータ参照は、通信を意識しない単なるメモリのリ
ード／ライト処理に徹することができ、この結果、応答
性を高めることができる。

【００１６】図３の構成において、自局のコントローラ
によるコモンメモリＡとコモンメモリＢ，Ｃの切り替え
は、例えば、コモンメモリＡが伝送路４に接続され、コ
モンメモリＢ，Ｃがコントローラ側に接続されている場
合であれば、コモンメモリＡが伝送路４からコントロー
ラ側に切り替えられ、コモンメモリＢ，Ｃがコントロー
ラ側から伝送路４へ切り替えられる。

【００１７】次に、図１及び図２を参照して本発明のデ
ータ伝送制御装置１３を用いたデータ通信システムの動
作について説明する。コモンメモリ切替手段１０によっ
て、コモンメモリ８は接続先がデータ伝送路４側から処
理装置２側に切り替えられ、コモンメモリ９は処理装置
２側から伝送路４側に切り替えれる。この接続状態にお
いては、送信データが転写周期毎にコモンメモリ９の送
信用エリア９ａから読み出され、データ伝送路４を介し
て他の局（不図示）の処理装置へ伝送される。ここで、
処理装置２に自局の固有情報が発生し、データ伝送制御
装置１３のコモンメモリへ書き込みを行う場合について
説明する。処理装置２はコモンメモリ８に対して書き込
みを実行する。処理装置２からコモンメモリ８への自局
の固有情報の書き込みが終了しない間の局１から他局へ
のデータ転送処理は、処理装置２から切り離され伝送路
４に接続されているコモンメモリ９を用いて行われる。
そして、自局の固有情報の書き込みが終了した時点で、
コモンメモリ切替手段１２により、処理装置２側に接続
されているコモンメモリ８とデータ伝送路４側に接続さ
れているコモンメモリ９の切り替えが行われ、コモンメ
モリ８はコモンメモリ切替手段１２を介して伝送路アク
セス手段７に接続され、コモンメモリ９は処理装置２側
に接続される。

【００１８】このように、一方のコモンメモリに書き込
み中には、他方のコモンメモリから読み出しを行うこと
によってデータの同時性が保証される。すなわち、処理
装置２がコモンメモリ８に書き込みを行っている時にコ
モンメモリ８のデータ転送（読み出し）が起こることは
なく、データの同時性を保証することができる。以降、
処理装置２側に接続されたコモンメモリとデータ伝送路
４側に接続されたコモンメモリを切り替えていくことで
データの同時性が保証される。しかし、２つのコモンメ
モリを切り替えて使用する場合、切り替えの発生する前
に２つのコモンメモリの内容を一致させないと、２つの
コモンメモリの内容に不整合を生じる問題がある。つま
り、図２において、処理装置２によって送信用エリア８
ａの領域８１に更新が行われた後、処理装置インターフ
ェース手段５側に接続されたコモンメモリ８と伝送路ア
クセス手段７側に接続されたコモンメモリ９を切り替え
る場合、コモンメモリ９のデータ末更新領域９１ではデ
ータの更新が行われていないため、コモンメモリを切り
替え後、コモンメモリ８とコモンメモリ９の間で内容の
不整合が生じる。

【００１９】この問題を解決するために、本発明ではラ
イトバッファ１０，１１を用いている。すなわち、コモ
ンメモリ切替手段１０とコモンメモリ９との間にライト
バッファ１１（ＷＢ２）を介在させ、処理装置２から処
理装置インターフェース手段５側に接続されたコモンメ
モリ８の内容を更新すると同時に、更新内容のアドレス
とデータをライトバッファ１１に保持する。ついで、伝
送路アクセス手段７側に接続されたコモンメモリ９の領
域９１からデータ伝送路４への送信が完了した後、ライ
トバッファ１１によってコモンメモリ９の領域９１のデ
ータを更新し、コモンメモリ８とコモンメモリ９の内容
を一致させる。この後、コモンメモリ切替手段１２によ
って処理装置インターフェース手段５側に接続されたコ
モンメモリ８と伝送路アクセス手段７側に接続されたコ
モンメモリ９とを切り替える。これにより、２つのコモ
ンメモリの内容に不整合が発生するのを防止できる。

【００２０】なお、コモンメモリ９が処理装置インター
フェース手段５側に接続され、コモンメモリ８が伝送路
アクセス手段７側に接続された場合は、コモンメモリ９
の内容を更新すると同時に、ライトバッファ１０に更新
内容のアドレスとデータを保持し、以後、上記と同様の
処理を行うことによって、２つのコモンメモリの内容に
不整合が発生するのを防止できる。

【００２１】以上の説明は、送信エリアに自局の固有情
報が書き込まれる場合についてであったが、局１以外の
他局から固有情報を受信し、コモンメモリ内の送信局対
応に定められたエリアへ受信固有情報を格納する場合も
同様にして説明することができる。すなわち、局１が他
局から固有情報を受信した場合、コモンメモリ切替手段
１２によってコモンメモリ８と処理装置２を接続すると
共に、コモンメモリ８とデータ伝送路４の接続を分離す
る。一方、コモンメモリ９においては、コモンメモリ切
替手段１０によって処理装置２側から切り離され、伝送
路アクセス手段７との接続が行われる。転写周期毎にデ
ータ伝送路４及び伝送路アクセス手段７を介して受信し
た固有情報は、コモンメモリ９内の送信局対応に定めら
れた領域９ｂへ受信固有情報が格納される。

【００２２】また、処理装置２がデータ伝送制御装置１
３のコモンメモリから他局よりの受信データを読み込む
場合、処理装置２はコモンメモリ８から受信データの読
み出しを行う。この時、他局からのデータの受信は、コ
モンメモリ８から処理装置２への読み出しが終了するま
では、処理装置２側から切り離され且つ伝送路４側に接
続されたコモンメモリ９を用いて行われる。そして、コ
モンメモリ８から他局の固有情報の読み出しが終了した
時点で、コモンメモリ切替手段１２によってコモンメモ
リ８とコモンメモリ９の切り替えが行われ、コモンメモ
リ８がデータ伝送路４側に接続され、コモンメモリ９が
処理装置２側に接続される。この状態では、処理装置２
がコモンメモリ９に対してリード処理を行っていても、
コモンメモリ８に対してデータ受信（書き込み）が行わ
れることはなく、データの同時性が保証される。以降、
処理装置２側に接続されたコモンメモリとデータ伝送路
４側に接続されたコモンメモリとを切り替える操作を行
うことで、常にデータの同時性が保証される。

【００２３】図４はコモンメモリ切替手段１２の詳細構
成を示すブロック図である。図中、１４は処理装置イン
ターフェース手段５及び伝送路アクセス手段７に接続さ
れたデータ伝送制御装置用バス、１５はデータ伝送制御
装置用バス１４に接続された通信コントローラ用ＭＰＵ
（Micro Processing Unit ）、１６はデータ伝送制御装
置用バス１４に接続されたタイマ、１７はデータ伝送制
御装置用バス１４に接続されたＤＭＡ（Direct Memory
Access）コントローラ、１８はデータ伝送制御装置用バ
ス１４に接続された送受信用バッファメモリ、１９はデ
ータ伝送制御装置用バス１４に接続された第１のセレク
タ、２０はデータ伝送制御装置用バス１４及び各コモン
メモリに接続された第２のセレクタ、２１はコモンメモ
リ８及びセレクタ１９に接続された第１のアクセス検知
回路、２２はコモンメモリ９及びセレクタ１９に接続さ
れた第２のアクセス検知回路である。これら１５〜２２
の部材はデータ伝送制御装置１３内に設置される。な
お、他の部材については、図１に示したと同じであるの
で、説明を省略する。

【００２４】次に、図４のコモンメモリ切替手段１２の
動作について説明する。通信コントローラ用ＭＰＵ１５
は、タイマ１６の出力を基に一定周期毎にＤＭＡコント
ローラ１７へ転写指令を送出する。ＤＭＡコントローラ
１７はコモンメモリ８又はコモンメモリ９から送信受信
用バッファメモリ１８へ送信データを転写するが、この
時、セレクタ２０によってコモンメモリ９が選択され
る。送信データがコモンメモリ９から送信受信用バッフ
ァメモリ１８に書き込まれると、通信コントローラ用Ｍ
ＰＵ１５に応答信号が返信される。コモンメモリ９から
送信受信用バッファメモリ１８に書き込まれた送信デー
タは、更に伝送路アクセス手段７を通してデータ伝送路
４へ送信される。処理装置２からの自局の固有情報の更
新が行われない間は、前記したようにコモンメモリ９か
ら周期的にデータがデータ伝送路４へ伝送される。一
方、処理装置２に新たに自局の固有情報が発生した場
合、処理装置２はコモンメモリ８又はコモンメモリ９に
自局の固有情報を書き込むが、この場合、セレクタ１９
によりコモンメモリ８が選択される。

【００２５】このように、コモンメモリ切替手段１２は
処理装置インターフェース手段５側に接続されたコモン
メモリと伝送路アクセス手段７されたコモンメモリとを
別々に切り替えることができる。次に、処理装置２がコ
モンメモリ８に自局の固有情報を書き込む際におけるそ
の書き込みの開始と終了の検出方法の幾つかについて、
図５〜図８のフローチャートを参照して説明する。ま
ず、第１の方法について図５のフローチャートを基に説
明する。まず、処理装置２からコモンメモリ８又は９の
送信用エリアのアドレスに書き込みがあると（ステップ
Ｓ５０１）、タイマ１６によるカウントが開始される
（ステップＳ５０２）。ついで、コモンメモリ８の別の
アドレスに予め定めた設定時間に達する前にタイマ１６
のカウント値の書き込みがある間（ステップＳ５０
３）、処理装置２は自局の固有情報を書き込み中である
とし（ステップＳ５０４）、予め定めた設定時間になっ
てもアクセスのない時点をもって書き込みを終了する。
この設定時間は、コモンメモリに使用されるＲＡＭ（Ra
ndom Access Memory）のアクセス時間よりも大きくなる
ように設定される。例えば、アクセスタイムの実測によ
り決定される。その後、ライトバッファ１０又は１１に
より伝送路アクセス手段７側に接続されるコモンメモリ
に対してデータの更新を行い、２つのコモンメモリのデ
ータを一致化させる（ステップＳ５０５）。この後、コ
モンメモリ切替手段１２によりコモンメモリ８とコモン
メモリ９の切り替えが行われる（ステップＳ５０６）。

【００２６】図６のフローチャートは自局の固有情報の
書き込みの開始と終了の検出方法の第２の方法を示して
いる。自局の固有情報が発生し（ステップＳ６０１）、
処理装置インターフェース手段５側に接続されているコ
モンメモリ８への自局の固有情報の書き込み終了時に、
データ伝送制御装置１３内に設けられる不図示のレジス
タ（前記処理装置及び前記データ伝送制御装置側からア
クセス可能）に書き込み終了を示すフラグを立てる（ス
テップＳ６０２）。このフラグを確認後、コモンメモリ
９側で通信が行われているか否かが判定される（ステッ
プＳ６０３）。コモンメモリ９側で通信が行われていれ
ば、コモンメモリ８とコモンメモリ９の内容の一致化を
行う（ステップＳ６０４）。この後、コモンメモリ切替
手段１２によりコモンメモリ８とコモンメモリ９の切り
替えが行われる（ステップＳ６０５）。

【００２７】図７のフローチャートは自局の固有情報の
書き込みの開始と終了の検出方法の第３の方法を示して
いる。自局の固有情報が発生し（ステップＳ７０１）、
処理装置インターフェース手段５側に接続されたコモン
メモリ８内の送信用エリア８ａ内の特定のアドレス（こ
こでは最終アドレス）のアクセスの監視を行い（ステッ
プＳ７０２）、上記特定のアドレスにアクセスがあった
時点をもって書き込みを終了する。更に、コモンメモリ
９側で通信が行われているか否かが判定される（ステッ
プＳ７０３）。通信が行われていない場合、コモンメモ
リ切替手段１２によってコモンメモリ８とコモンメモリ
９の切り替えが行われる（ステップＳ７０４）。

【００２８】更に、図８は自局の固有情報の書き込みの
開始と終了の検出方法の第４の方法を示している。自局
の固有情報が発生し（ステップＳ８０１）、処理装置イ
ンターフェース手段５側に接続されたコモンメモリ８内
の全アドレスのアクセスの監視を行う（ステップＳ８０
２）。ステップＳ８０２でアクセスのあったことが判定
された場合、その時点で書き込みが終了する。更に、コ
モンメモリ９側で通信が行われているか否かが判定され
る（ステップＳ８０３）。通信が行われていない場合、
コモンメモリ切替手段１２によりコモンメモリ８とコモ
ンメモリ９の切り替えが行われる（ステップＳ８０
４）。

【００２９】以上、説明したような方法により、自局の
固有情報の書き込みの開始と終了が検知される。このよ
うにして、固有情報の書き込みと終了を検出することに
より、コモンメモリ切替手段１２はコモンメモリの切り
替えのタイミングを知ることができる。

【００３０】次に、処理装置２からコモンメモリ８への
自局の固有情報の書き込みが終了した後の図４の動作に
ついて説明する。コモンメモリ切替手段１０は、(i) コ
モンメモリ８へ自局の固有情報の書き込みが終了し、且
つ、(ii)コモンメモリ９から送信受信用バッファメモリ
１８への送信データの書き込みが終了し、通信コントロ
ーラ用ＭＰＵ１５に応答信号が返されたときの２つの条
件が満たされたことをもって、コモンメモリ切替手段１
２は処理装置２側に接続されたコモンメモリ８とデータ
伝送路４側に接続されたコモンメモリ９との切り替えを
実行する。この切り替え後、コモンメモリ８はデータ伝
送路４側に接続され、コモンメモリ９は処理装置２側に
接続される。以降、一定周期毎にコモンメモリ８から送
受信用バッファメモリ１８へ送信データが書き込まれ
る。この送信データは、伝送路アクセス手段７を介して
データ伝送路４へ送出される。なお、処理装置２に自局
の固有情報が新たに発生した場合、コモンメモリ切替手
段１０でコモンメモリ９が選択され、処理装置２はコモ
ンメモリ９に自局の固有情報の書き込みを行う。

【００３１】

【発明の効果】以上説明した通り、本発明によれば、コ
モンメモリを２面にし、これらを切り替えるコモンメモ
リ切替手段を設けたことにより、処理装置インターフェ
ース手段側に接続されたコモンメモリへ固有情報を書き
込み中に該コモンメモリにデータ転送が行われることは
なく、サイクリック通信におけるコモンメモリの各ブロ
ックで伝送情報の同時性を保証することができる。

【図面の簡単な説明】

【図１】本発明のデータ伝送制御装置の一実施の形態、
及びこれを用いたデータ通信システムの構成を示すブロ
ック図である。

【図２】本発明に係るコモンメモリのメモリ空間の使用
区分を示す説明図である。

【図３】本発明に係るコモンメモリにおけるメモリ転写
の原理を示す説明図である。

【図４】本発明に係るコモンメモリ切替手段の詳細構成
を示すブロック図である。

【図５】処理装置がコモンメモリに自局の固有情報を書
き込む際の書き込み開始と終了の検出方法の第１例を示
すフローチャートである。

【図６】処理装置がコモンメモリに自局の固有情報を書
き込む際の書き込み開始と終了の検出方法の第２例を示
すフローチャートである。

【図７】処理装置がコモンメモリに自局の固有情報を書
き込む際の書き込み開始と終了の検出方法の第３例を示
すフローチャートである。

【図８】処理装置がコモンメモリに自局の固有情報を書
き込む際の書き込み開始と終了の検出方法の第４例を示
すフローチャートである。

【図９】従来のデータ伝送制御装置を用いたデータ通信
システムの構成例を示すブロック図である。

【図１０】図９のコモンメモリのメモリ空間の状態を示
す説明図である。

【図１１】交替バッファをサイクリック通信に適用した
場合の末更新データの送信発生を示す説明図である。

【符号の説明】

１ 局 ２ 処理装置 ４ 伝送路 ５ 処理装置インターフェース手段 ７ 伝送路アクセス手段 ８，９ コモンメモリ ８ａ，９ａ 送信用エリア ８ｂ，ｂ 受信用エリア １０，１１ ライトバッファ １２ コモンメモリ切替手段 １３ データ伝送制御装置

Claims (7)

【特許請求の範囲】
1. 【請求項１】 書き込み及び読み出し処理を実行する処
   理装置及び伝送路に対するインターフェースを司る伝送
   路アクセス手段との組み合わせによって１つの局を構成
   し、前記伝送路を介して他局とのデータ交換を行うデー
   タ伝送制御装置において、前記処理装置によって固有情
   報が書き込まれる送信用エリアと他局からのデータを受
   信する受信用エリアを各々が備える２つのコモンメモリ
   と、前記伝送路に対するインターフェースを司る伝送路
   アクセス手段と、前記伝送路アクセス手段及び処理装置
   に対する前記コモンメモリの各々の接続先を切り替える
   コモンメモリ切替手段と、該コモンメモリ切替手段及び
   前記処理装置に接続される処理装置インターフェース手
   段を具備することを特徴とするデータ伝送制御装置。
2. 【請求項２】 前記コモンメモリ切替手段は、前記処理
   装置インターフェース手段側に接続された前記コモンメ
   モリへの書き込み時における書き込み内容のアドレス及
   びデータを格納すべく前記コモンメモリの各々に接続さ
   れるバッファを備え、前記伝送路アクセス手段側に接続
   された前記コモンメモリから前記伝送路への送信終了
   後、前記バッファから非書き込み中のコモンメモリの所
   定のアドレスにデータを書き込み、送信用と受信用のコ
   モンメモリの内容を一致させることを特徴とする請求項
   １記載のデータ伝送制御装置。
3. 【請求項３】 前記コモンメモリ切替手段は、前記処理
   装置インターフェース手段側に接続されたコモンメモリ
   の同一ブロックに対して前記処理装置インターフェース
   手段及び前記伝送路アクセス手段が同時にアクセスされ
   ないように制御し、且つ、前記処理装置インターフェー
   ス手段側に接続された前記コモンメモリが更新される
   時、前記コモンメモリの接続切り替えの前に前記処理装
   置側のコモンメモリと伝送路側のコモンメモリの同一ブ
   ロックのデータ更新を行うことを特徴とする請求項１記
   載のデータ伝送制御装置。
4. 【請求項４】 前記コモンメモリ切替手段は、前記処理
   装置インターフェース手段側に接続された前記コモンメ
   モリへのアクセスから或る定められた時間内に前記コモ
   ンメモリの別のアドレスへのアクセスが無く、且つ、伝
   送路アクセス手段側に接続された前記コモンメモリから
   前記伝送路への送信が実行中でないことを条件に前記同
   一ブロックのデータ更新を実行することを特徴とする請
   求項３記載のデータ伝送制御装置。
5. 【請求項５】 前記コモンメモリ切替手段は、前記処理
   装置インターフェース手段側に接続された前記コモンメ
   モリへの前記処理装置による固有情報の書き込み終了時
   にレジスタに書き込み終了を示すフラグが立ち、且つ、
   前記伝送路アクセス手段側に接続された前記コモンメモ
   リから共通の伝送路への通信が実行中でないことを条件
   に前記同一ブロックのデータ更新を実行することを特徴
   とする請求項３記載のデータ伝送制御装置。
6. 【請求項６】 前記コモンメモリ切替手段は、前記処理
   装置インターフェース手段側に接続された前記コモンメ
   モリの特定のアドレスに対してアクセスがあり、且つ、
   前記伝送路アクセス手段側に接続された前記コモンメモ
   リから前記伝送路への通信が実行中でないことを条件に
   前記同一ブロックのデータ更新を実行することを特徴と
   する請求項３記載のデータ伝送制御装置。
7. 【請求項７】 前記コモンメモリ切替手段は、前記コモ
   ンメモリの送信ブロックの全てのアドレスにアクセスが
   あり、且つ、前記伝送路アクセス手段側に接続された前
   記コモンメモリから前記伝送路への通信が実行中でない
   ことを条件に前記同一ブロックのデータ更新を実行する
   ことを特徴とする請求項３記載のデータ伝送制御装置。