JPH1021267A - 回路設計支援方法、および、回路設計支援システム - Google Patents

Abstract

(57)【要約】 【課題】 設計支援とする回路に含まれる非線形素子に
ついて、素子を記述する素子モデルの特性、動作を明示
して、素子モデルの選択を支援すること。 【解決手段】 非線形素子情報ファイル１４に複数種の
素子モデルを格納し、入力装置３０によって、素子モデ
ルに要求される選択基準を入力する操作を入力装置３０
により受け付け、演算装置５０が素子モデルの動作を解
析するための解析条件を表示装置６０に表示し、入力装
置３０によって応答された解析条件に基づいて、演算装
置５０が素子モデルの動作を解析し、解析された動作を
表示装置６０によって表示する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、回路動作を模擬し
て電子回路の設計を支援するための回路設計支援方法お
よび回路設計支援システムに係り、特に、大容量、か
つ、高速な非線形スイッチング素子を含む電子回路の設
計を支援することに好適な回路設計支援方法および回路
設計支援システムに関する。

【０００２】

【従来の技術】電子回路の回路設計において、電子回路
の回路動作を数値解析により模擬する回路設計支援シス
テムが用いられている。

【０００３】回路動作の数値解析は、線形の特性を有す
る線形素子について解析技法が確立している。このた
め、非線形素子については、複数種の線形素子の組み合
わせによって非線形素子の特性を近似した素子モデルが
予め用意される。この素子モデルによって、電子回路上
の非線形素子を記述し、回路動作を模擬している。

【０００４】

【発明が解決しようとする課題】非線形素子を含む回路
解析においては、各素子の素子モデルの種類、および、
その動作モードにより、模擬される回路動作が大きく異
なる。特に、大容量、かつ、高速な非線形スイッチング
素子を含む電子回路解析において、各素子モデル、およ
び、そのスイッチングモードの変化に伴う回路動作の変
化は顕著である。従って、設計対象とする電子回路の動
作を模擬するためには、それぞれの素子、および、該素
子が動作するモードに適した素子モデルを適用すること
が要求される。

【０００５】しかし、上述した従来の回路設計支援シス
テムでは、次に述べる理由からこの要求を満たし得な
い。

【０００６】第１に、従来の回路設計支援システムで
は、各非線形素子を記述するための素子モデルは、１つ
の非線形素子に１つしか用意されていなかった。このた
め、非線形素子の動作条件によっては、素子の動作を再
現することが困難となることがあった。

【０００７】第２に、非線形素子に要求される動作特性
に対する、素子モデルにより再現される動作の精度が表
示されなかった。このため、上記素子モデルを含んで記
述される回路モデルに基づく解析より模擬される動作の
妥当性を予測することは難しかった。

【０００８】さらに、素子モデルの特性を定義づけるた
めのには、いくつかのパラメータがある。従来の回路設
計支援システムでは、これらのパラメータをそれぞれ入
力することが要求されていた。ところが、これらのパラ
メータには、独立するパラメータではないパラメータも
含まれている。また、非線形素子が動作する態様によっ
ては、必要とされないパラメータについての入力も要求
されていた。

【０００９】本発明の第１の目的は、要求される特性を
近似する素子モデルを選択可能に複数有する回路設計支
援方法および回路設計支援システムを提供することであ
る。

【００１０】本発明の第２の目的は、設計対象とする電
子回路に含まれる非線形素子について、素子モデルが該
非線形素子の動作を再現する精度を表示することが可能
な回路設計支援方法および回路設計支援システムを提供
することである。

【００１１】本発明の第３の目的は、非線形素子に要求
される動作に対応するパラメータについて入力を要求す
る回路設計支援方法および回路設計支援システムを提供
することである。

【００１２】

【課題を解決するための手段】上記第１の目的および第
２の目的を達成するため、本発明の第１の態様によれ
ば、予め想定した各非線形素子について、各非線形素子
の動作を解析するための素子モデルを、各非線形素子に
それぞれ対応づけて予め記憶し、非線形素子を含む、設
計対象とする電子回路の回路モデルを、上記素子モデル
を用いて記述し、上記記述された回路モデルの動作を解
析により模擬し、模擬した動作を出力する機能を有する
回路設計支援方法において、上記各非線形素子の少なく
とも１つについては、１の非線形素子について複数種の
素子モデルを対応づけて記憶し、上記複数種の素子モデ
ルが対応づけられる非線形素子のいずれかが選択された
とき、該選択された非線形素子に要求される基準特性を
入力する操作を受け付け、上記選択された非線形素子に
対応する複数種の素子モデルについて、該複数種の素子
モデルによりそれぞれ模擬される動作を解析する演算を
行い、上記解析された動作が上記基準特性をそれぞれ満
たす精度を求める演算を行い、上記複数種の素子モデル
について、少なくとも素子モデルの種別と、精度とを示
す素子モデル候補を表示し、上記表示された素子モデル
候補からいずれかの素子モデルを選択するための操作を
受け付け、上記選択された素子モデルを、上記回路モデ
ルを記述するために出力することを特徴とする回路設計
支援方法が提供される。

【００１３】本発明の第２の態様によれば、予め想定し
た各非線形素子の動作を解析するための素子モデルを、
上記非線形素子にそれぞれ対応づけて、記憶装置に予め
格納し、非線形素子を含む、設計対象とする電子回路を
表す回路モデルを記述することを支援する機能と、上記
記述された回路モデルに基づく解析により電子回路の動
作を模擬する機能とを有するコンピュータに、上記回路
モデルを記述するために非線形素子のいずれかを指示す
る操作を受け付け、上記指示された非線形素子に対応す
る素子モデルを検索し、上記指示された非線形素子に複
数種の素子モデルが対応して検索された際に、上記指示
された非線形素子に要求される基準特性を入力する操作
を受け付け、上記検索された複数種の素子モデルにより
それぞれ模擬される動作を解析する演算を実行し、上記
解析された動作が上記基準特性をそれぞれ満たす精度を
求める演算を行い、上記複数種の素子モデルについて、
少なくとも素子モデルの種別と、精度とを示す素子モデ
ル候補を表示し、上記表示された素子モデル候補からい
ずれかの素子モデルを選択するための操作を受け付け、
上記選択された素子モデルを、上記回路モデルを記述す
るために出力することを上記コンピュータに実行させる
命令を含むプログラムを格納した、上記コンピュータが
読み取り可能な記憶媒体が提供される。

【００１４】本発明の第３の態様によれば、予め想定し
た各非線形素子について、各非線形素子の動作を解析す
るための素子モデルを、各非線形素子にそれぞれ対応づ
けて予め記憶する素子モデル記憶手段と、非線形素子を
含む、設計対象とする電子回路の回路モデルを、上記素
子モデルを用いて記述するための回路モデル作成手段
と、上記記述された回路モデルの動作を解析して模擬す
る模擬演算手段とを有する回路設計支援システムにおい
て、上記素子モデル記憶手段は、上記各非線形素子の少
なくとも１つについては、１の非線形素子について複数
種の素子モデルを対応づけて記憶し、上記モデル作成手
段が、上記複数種の素子モデルが対応づけられる非線形
素子を指定する操作を受け付けたことを検知する検知手
段と、上記指定された非線形素子に要求される基準特性
を入力する操作を受け付けるための基準特性入力手段
と、上記指定された非線形素子に対応する複数種の素子
モデルを、上記模擬演算手段に出力するための素子モデ
ル出力手段と、上記模擬演算手段により模擬されたそれ
ぞれの動作を取得するための模擬動作取得手段と、上記
取得されたそれぞれの動作が上記基準特性をそれぞれ満
たす精度を求める演算を行うための精度演算手段と、上
記対応する各素子モデルの種別と、その精度とを少なく
とも示す素子モデル候補を表示するための素子モデル候
補表示手段と、上記表示された素子モデル候補からいず
れかの素子モデルを選択するための操作を受け付けるた
めの素子モデル選択手段と、上記選択された素子モデル
を、上記回路モデル作成手段に出力するための素子モデ
ル出力手段とを有することを特徴とする回路設計支援シ
ステムが提供される。

【００１５】上記第２の目的を達成するため、本発明の
第４の態様によれば、予め想定した各非線形素子につい
て、各非線形素子の動作を解析するための素子モデル
を、各非線形素子にそれぞれ対応づけて予め記憶し、非
線形素子を含む、設計対象とする電子回路の回路モデル
を、上記素子モデルを用いて記述し、上記記述された回
路モデルの動作を解析により模擬し、模擬した動作を出
力する機能を有する回路設計支援方法において、上記各
非線形素子のいずれかが選択されたとき、上記選択され
た非線形素子に要求される基準特性を入力する操作を受
け付け、上記非線形素子に対応する素子モデルにより模
擬される動作を解析する演算を行い、上記解析された動
作が上記基準特性を満たす精度を求める演算を行い、上
記解析された素子モデルの動作と、上記求めた精度とを
表示し、上記選択された素子モデルを、上記回路モデル
を記述するために出力することを特徴とする回路設計支
援方法が提供される。

【００１６】上記第３の目的を達成するため、本発明の
第５の態様によれば、予め想定した各非線形素子につい
て、各非線形素子の動作を解析するための素子モデル
を、各非線形素子にそれぞれ対応づけて予め記憶し、非
線形素子を含む、設計対象とする電子回路の回路モデル
を、上記素子モデルを用いて記述し、上記記述された回
路モデルの動作を解析により模擬し、模擬した動作を出
力する機能を有する回路設計支援方法において、上記各
非線形素子の少なくとも１つについては、１の非線形素
子について複数種の素子モデルを対応づけて記憶し、上
記複数種の素子モデルが対応づけられる非線形素子のい
ずれかが選択されたとき、該選択された非線形素子に要
求される基準特性を入力する操作を受け付け、上記選択
された非線形素子に対応する複数種の素子モデルについ
て、該複数種の素子モデルによりそれぞれ模擬される動
作を解析する演算を行い、上記解析された動作が上記基
準特性に最も近い素子モデルを選定し、上記選定された
素子モデルを、上記回路モデルを記述するために出力す
ることを特徴とする回路設計支援方法が提供される。

【００１７】本発明の第６の態様によれば、予め想定し
た各非線形素子の動作を解析するための素子モデルを、
上記非線形素子にそれぞれ対応づけて、記憶装置に予め
格納し、非線形素子を含む、設計対象とする電子回路を
表す回路モデルを記述することを支援する機能と、上記
記述された回路モデルに基づく解析により電子回路の動
作を模擬する機能とを有するコンピュータに、上記回路
モデルを記述するために非線形素子のいずれかを指示す
る操作を受け付け、上記指示された非線形素子に対応す
る素子モデルを検索し、上記指示された非線形素子に複
数種の素子モデルが対応して検索された際に、上記指示
された非線形素子に要求される基準特性を入力する操作
を受け付け、上記検索された複数種の素子モデルにより
それぞれ模擬される動作を解析する演算を実行し、上記
解析された動作が上記基準特性に最も近い素子モデルを
選定し、上記選定された素子モデルを、上記回路モデル
を記述するために出力することを上記コンピュータに実
行させる命令を含むプログラムを格納した、上記コンピ
ュータが読み取り可能な記憶媒体が提供される。

【００１８】本発明の第７の態様によれば、予め想定し
た各非線形素子について、各非線形素子の動作を解析す
るための素子モデルを、各非線形素子にそれぞれ対応づ
けて予め記憶する素子モデル記憶手段と、非線形素子を
含む、設計対象とする電子回路の回路モデルを、上記素
子モデルを用いて記述するための回路モデル作成手段
と、上記記述された回路モデルの動作を解析して模擬す
る模擬演算手段とを有する回路設計支援システムにおい
て、上記素子モデル記憶手段は、上記各非線形素子の少
なくとも１つについては、１の非線形素子について複数
種の素子モデルを対応づけて記憶し、上記モデル作成手
段が、上記複数種の素子モデルが対応づけられる非線形
素子を指定する操作を受け付けたことを検知する検知手
段と、上記指定された非線形素子に要求される基準特性
を入力する操作を受け付けるための基準特性入力手段
と、上記指定された非線形素子に対応する複数種の素子
モデルを、上記模擬演算手段に出力するための素子モデ
ル出力手段と、上記模擬演算手段により模擬されたそれ
ぞれの動作を取得するための模擬動作取得手段と、上記
取得されたそれぞれの動作を、上記基準特性について比
較し、上記基準特性を最もよく満たす動作を有する素子
モデルを選定するための素子モデル選定手段と、上記選
定された素子モデルを、上記回路モデル作成手段に出力
するための素子モデル出力手段とを有することを特徴と
する回路設計支援システムが提供される。

【００１９】

【発明の実施の形態】以下、本発明の実施形態について
説明する。

【００２０】図１および図２を参照して、回路設計を支
援するための手順が記述された回路設計支援プログラム
２を搭載する演算装置５０を用いて、回路設計を支援す
る処理を実行する回路設計支援システム１の一例につい
て説明する。

【００２１】図１において、本発明が適用される回路設
計支援システム１は、回路解析すべき電子回路を記述す
る情報を入力するための入力装置３０と、上記電子回路
を記述する回路記述情報を記憶するための補助記憶装置
４０と、上記記憶された回路記述情報に基づき回路の動
作を模擬するための演算装置５０と、情報を入力する案
内を表示し、また、入力された情報に基づいて処理した
結果を表示するための表示装置６０と、記憶媒体８０に
格納された情報を読み取るための記憶媒体読み取り装置
９０と、これらを接続するためのインタフェース１００
とを備えて構成される。また、設計された回路モデルを
出力するための出力装置７０を備えてもよい。出力装置
としては、例えば、紙面に図や文字を出力することがで
きるプリンタ装置がある。

【００２２】入力装置３０は、キーボード装置３１、ま
たは、これに加えて、若しくは、これに代えてポインテ
ィング装置３２が用いられる。キーボード装置３１は、
例えば上下左右の４方向に、または、この４方向と中間
の方向とを加えた８方向に、カーソルを移動することが
できるカーソル移動キーを設けることができる。カーソ
ル移動キーを用いることによって、画面上のメニューの
選択、カーソルの画面上の位置づけを容易に、かつ、迅
速に行うことが可能になる。なお、タブキーと、シフト
キーとの組み合わせは、２方向のカーソル移動キーとし
て、メニュー選択に使用することができる。

【００２３】ポインティング装置３２は、表示装置６０
の画面上で直接的に操作を行う直接ポインティング装置
と、画面から離れた位置での操作により間接的にポイン
ティング操作を行う間接ポインティング装置とがある。
直接ポインティング装置として、例えば、ライトペン、
タッチスクリーン、スタイラス等が挙げられる。また、
間接ポインティング装置として、例えば、マウス、トラ
ックボール、ジョイスティック、タブレット、タッチパ
ッド等が挙げられる。

【００２４】表示装置６０としては、ラスタスキャン型
ＣＲＴ、ストロークキャラクタ型ＣＲＴ、プラズマパネ
ル、液晶ディスプレイ、発光ダイオードディスプレイ、
電界発光ディスプレイ等がある。なお、音声発生装置を
併用することも可能である。音声発生装置から音声を発
生し、例えば、入力を要求する情報、入力を受け付けた
ことを確認する情報、および、警告を報知する情報など
を伝達することができる。

【００２５】上記演算装置５０は、回路設計を支援する
ための手順が記述されたプログラムを記憶するための主
記憶装置５５０と、主記憶装置５５０に記憶されたプロ
グラムに従って、回路設計を支援する処理を実行するた
めの中央処理装置（以下、ＣＰＵという）５００とを備
えて構成される。

【００２６】上記補助記憶装置４０には、非線形素子情
報ファイル１４が記憶される。上記非線形素子情報ファ
イル１４は、上記電子回路における非線形素子の特性を
再現するための素子モデルが予め複数種格納される。

【００２７】また、回路設計を支援するための回路設計
支援プログラム２が、演算装置５０の主記憶装置５５０
に格納される。回路設計支援プログラム２は、設計対象
とする電子回路を記述する回路記述情報を作成するため
の手順が記述されたモデル作成部３と、ＣＰＵ５００が
回路記述情報に基づき、電子回路の動作を解析するため
の手順が記述された回路解析部５と、上記モデル作成部
３と回路解析部５との間で、事前処理と事後処理とを行
うための手順が記述された中間処理部４とを備えて構成
される。上記回路設計支援プログラム２は、例えば、記
憶媒体８０に格納されて供給され、記憶媒体読み取り装
置９０によって読み取られ、補助記憶装置４０に格納さ
れる。補助記憶装置４０に格納された回路設計支援プロ
グラム２は、実行時に、主記憶装置５５０に読み込まれ
る。ＣＰＵ５００が上記主記憶装置５５０に読み込まれ
た回路設計支援プログラム２に記述される手順に従って
処理を実行することによって、回路設計支援が実現され
る。なお、回路設計支援プログラム２の読み込み形態
は、記憶媒体８０に格納される回路設計支援プログラム
２が、記憶媒体読み取り装置９０から主記憶装置５５０
に、直接読み込まれる形態であってもよい。記憶媒体８
０としては、例えば、可搬型の記憶媒体を用いることが
できる。可搬型の記憶媒体の具体的としては、例えば、
フレキシブル磁気ディスク、磁気固定ディスク、光磁気
ディスク、光ディスク等が挙げられる。また、着脱可能
な半導体メモリであってもよい。着脱可能な半導体メモ
リとして、具体的には、例えば、メモリカードを用いる
ことができる。

【００２８】なお、インタフェース１００にモデム装置
を接続し、通信回線を介してネットワーク上のデータサ
ーバにアクセスし、データサーバに格納された回路設計
支援プログラム２をダウンロードして、補助記憶装置４
０、もしくは、主記憶装置５５０に格納してもよい。

【００２９】また、回路設計支援プログラム２が予め格
納された補助記憶装置４０が接続される形態であっても
よい。

【００３０】次に、上記回路設計を支援する手順を記述
した回路設計支援プログラム２について説明する。

【００３１】まず、モデル作成部３について説明する。
モデル作成部３は、設計支援対象の電子回路を記述する
回路モデルの作成を支援するための処理手順が記述され
る。例えば、回路網を構成する節点と素子とによって記
述された回路モデルを、カーソルを入力装置３０で位置
づけして、節点と素子とを入力して回路網を記述しつ
つ、記述された回路網を表示装置６０に表示して回路モ
デルの作成を支援することができる。例えば、節点同士
の相対位置関係の入力を受け付け、上記入力された節点
に挟まれる位置を指定する操作を受け付け、該位置に配
設される素子を、選択する動作を受け付ける。具体的に
は、例えば、作成される回路モデルと、回路モデルにお
ける位置を示すカーソルとを表示装置６０の表示部６１
に表示し、回路モデルにおける節点の位置、および、素
子の配設位置を、ポインティング装置２３により上記カ
ーソル位置を指示する操作により受け付け、素子の配設
位置を指示されたとき、上記配設され得る素子の候補を
メニュー形式で表示装置６０に表示し、表示された素子
の項目から、いずれかの素子の項目を選択する操作を、
入力装置３０によって受け付けることが可能である。

【００３２】上述のように、ＣＰＵ５００が上記主記憶
装置５５０に読み込まれたモデル作成部３に記述される
手段に従って処理を実行することにより、電子回路を記
述する回路モデルを作成することを支援することが可能
なモデル作成手段が実現される。

【００３３】次に、回路解析部５について説明する。回
路解析部５は、電子回路を、線形素子と、基本的な能動
素子との組み合わせで記述された回路記述情報に基づい
て、上記電子回路の特性、動作を解析するための手順が
記述される。例えば、与えられた回路記述情報に基づい
て回路網方程式を生成し、生成した回路網方程式を解い
て、記述された回路の特性、動作を模擬する。回路網を
定式化する手法として、例えば、節点解析法が用いられ
る。具体的には、節点解析法により回路網方程式を生成
し、生成された回路網方程式を、行列の疎性（非零要素
が少ない性質）を利用してブロック三角化して解く回路
解析プログラムとして、カルフォルニア大学バークレイ
分校で開発されたＳＰＩＣＥが挙げられる。このＳＰＩ
ＣＥプログラム手順に従い、ＣＰＵ５００は、回路解析
を実行することが可能である。なお、この他に、回路網
を定式化する手法として、例えば、タブロー(tableau)
解析法、修正節点解析法、カットセット解析法、ループ
解析法、および、状態変数解析法が挙げられる。タブロ
ー解析法、節点解析法、修正節点解析法、カットセット
解析法、ループ解析法は代数方程式の解を求めることに
帰着される。従って、例えば、ガウス(Gauss)の消去
法、行列の疎性を利用しブロック三角化する消去法等に
より、解くことができる。また、状態変数解析法により
状態方程式を求める場合は、例えば、ラプラス(Laplac
e)変換により解くことができる。なお、過渡解析におい
ては、異なる時刻に対して常微分方程式を求め、数値積
分法により解を求めることができる。

【００３４】上述のように、ＣＰＵ５００が上記主記憶
装置５５０に読み込まれた回路解析部５に記述される手
段に従って処理を実行することにより、電子回路を記述
する回路記述に基づき、電子回路の動作、特性を模擬す
ることが可能な回路解析手段が実現される。

【００３５】次に、中間処理部４について説明する。中
間処理部４は、上記モデル作成部３に記述される手順が
実行されることによって回路モデルの作成が行われる際
に、回路モデルにおける素子を記述する素子モデルの選
択を支援するための処理手順が記述される。すなわち、
指定された素子モデルを記述するサブ回路記述を上記回
路解析部３に出力し、指定された素子モデルの特性を回
路解析部３に解析させる。解析された特性の情報を入力
し、この情報に加えて、または、これに代えて、解析さ
れた情報を加工した情報を表示する。

【００３６】また、指令された非線形素子について、対
応する複数種の素子モデルについてサブ回路記述情報を
上記回路解析部３に出力し、各サブ回路記述情報に基づ
き素子モデルの特性を回路解析部３に解析させ、解析さ
れた各素子モデルの特性を、指定された選択条件に従っ
て比較し、選択条件に最も近い特性を有する素子モデル
を選定し、この素子モデルについての情報を表示するこ
とができる。

【００３７】上述のように、ＣＰＵ５００が上記主記憶
装置５５０に読み込まれた中間処理部４に記述される手
段に従って処理を実行することにより、電子回路に含ま
れる非線形素子について、非線形素子の動作を再現する
ための素子モデルを選択することを支援することが可能
な中間処理手段が実現される。

【００３８】次に上記回路支援プログラム２が使用する
情報が格納されるファイルについて説明する。

【００３９】非線形素子を記述するための回路解析情報
ファイル１４と、作成された回路モデルを記述するため
の回路解析データファイル２０とが、回路設計支援プロ
グラム２が参照可能に上記補助記憶装置４０に記憶され
る。

【００４０】非線形素子情報ファイル１４には、非線形
素子の特性を等価回路でそれぞれ再現した素子モデルを
それぞれコンピュータが読み取り可能な形態で記述した
サブ回路記述情報が予め複数種格納されている。

【００４１】上記非線形素子情報ファイル１４に、格納
されるサブ回路記述情報は、非線形素子のそれぞれにつ
いて予め用意される。

【００４２】同一の非線形素子について、複数種の素子
モデルが用意される場合がある。すなわち、複数種の動
作モードを、一つの素子モデルで再現することが困難で
ある場合、特性を再現すべきそれぞれの動作モードに対
応して素子モデルが用意される。また、十分な精度を確
保するためには、モデルが複雑になる場合、特性を再現
すべき精度と、回路解析の容易さとの兼ね合いにより、
精度の向上を重視した複雑な素子モデルと、解析時間の
短縮を重視した単純な素子モデルとが用意される。例え
ば、スイッチング素子は、最も単純なモデルとして、理
想スイッチを素子モデルとすることができる。このよう
な単純なモデルを用いることにより、回路解析に要する
時間を短縮することができる。従って、上記１つの非線
形素子について、複数種の素子モデルが用意されること
に対応して、それぞれの素子モデルを示すサブ回路記述
情報が、非線形素子情報ファイル１４に格納される。

【００４３】上記回路解析データファイル２０には、モ
デル作成部３に記述される手順に従ってＣＰＵ５００が
作成した回路記述情報が格納される。回路記述情報に
は、電子回路は、各節点の位置および接続状態を記述し
た回路接続データ２１と、能動素子の動作モードを記述
した動作モード情報２２と、線形素子の素子の種類およ
び素子パラメータを記述した線形素子記述２３とが回路
解析データ２０が含まれる。また、上記電子回路に非線
形素子が含まれる場合には、各非線形素子について、非
線形素子の動作を再現するための等価回路を記述したサ
ブ回路記述情報が含まれる。

【００４４】次に、図２を参照して、本実施形態の回路
設計支援システムの動作の一例について、中間処理部４
に記述される処理手順を中心に説明する。

【００４５】はじめに、電子回路を記述する回路モデル
の作成の支援が行われる。これは、ＣＰＵ５００がモデ
ル作成部３に支援する記述される手順を実行することに
よってなされる。

【００４６】まず、回路モデルを構成する節点を入力す
るための操作を受け付ける（Ｓ１００）。このとき、表
示装置６０の表示部６１に、作成中の回路モデルを表示
し、表示部６１上のカーソル位置により、回路モデルに
構成しようとする節点の位置を受け付けることができ
る。カーソル位置を指示する操作は、例えば、ポインテ
ィング装置３２を用いて受け付けることができる。続い
て、回路モデルに挿入しようとする素子がどの節点間に
挟まれる位置に挿入されるべきかを指示する操作と、挿
入されるべき素子の種別を選択する操作とを受け付ける
（Ｓ２００）。ここで、素子の種別を選択する操作は、
素子候補を表示し、いずれかの素子を選択する操作を受
け付け、上記選択された節点に挟まれる位置に表示装置
６０の画面上で対応する位置に、選択された素子に対応
するシンボルを表示して行ってもよい。

【００４７】そして、中間処理部４に記述される処理に
従って、入力された素子が、非線形素子であるか否かを
判断する（Ｓ３００）。非線形素子でない素子（線形素
子）が入力された場合は、ステップＳ５００に進む。非
線形素子が入力された場合は、非線形素子の特性を再現
する素子モデルを選択する（Ｓ４００）。素子モデルを
選択する処理の詳細については後述する。そして、ステ
ップＳ５００へ進む。

【００４８】ステップＳ５００において、回路網におけ
る素子の入力が終了したか否かを判断する。例えば、こ
れ以上入力すべき素子がないことを示すメニュー項目が
選択された場合に、素子の入力が終了したと判断し、ス
テップＳ６００へ進み、入力された節点、素子の情報を
回路解析データファイル２０に格納する。また、素子の
入力が、終了していない場合は、ステップＳ１００へ進
み、節点、素子の入力を続行する。

【００４９】そして、回路解析データファイル２０に格
納される情報に、電源素子、または、スイッチング素子
を示す情報が格納されているか否かを判断する。含まれ
ている場合には、動作モードを入力する操作を受け付け
る（Ｓ８００）。そして、回路解析データファイル２０
に動作モードを示す情報を格納する。

【００５０】次に、上記回路解析データファイル２０に
格納される回路記述情報に基づき、電子回路の特性、動
作を数値解析により模擬する（Ｓ９００）。これは、Ｃ
ＰＵ５００が、回路解析部５に記述される手順を実行す
ることによってなされる。そして、模擬された特性、動
作を表示する（Ｓ１０００）。そして、上記構成された
回路モデルを表す情報を補助記憶装置４０に出力ファイ
ル２５として出力する。また、出力装置７０によって外
部に出力してもよい。

【００５１】次に、図３を参照して、図２のステップＳ
４００での素子モデルを選択する手順について詳細に説
明する。素子モデルを選択する処理手順は、中間処理部
４に記述される。図３に示す例では、素子モデルの選択
を操作者が行う場合と、演算装置５０により自動的に選
定される場合とがある。

【００５２】まず、素子モデルを選択する操作を受け付
ける（Ｓ４１０）。このとき、ステップＳ２００で選択
された素子に対応する素子モデルをメニュー表示し、い
ずれかの項目を選択することを要求して、メニュー形式
で、素子モデルを選択することができる。そして、いず
れかの素子モデルが選択されたか、素子モデルを自動選
定する指示が与えられたかを判断する（Ｓ４２０）。

【００５３】素子モデルを自動選定する指示が与えられ
た場合は、素子モデルを選定する基準となる特性と、そ
の特性に対応する動作を解析するための選定条件を入力
要求し、入力操作を受け付ける（Ｓ４３１）。

【００５４】そして、ステップＳ２００で選択された素
子に対応する素子モデルについて、動作を解析する（Ｓ
４３２）。解析された動作が、上記基準として指定され
た特性に最も近い素子モデルを選択する（Ｓ４３３）。

【００５５】そして、上記Ｓ４３３で選択された素子モ
デルについて、解析された動作と、上記指定された特性
に対する精度とを表示装置６０に表示する（Ｓ４５
０）。

【００５６】素子モデルの選択が適当であるか否かの指
示を受け付ける（Ｓ４６０）。受け付けた操作が、素子
モデルが適当であることを示すか、否かを判断する（Ｓ
４７０）。素子モデルが適当であることを示す場合は、
上記Ｓ４３３で選択された素子モデルを、回路解析デー
タファイル２０に格納する（Ｓ４８０）。また、素子モ
デルが適当でないことを示す場合は、ステップＳ４１０
に進み素子モデルの選択処理をやり直す。

【００５７】ステップＳ４２０で、いずれかの素子モデ
ルが選択された場合には、選択された素子モデルが、理
想素子のモデルであるか否かを判断する（Ｓ４４１）。
理想素子のモデルである場合には、ステップＳ４８０に
進み、素子モデルを表すサブ回路記述情報を回路解析デ
ータファイル２０に格納する。

【００５８】また、理想素子のモデルでない場合には、
素子モデルを解析するための解析条件を入力要求し、入
力を受け付ける（Ｓ４４２）。そして、解析条件に従っ
て、素子モデルの特性、動作を解析する（Ｓ４４３）。
解析された特性、動作は、ステップＳ４５０で表示され
る。

【００５９】本実施形態の説明では、中間処理部４に加
えて、モデル作成部３と、回路解析部５とを備える回路
設計支援プログラム１を搭載した回路設計支援システム
の例について説明した。ここで、モデル作成部３、およ
び、回路解析部５のすくなくとも一方の機能を、他のシ
ステムによって実現してもよい。例えば、図４に示すよ
うに、回路網を記述するためのモデル作成部３を有する
他のシステムから、入力された素子の種別を示す情報を
受け取り、その素子に対応する素子モデルを出力するよ
うに構成することができる。また、回路網に記述される
電子回路の特性、動作を解析するための回路解析部５を
有する他のシステムに、素子モデルを等価回路で記述す
る情報を出力し、この情報に従って解析された特性、動
作を入力するように構成することができる。

【００６０】次に、図８から図１７を参照して、本回路
設計支援システムの画面表示による対話型入力の例につ
いて説明する。

【００６１】まず、モデル作成部３に記述される手順に
従い、ＣＰＵ５００が素子入力を支援する際の画面表示
による対話型入力について説明する。回路モデルを入力
する際に、例えば、素子を選択する図８に示す素子メニ
ューを表示装置６０の表示部６１に表示し、線形素子
と、非線形素子とを選択することを要求する。線形素子
が選択されたとき、例えば、図９に示す線形素子メニュ
ーを表示し、線形素子として、レジスタ素子（抵抗
器）、キャパシタ素子（容量器）、および、インダクタ
素子（コイル）のいずれかを選択することを要求する。
例えば、上記３種の線形素子からレジスタ素子が選択さ
れた場合、図１０に示す線形素子の特性を入力するため
の画面を表示し、入力を要求する。これによって、レジ
スタ素子の抵抗値を指定することができる。また、図８
の素子メニューから非線形素子が選択されたとき、図１
１に示す非線形素子メニューを表示し、非線形素子種を
選択することを要求する。サイリスタが選択されたと
き、図１２に示すサイリスタ素子メニューを表示し、サ
イリスタ素子の種別を選択することを要求する。図１２
において、ＧＴＯサイリスタ（Gate-Turn-off thyristo
r）、ＩＧＢＴ（Insulated Gate Bipolar Transistor；
絶縁ゲートバイポーラトランジスタ)、ＩＧＣＴ（Insul
ated Gate Controlled Thyristor；絶縁ゲート制御トラ
ンジスタ）等から、いずれかの非線形素子を選択するた
めの項目が示されている。例えば、図に示す候補からＧ
ＴＯサイリスタ素子を選択することができる。

【００６２】次に、中間処理部４に記述される手順に従
い、ＣＰＵ５００が素子モデルを選択することを支援す
るための処理を行う際の画面表示による対話型入力の例
について説明する。例えば、モデル作成部３に記述され
る処理を実行し、図１２に示すサイリスタ素子選択メニ
ューからＧＴＯの項目を選択されたとき、図１３（ａ）
に示すＧＴＯ素子モデルメニューを表示し、ＧＴＯサイ
リスタの特性を再現する素子モデルを選択することを要
求する。素子モデルメニューでは、一例を挙げれば、素
子モデルを自動的に選定するための項目と、短い時間で
回路の動作を解析するための項目と、素子の特性のそれ
ぞれに着目し、その特性を再現するための項目とを含む
項目を選択候補の項目とすることができる。

【００６３】例えば、図１３（ａ）に示すように、素子
モデルを自動的に選定するための項目「自動選定」と、
短時間に大まかな回路特性を解析するためのモデルを選
択するための「タイミング略解析モデル」の項目と、Ｇ
ＴＯサイリスタ素子のいくつかの特性について、その特
性をそれぞれ重視して再現するモデルを選択するための
項目「ターンオン特性解析モデル」、「ターンオフ特性
解析モデル」、「ターンオン・オフ特性解析モデル」、
「テール電流再現モデル」などの項目とが用意される。
さらに、スイッチング素子については、理想スイッチに
よるモデルを選択するための「理想スイッチモデル」の
項目が用意される。また、図１３（ｂ）に示すように、
ＧＴＯサイリスタ素子のいくつかの特性について、異な
る解析精度を有するモデルを選択するための項目を用意
することができる。例えば、ターンオン特性とターンオ
フ特性とについて、それぞれ、高い精度で特性を再現す
るための高精度モデル、特性の再現精度の向上と、回路
特性の解析に要する計算時間の短縮とを両立させるため
の汎用モデルと、高速で解析を実行することを目的とし
た高速解析モデルとを用意することができる。このよう
に、異なる特性の再現精度のモデルを選択可能に用意す
ることによって、回路解析の用途に応じてモデルと使い
分けることが可能になる。

【００６４】素子モデルを選択するための素子モデルメ
ニューで、自動モデル選定が選択された場合、モデルを
選定する基準を入力するための素子モデル選択条件メニ
ューを表示し、いずれかの選択条件を選択することを要
求する。例えば、図１３（ａ）、または、図１３（ｂ）
において、自動選択が選択された場合、ＧＴＯサイリス
タ素子の素子モデルを選択するための基準となる特性の
候補が、図１４に示すＧＴＯサイリスタ素子モデル選択
メニューとして表示される。すなわち、ＧＴＯサイリス
タ素子のいくつかの特性が表示される。例えば、項目
「ターンオフ時間」を選択することによって、ターンオ
フ時間を指定して、それを素子モデル選定の基準とする
ことができる。すなわち、図１５（ａ）に示すように、
選択したターンオフ時間を入力するためのＧＴＯ素子特
性解析条件入力が行われる。ここで、基準とすべきター
ンオフ時間と、ターンオフ時間を解析するために必要な
解析条件とを入力するための画面が表示される。これに
対して、例えば、図１５（ｂ）のように、応答する入力
を受け付けることが可能である。具体的には、図１５
（ａ）に示すように、入力すべき特性を項目名として表
示し、その後ろに数値を入力可能に示すことができる。
より具体的には、項目の後ろに入力カーソルを位置づけ
られたとき数値入力を受け付けること、または、カーソ
ルを位置づけられたときのアップ／ダウンキー、矢印キ
ーなどの操作入力によって相対変化を受け付けることが
可能である。

【００６５】そして、入力された解析条件に基づいて、
素子モデル情報１４に格納されるＧＴＯサイリスタ素子
を記述した素子モデルについて、回路解析部５に記述さ
れる手順にしたがい回路解析を実行する。実行された解
析結果を比較し、上記指定された素子モデルの選定基準
を最もよく近似するモデルを出力する。また、該素子モ
デルの特性を、上記指定された選定基準と比較して、選
定基準に対する誤差を表示する。例えば、ＧＴＯサイリ
スタ素子の素子モデルの選択において、自動モデル選定
が選定され、選定基準として、ターンオフ時間が２０μ
ｓの素子モデルが要求された場合、解析結果を図１６
（ａ）に示すように表示することができる。図１６
（ａ）において、ＧＴＯサイリスタ素子の特性の表示に
併せて、選定基準として指定された特性、および、その
特性に対する誤差を表示することが可能である。これに
よって、解析者は、選定した素子モデルが再現する特性
の精度を、明確に把握することができる。

【００６６】また、例えば、図１３（ｂ）のＧＴＯ素子
モデルメニューにおいて、ターンオン特性再現モデル
（汎用）が選択された場合、素子モデルの評価基準、お
よび、選択された素子モデルにおいて解析を実行するた
めの解析条件を入力要求する。例えば、図１４に示すメ
ニューを表示することによって、評価基準の入力要求す
ることができる。そして、図１５（ｃ）に示すように、
評価基準であるターンオン時間の数値、および、ターン
オン特性再現モデルにおける回路解析を実行するための
解析条件を入力要求する画面を表示することが可能であ
る。そして、解析結果を、図１６（ｂ）に示すように表
示することができる。図１６（ｂ）において、ＧＴＯサ
イリスタ素子の特性に併せて、指定された特性に対する
解析された特性の誤差が示される。

【００６７】上記のように、回路設計支援システム１の
支援を受けて、回路のモデル作成、および、モデルにお
ける素子モデルの選択を行うことが可能である。そし
て、作成された回路モデルについて、回路解析部５を用
いて、回路全体の特性、動作を解析することが可能であ
る。回路全体の解析に際して、回路中に時間に依存する
特性を有する素子が含まれる場合には、その時間依存性
を、タイミングデータとして入力する。時間依存性を有
する素子としては、例えば、スイッチング素子、電源装
置などが挙げられる。

【００６８】具体的には、回路中に４つのスイッチング
素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４が含まれる場合、
４つのスイッチング素子のそれぞれについて、オン状態
である時間と、オフ状態である時間とを指定する入力を
受け付ける。例えば、図１７に示すように、解析開始か
らの時刻の入力を、ｔ１、ｔ２、…と受け付ける。そし
て、それらに挟まれる時間における各スイッチング素子
の状態を受け付ける。スイッチング素子の状態は、オン
状態とオフ状態の２値で指定することが可能である。例
えば、図１７に示すように、チェックボックスをクリッ
クする操作を受け付け、オン状態を指定する入力を受け
付けることができる。そして、この結果を確認可能に表
示するために、チェックボックスにチェックマークを付
けて表示することができる。このようにして、各スイッ
チング素子の状態を指定する入力を受け付けることが可
能である。また、時刻の指定については、図１７に示す
ように、時刻を示す変数名の後ろに入力を促す表示を行
い、そこにカーソルを位置づけられたとき、入力された
数値を受け付けることが可能である。また、指定する時
刻を逐次増やすためには、次の時刻を入力するための操
作を、「次時刻入力」の項目をクリックすることによっ
て受け付けることが可能である。

【００６９】次に、上記のように構成される回路設計支
援システム１の作用を、本回路設計支援システム１が単
相インバータ回路の設計支援に応用される一例について
説明する。

【００７０】まず、図６および図７を参照して、設計対
象とするインバータ回路、および、その記述方法につい
て説明する。

【００７１】まず、非線形素子を含む回路の簡単な例と
して、図６に回路図を示して、単相インバータ回路の一
例について説明する。回路モデルを表す回路図、およ
び、回路モデルを記述する回路記述情報において用いら
れる記号と、説明のための参照符号とを区別するため
に、以下の説明において、〔〕の中に、回路図および回
路記述情報における記号を示して説明する。参照符号
は、上記記号を挟む〔〕に続いて付す。すなわち、回路
モデル要素〔記号〕参照符号の順に並べて記載する。

【００７２】回路図および回路記述情報において、節点
は、節点の番号を示す数字を記号として付して表す。回
路モデルを構成する各素子は、各素子の素子種を示す英
字と、素子の番号を示す数字とが記号として付して表
す。例えば、Ｇで始まる素子は、ＧＴＯサイリスタを示
し、Ｄで始まる素子は、ダイオード、Ｖで始まる素子
は、電圧源、Ｒで始まる素子は、レジスタ、Ｌで始まる
素子は、インダクタを示す。なお、本図では、示されて
いないが、スイッチはＳＷで、電流源はＩで、キャパシ
タはＣで始まる記号により、素子種を示される。

【００７３】図６に、単相インバータの回路モデル８０
０を示す。節点

〔０〕８１０〜節点〔４〕８１４は、素
子と素子とが接続される点を示す。なお、記号

〔０〕が
付される節点

〔０〕８１０は、別段に指定されない場合
は、接地されること（グランドレヴェルとみなすこと）
が暗黙に指定されることがある。

【００７４】図６に示される回路は、節点

〔０〕８１０
と節点〔１〕８１１との間に直流が供給される場合に、
節点〔２〕８１２と節点〔４〕８１４との間の交流に逆
変換する単相インバータ(inverter)である。

【００７５】節点

〔０〕８１０と節点〔１〕８１１との
間に、直流電圧源〔Ｖｍ〕８６０が備えられ、回路に電
圧が供給される。

【００７６】節点

〔０〕８１０と節点〔２〕８１２との
間に、ＧＴＯサイリスタ（gate-turn-off thyristor）
〔Ｇ２〕８２２およびダイオード(diode)〔Ｄ２〕８３
２が設けられる。ダイオード〔Ｄ２〕８３２の順方向
は、節点

〔０〕８１０から節点〔２〕８１２に向かう方
向であり、逆に、ＧＴＯサイリスタ〔Ｇ２〕８２２の順
方向は節点〔２〕８１２から節点

〔０〕８１０に向かう
方向である。

【００７７】節点

〔０〕８１０と節点〔４〕８１４との
間に、ＧＴＯサイリスタ〔Ｇ３〕８２３およびダイオー
ド〔Ｄ３〕８３３が設けられる。ダイオード〔Ｄ３〕８
３３の順方向は、節点

〔０〕８１０から節点〔４〕８１
４に向かう方向であり、逆に、ＧＴＯサイリスタ〔Ｇ
３〕８２３の順方向は節点〔４〕８１４から節点

〔０〕
８１０に向かう方向である。

【００７８】節点〔１〕８１１と節点〔２〕８１２との
間に、ＧＴＯサイリスタ〔Ｇ１〕８２１およびダイオー
ド〔Ｄ１〕８３１が設けられる。ダイオード〔Ｄ１〕８
３１の順方向は、節点〔２〕８１２から節点〔１〕８１
１に向かう方向であり、逆に、ＧＴＯサイリスタ〔１〕
８２１の順方向は節点〔１〕８１１から節点〔２〕８１
２に向かう方向である。

【００７９】節点〔１〕８１１と節点〔４〕８１４との
間に、ＧＴＯサイリスタ〔Ｇ４〕８２４およびダイオー
ド〔Ｄ４〕８３４が設けられる。ダイオード〔Ｄ４〕８
３４の順方向は、節点〔４〕８１４から節点〔１〕８１
１に向かう方向であり、逆に、ＧＴＯサイリスタ〔Ｇ
４〕８２４の順方向は節点〔１〕８１１から節点〔４〕
８１４に向かう方向である。

【００８０】また、節点〔２〕８１２と節点〔３〕８１
３との間に、レジスタ〔Ｒ〕８４０が設けられ、その負
荷抵抗は、１Ωである。

【００８１】節点〔３〕８１３と節点〔４〕８１４との
間に、インダクタ〔Ｌ〕８５０が設けられ、その負荷イ
ンダクタンスは、１Ｈである。

【００８２】ＧＴＯサイリスタ〔１〕８２１〜〔４〕８
２４は、それぞれゲート(gate)端子８２１ｇ〜８２４ｇ
を備える。ゲート端子８２１ｇ〜８２４ｇからゲート電
流Ｉ_G1〜Ｉ_G4を流し込むと、ＧＴＯサイリスタ〔Ｇ１〕
８２１〜〔Ｇ４〕８２４は、オン状態になる。また、オ
ン状態にあるＧＴＯサイリスタ〔Ｇ１〕８２１〜〔Ｇ
４〕８２４に、逆方向のゲート電流Ｉ_G1〜Ｉ_G4をゲート
端子８２１ｇ〜８２４ｇから流すことによって、ＧＴＯ
サイリスタ〔Ｇ１〕８２１〜〔Ｇ４〕８２４は、オフ状
態になる。

【００８３】ＧＴＯサイリスタ〔Ｇ１〕８２１、〔Ｇ
３〕８２３がオン状態であり、かつ、ＧＴＯサイリスタ
〔Ｇ２〕８２２、〔Ｇ４〕８２４がオフ状態であるモー
ドを第１のモードとする。また、ＧＴＯサイリスタ〔Ｇ
２〕８２２、〔Ｇ４〕８２４がオン状態で、かつ、ＧＴ
Ｏサイリスタ〔Ｇ１〕８２１、〔Ｇ３〕８２３がオフ状
態であるモードを第２のモードとする。上記第１のモー
ドと、第２のモードとが交替すると、これに伴い、節点
〔３〕８１３と節点〔４〕８１４との間、すなわち、レ
ジスタ〔Ｒ〕８４０とインダクタ〔Ｌ〕８５０とに、極
性が上記モードの交替とともに反転する電流Ｉ_Eが流れ
る。従って、直流電圧源〔Ｖｍ〕８６０から供給される
直流を、交流に逆変換することができる。

【００８４】図７を参照して、図６に示す単相インバー
タ回路を記述するための回路記述情報について説明す
る。

【００８５】図７において、回路記述情報は、素子がそ
の間に接続される２つの節点を示す２つの接点情報情報
２０１、２０２と、その素子の素子名称情報２０３と、
素子の特性を記述する素子情報２０４とが記述される。
素子名称情報２０３において、Ｇで始まる素子は、ＧＴ
Ｏサイリスタを示し、Ｄで始まる素子は、ダイオード、
Ｖで始まる素子は、電圧源、Ｒで始まる素子は、レジス
タ、Ｌで始まる素子は、インダクタを示す。素子情報２
０４において、線形素子であるＲ，Ｌ等については、図
７の９行目、１０行目に示すようにその値を指定するこ
とによって素子の特性を指定できる。また、非線形素子
については、該素子を記述する素子モデルを指定するこ
とによって特性を指定できる。例えば、図７の２行目に
示されるように、ＧＴＯサイリスタ素子Ｇ１は、model
G1という素子モデルによって、特性が指定されている。

【００８６】上記のように記述される回路記述情報によ
って、各素子の素子種と、素子同士の接続形態（回路ト
ポロジ）が定義される。例えば、図７の１行目は、節点
０と節点１との間に素子が接続されることを２０１、２
０２によって示される。また、その素子は、Ｖｍという
名称の電圧源であることが、２０３によって示される。
その電圧源が供給する電圧は１０Ｖであることが２０４
によって示される。同様に、図７の２行目は、節点１と
節点２との間に素子が接続されることを２０１、２０２
によって示される。その素子はＧ１という名称であるこ
とが素子名称情報２０３によって示される。また、この
素子の特性は、素子情報２０４によってmodel G1という
素子モデルによって記述されることが示される。なお、
回路解析に際しては、ＣＰＵ５００は、素子モデル名mo
del G1に対応するサブ回路記述情報を、回路解析データ
ファイルから検索し、検索したサブ回路記述情報を参照
して、そこ記述される等価回路の情報に基づいて素子の
動作を模擬する。

【００８７】図５から図９を参照して、本発明を適用し
た回路設計支援システム１の第１の応用例について説明
する。本応用例は、上記実施形態における回路設計支援
システム１によって自動的に素子モデルを選定する操作
の例である。

【００８８】図６の単相インバータ回路の非線形素子の
モデルを作成する際、解析者が必要とする素子特性を入
力することにより、その素子特性を再現する素子モデル
を演算装置により自動的に選択することができる。ま
た、選択した素子モデルについて、素子モデルの特性
と、解析者が入力した素子特性に対する精度とを表示す
ることが可能である。従って、解析者が素子モデルの精
度を認識して回路解析を実施することが可能である。

【００８９】図１に示す入力装置３０により、図５の非
線形素子情報ファイル１０に格納される非線形素子を選
択すると、非線形素子一覧表が表示される。例えば、図
８に示すようなメニュー形式の入力要求に応答し、非線
形素子を指定することが可能である。そして、図１１お
よび図１２に示すように階層的に素子を選択する表示に
従って、選択を行うことが可能である。

【００９０】図１２に示す一覧表の中からＧＴＯサイリ
スタを選択すると、ＧＴＯサイリスタ素子モデル一覧表
が表示される。例えば、図１３（ａ）に示すように、理
想スイッチの動作を再現するための理想スイッチモデ
ル、オフ状態からオン状態に移行する際の過渡特性を再
現するためのターンオン（turn-on）特性再現モデル、
オン状態からオフ状態に移行する際の過渡特性を再現す
るためのターンオフ（turn-off）特性再現モデル、ター
ンオン特性とターンオフ特性とを再現するためのターン
オン・オフ（turn-on/off）特性再現モデル、テール（t
ail）電流を再現するためのテール（tail）電流再現モ
デル等から、いずれかの素子モデルを選択するための画
面が表示される。

【００９１】ここで、解析者が特定の素子モデルを選択
せずに送信キーを押下するか、自動モデル選定の項目を
指定するかによって、図１４に示す解析条件を指定する
ためのメニュー画面が表示される。ここで、いずれかの
項目を指定することによって、その特性を指定して素子
モデルを選定させることが可能になる。図１４に示すＧ
ＴＯ素子解析条件一覧表からターンオフ時間の項目を選
択すると、図１５（ａ）に示す選択メニューが表示装置
６０に表示される。図１５（ａ）において、ターンオフ
時間と、、ターンオフ時間を解析するために必要なＧＴ
Ｏサイリスタ素子の素子特性とを入力するための入力要
求が行われる。

【００９２】解析者が、図１５（ｂ）のように、解析条
件と要求された素子特性とを入力すると、定義された素
子特性を再現する素子モデルが図１の演算装置５０によ
り選択される。図１５（ｂ）において、ターンオフ時間
が２０μｓであるＧＴＯサイリスタ素子の素子モデルを
選定すべきことが指定され、また、ターンオフ時間を解
析するための解析条件として遮断電流が２ｋＡ、ゲート
引き抜き速度が１００Ａ／μｓと入力されている。

【００９３】図１に示す演算装置５０において、非線形
素子情報ファイル１４に格納されるＧＴＯサイリスタ素
子の素子モデル候補について、ＣＰＵ５００が、回路解
析部５に記述される手順に従い回路解析を行い、そし
て、解析結果を中間処理部４に記述される手順に従い評
価して素子モデルを選定する。そして、選定された素子
モデルについて、解析された特性と、指定された特性に
対する精度とが表示される。例えば、図１６（ａ）に示
すように、選定された素子モデルと、解析された素子モ
デルの特性と、指定された素子特性に対する選定モデル
の特性の再現精度とが表示される。

【００９４】図６の単相インバータ回路中の非線形素子
であるダイオードＤ１、Ｄ２、Ｄ３、Ｄ４についても、
同様に解析者が必要とする素子特性を入力することによ
り、その素子特性を再現する素子モデルを選択する。そ
して、選択した素子モデルについて、電流波形と、電圧
波形と、素子特性とを示し、また、解析者が要求する素
子特性に対する、選択された素子モデルの素子特性の精
度を表示することができる。

【００９５】選定された非線形素子モデルの情報は、図
１の非線形素子モデルデータ２３として保存される。

【００９６】解析者は、図１６（ａ）の表示により、素
子モデルの特性と精度を認識する。そして、回路の入力
を続行し、回路入力が終了したらスイッチング素子の動
作モードを規定するデータを入力する。図６に示すイン
バータ回路を入力した場合は、４つのＧＴＯサイリスタ
素子Ｇ１，Ｇ２，Ｇ３，Ｇ４について動作モードを規定
するタイミングデータを入力する。例えば、図１７に示
すメニュー形式の表示を表示装置６０に示すことによっ
て、入力装置３０からの入力を要求することが可能であ
る。

【００９７】回路全体の入力、および、タイミングデー
タの入力が終了したら、演算装置５０において、回路解
析部５に記述される手順に従って、ＣＰＵ５００が、回
路解析を実施する。実施された回路解析の結果につい
て、回路図上の各素子の特性を表示することが可能であ
る。例えば、図２２に示すように、表示装置６０に示さ
れる回路図において、カーソルの位置づけによっていず
れかの素子が選択された場合に、選択された素子の特性
を特性を表示することが可能である。図２２において、
Ｇ３として示されるＧＴＯサイリスタ素子の電流波形、
電圧波形が表示されている。

【００９８】また、素子モデルの特性変化と、各部の電
流・電圧波形の変化との関係を調べることにより、図２
２の電流・電圧波形にどの程度の誤差が含まれるかを予
測して表示することも可能である。

【００９９】解析者は、図１６（ａ）によって、素子モ
デルを選択する際に、その素子モデルが特性を再現する
精度を知ることができる。また、設計した回路の全体に
ついて、図２２の表示画面により、図６の単相インバー
タ回路中のＧＴＯサイリスタ，ダイオード等の非線形素
子の特性、あるいは、線形素子、例えばＲ，Ｌの定数の
妥当性を判断することができる。従って、これらの特性
を変化させた回路設計を実施することにより、高効率
で、安全性に優れた、インバータ回路の設計が可能にな
る。

【０１００】次に、図１３（ａ）、図２３、図２４、図
２５、図２６を参照して、本発明を適用した回路設計支
援システム１を回路設計に用いる第２の応用例について
説明する。本応用例は、上記実施形態における回路設計
支援システム１を適用した回路設計において、入力した
データをチェックする例である。本発明を適用した回路
設計支援システム１は、解析者が必要とする精度をもつ
素子モデルを自由に選択できるので、以下に示すよう
に、素子モデルとして、最も単純なモデルを選択するこ
とにより、回路モデルの入力データのチェックを短時間
に実施することが可能である。

【０１０１】図６の単相インバータ回路の解析を行う場
合、高精度な解析を行う前に、短時間で回路解析が実行
できれば、回路接続データ、動作モードデータなどの入
力データが正しいか否かを確認することに好適である。
回路設計支援システム１では、複数種の素子モデルの中
から、単純な回路モデルを選択することによって回路解
析に要する時間を短縮することが可能である。以下に、
本回路解析支援システム１を用いて、回路モデルの入力
データを本解析に先だってチェックする例について説明
する。

【０１０２】素子モデルを選択するための素子モデルメ
ニューにおいて、単純なモデルを選択することによっ
て、解析時間を短縮することが可能である。例えば、図
１３（ａ）に示すＧＴＯ素子モデルメニューにおいて、
理想スイッチモデル、タイミング略解析モデルを選択す
ることで、すばやく入力データを確認することが可能で
ある。

【０１０３】具体的には、図１３（ａ）において、理想
スイッチモデルを選択することによって、素子モデルと
して、最も単純なモデルである、理想スイッチで構成さ
れた素子モデルが選択される。そして、回路の入力、お
よび、タイミングデータの入力が終了すると、図６の回
路におけるＧ１、Ｇ２、Ｇ３、Ｇ４を理想スイッチで記
述した回路モデルについて回路解析が行われる。

【０１０４】例えば、図２５に示すように、タイミング
データが入力された場合、表示装置６０に、図２３に示
すように、各ＧＴＯサイリスタ素子Ｇ１、Ｇ２、Ｇ３、
Ｇ４をそれぞれ流れる電流Ｉ_G1、Ｉ_G2、Ｉ_G3、Ｉ_G4の電
流波形が表示される。図２５において、１はオン状態を
示し、０はオフ状態を示す。図２４に示す波形を確認す
ることによって、各スイッチング素子の動作モードが正
しく入力されていることがか否かを確認することができ
る。図２３に示すように各ＧＴＯサイリスタ素子のモー
ドが交替することを確認することによって、正しいイン
バータ回路が設計されたことを知ることができる。

【０１０５】また、図２６に示すようなタイミングデー
タが入力された場合、、図２４に示すような各ＧＴＯサ
イリスタ素子の動作を示す電流波形が、表示装置６０に
表示される。この表示を確認することによって、インバ
ータ回路の入力が失敗したこと発見し、図２６に示すタ
イミングデータは、修正されるべきであることを知るこ
とができる。

【０１０６】このように理想素子による素子モデルで構
成された回路モデルは、高精度な素子モデルが含まれる
回路モデルの解析と比較して、無視できる程度の短い解
析時間で特性、動作を解析することが可能である。従っ
て、解析者、短時間で入力データのチェックを行うこと
ができる。効率的な回路解析が実現される。特に、非線
形素子を多く含む、大規模回路の回路解析の入力データ
チェックにおいて、本応用例は有効である。

【０１０７】次に、図１３（ｂ）、図１５（ｃ）、図１
６（ｂ）、図１８、図１９、図２０、図２１を参照し
て、本発明を適用した回路設計支援システム１を用いて
回路設計を行う第３の応用例について説明する。本応用
例は、本回路設計支援システム１を適用して単相インバ
ータを設計する際に、安全性を高める設計思想を実現す
る例である。

【０１０８】本回路設計支援システム１は、必要とする
精度を持つ素子モデルを自由に選択し、選択した素子モ
デルの精度を表示装置６０の表示画面により認識した後
に、回路解析を実施することが可能である。従って、以
下に示すように、解析者が要求する精度を持った回路解
析が可能である。

【０１０９】図６に示す単相インバータ回路の安全性を
高めるためには、スイッチング素子Ｇ１，Ｇ２，Ｇ３，
Ｇ４が破壊しないような回路設計をする必要がある。ス
イッチング素子の破壊は、素子がターンオフした時に、
素子に過大電圧がかかる場合に起こることが多い。従っ
て、このような回路の設計においては、ＧＴＯサイリス
タのターンオフ特性を再現できる素子モデルを用いるこ
とが要求される。

【０１１０】本回路解析支援システム１を用いて回路設
計を行うことにより、図１３（ｂ）に示すＧＴＯ素子モ
デル選択メニューから、設計上優先すべき特性を再現す
る素子モデルを選択することができる。従って、図１３
（ｂ）に示すメニュー上記ターンオフ特性を再現するよ
うな素子モデルを選択し、上記ターンオフ時の電圧に着
目して設計をすすめることが可能である。例えば、ター
ンオフ特性再現モデル（汎用）を選択することができ
る。そして、図１５（ｃ）に示される入力要求に応答し
て、再現すべき特性であるＧＴＯサイリスタ素子がター
ンオフしたときの立ち上がり電圧のピーク値を基準条件
として指定する。また、解析を実行するための解析条件
として、遮断電流と、ゲート引き抜き速度とを入力す
る。

【０１１１】図１の演算装置５０おいて、ＣＰＵ５００
は、回路解析部５に記述される手順に従い回路解析を実
行する。そして、中間処理部４に記述される手順に従
い、素子モデルの特性、動作の解析結果を、上記指定さ
れた基準解析と比較して、素子モデルによって再現され
る特性の精度を求める演算を行う。解析された素子モデ
ルの特性、および精度は、図１６（ｂ）に示すように表
示装置６０に表示される。このとき、図２０に示すよう
に、解析された素子モデルの動作のグラフを併せて表示
してもよい。これによって、素子モデルの動作を把握し
やすく表示することができる。また、指定された特性、
例えば、Ｖｄｓｐを示す部位に矢印を表示したり、グラ
フの該当部位を強調表示することによって、着目する特
性を明確に表示することが可能である。グラフの強調表
示としては、該当部位の表示輝度や、色彩を変更した
り、点滅表示させることができる。また、グラフの線種
を該当部位について変更することによっても強調するこ
とが可能である。

【０１１２】解析者は、図１６（ｂ）の表示により、選
択した素子モデルの精度を確認して、精度が十分であれ
ば、各スイッチング素子の動作モードに関する入力デー
タを作成して、回路解析を実施する。また、素子モデル
の精度が不十分であれば、図１３（ｂ）の素子モデル一
覧表の中から、より高精度のモデルを選択し、そのモデ
ルの精度を確認した後に、回路解析を実施する。具体的
には、ターンオン特性再現モデル（高精度）を選択し、
再度解析を実施することができる。

【０１１３】ここで、上記図１８、図１９、および、図
２１から図２４においては、追加表示情報６８が、前の
画面に付加された画面が表示される例を示したが、これ
に限らない。例えば、元と画面と別の画面に表示されて
もよいし、元の画面に表示された情報と交替するように
画面表示を遷移してもよい。また、表示部６１内に、複
数のウインドウを設定し、これら、複数の表示情報を、
マルチウインドウ処理してもよい。マルチウインドウ処
理としては、複数のウインドウを並べて配置してもよい
し、旧いウインドウの一部若しくは全部を覆うように、
新しいウインドウを発生させてもよい。

【０１１４】上述した例においては、本回路設計支援シ
ステム１によって、解析者が自由に素子モデルを選択で
き、かつ、選択した素子モデルの特性と、精度とを自動
的に確認できるので、要求される精度で回路解析が行わ
れいるか否かを確認することが可能である。また、素子
モデルを選択し直すことにより、要求される精度の回路
解析をおこない、回路設計の妥当性を確認することが可
能である。

【０１１５】ＧＴＯサイリスタ等の非線形素子について
は、どのような素子モデルを用いるかにより、解析結果
は変化する。従って、この解析結果を用いて回路設計を
支援する回路設計支援システムでは、素子モデルの選択
は、設計された回路の妥当性を左右する要因となる。

【０１１６】上述したように、本発明を適用した回路設
計支援システム１を用いて、回路設計を行うことによ
り、回路モデルに用いられる素子モデルの精度を明確に
認識して、回路設計を行うことが可能になる。このた
め、解析者が、解析結果の精度を予測することが容易に
なる。従って、ＧＴＯサイリスタ等の非線形素子を含む
回路、例えば、インバータ回路の設計にあたって、設計
者に対する、非線形素子を記述する素子モデルの精度、
適用限界についての知識が要求が低減される。

【０１１７】

【発明の効果】本発明を適用した回路設計支援システム
１は、少なくとも１つの非線形素子について、１つの非
線形素子に対応する素子モデルを予め複数種用意し、こ
れらを選択する手段を提供する。従って、非線形素子に
異なる動作条件について、その動作を再現することが可
能になる。

【０１１８】また、素子モデルが再現する動作の、非線
形素子に要求される特性に対する精度を表示する。これ
により、上記素子モデルを含む回路モデルが、設計対象
とする電子回路の動作を再現する精度を認識することが
できる。

【０１１９】さらに、少なくとも一つの非線形素子につ
いて、１つの非線形素子に対応する素子モデルを予め複
数種用意し、これらを選択可能に提供し、かつ、選択に
際して、それぞれの素子モデルが再現する動作を表示す
ることができる。非線形素子に要求される特性を再現す
るために最適な素子モデルを選択して、選択された素子
モデルを用いて回路モデルを記述することができる。こ
れによって、設計対象とする電子回路の動作を予測する
際の誤差を低減することができる。

【０１２０】また、素子モデルの特性を定義づける際
に、非線形素子に要求される特性を解析するために必要
となるパラメータを特定して、特定したパラメータの入
力を要求する。これによって、不要なパラメータの入力
を避けることができる。

【０１２１】このように、本発明によれば、非線形スイ
ッチング素子を多数含む回路解析において、非線形スイ
ッチング素子を記述する素子モデルの選択を、特性を再
現する精度を確認しつつ容易に行うことができる。

【０１２２】特に、大容量かつ高速な非線形スイッチン
グ素子を多数含む回路の設計において、本発明の効果は
顕著となる。

【図面の簡単な説明】

【図１】 本発明を適用した回路設計支援システムの構
成を模式的に示す説明図である。

【図２】 本発明を適用した回路設計支援システムにお
ける処理手順を示すフロー図である。

【図３】 素子モデルを選択するための処理手順を詳細
に示すフロー図である。

【図４】 本発明を適用した回路設計支援システムの概
略の構成と情報の流れを示すブロック図である。

【図５】 本発明を適用した回路設計支援システムの情
報の流れを模式的に示す説明図である。

【図６】 単相インバータ回路の回路構成の一例を示す
回路図である。

【図７】 回路接続データの例を示す説明図である。

【図８】 素子を選択するための選択メニューを示す説
明図である。

【図９】 線形素子を選択するための選択メニューを示
す説明図である。

【図１０】 線形素子の特性を入力するための入力要求
を示す説明図である。

【図１１】 非線形素子を選択するための選択メニュー
を示す説明図である。

【図１２】 サイリスタ素子を選択するための選択メニ
ューを示す説明図である。

【図１３】 ＧＴＯ素子モデルを選択するための選択メ
ニューを示す説明図であって、（ａ）再現すべき特性ご
とに一つの素子モデルが用意される場合のメニューの
例、（ｂ）再現すべき特性を異なる精度で再現する素子
モデルが用意される場合のメニューの例である。

【図１４】 ＧＴＯサイリスタ素子の素子モデルを選択
する際の選択条件となる基準特性を選択するための選択
メニューを示す説明図である。

【図１５】 ＧＴＯサイリスタ素子の素子モデルを選択
する際の解析条件を入力するための入力要求を示す説明
図であって、（ａ）素子モデルを自動選定する場合の入
力要求、（ｂ）入力要求に対する応答例、（ｃ）いずれ
かの素子モデルが選択された場合の入力要求である。

【図１６】 素子モデルについての解析結果を示す表示
を示す説明図であって、（ａ）自動選定の場合の表示、
（ｂ）いずれかの素子モデルが選択された場合の表示で
ある。

【図１７】 タイミングデータを対話形式で入力するた
めの入力要求を示す説明図である。

【図１８】 回路図中のＧＴＯサイリスタ素子を指定
し、素子モデルを選択するための入力要求の画面表示を
示す説明図である。

【図１９】 図１８で選択された素子モデルを解析する
ための解析条件の入力要求の画面表示を示す説明図であ
る。

【図２０】 素子モデルの動作を表すグラフ、および、
特性と精度とを示す画面表示を示す説明図である。

【図２１】 回路図中で指定されたＧＴＯ素子につい
て、動作を表すグラフと特性とを、回路図と共に表示す
る画面表示を示す説明図である。

【図２２】 回路全体を解析した結果を表示するための
表示画面であって、回路図中で指定されたＧＴＯ素子に
ついて動作を表すグラフを、回路図と共に表示する画面
表示を示す説明図である。

【図２３】 回路図に含まれるスイッチング素子の動作
モードを表すグラフと、回路図と共に表示する画面表示
を示す説明図である。

【図２４】 回路図に含まれるスイッチング素子の動作
モードを表すグラフと、回路図と共に表示する画面表示
を示す説明図であって、図２３と異なるタイミングデー
タが入力された場合である。

【図２５】 図２３における単相インバータ回路に含ま
れるスイッチング素子のオン／オフ状態を指定する入力
データを示す説明図である。

【図２６】 図２４における単相インバータ回路に含ま
れるスイッチング素子のオン／オフ状態を指定する入力
データを示す説明図である。

【符号の説明】

１…回路設計支援システム、２…回路設計支援プログラ
ム、３…モデル作成部、４…中間処理部、５…回路解析
部、１４…非線形素子情報ファイル、２０…回路解析デ
ータファイル、２１…回路接続データ、２２…動作モー
ドデータ、２３…素子モデルデータ、２５…出力ファイ
ル、３０…入力装置、３１…キーボード装置、３２…ポ
インティング装置、４０…記憶装置、５０…演算装置、
６０…表示装置、６１…表示部、６２…画面表示枠、６
８…追加表示情報、２００回路接続データ、２０１，２
０２…節点情報、２０３…回路名称情報、２０４…素子
情報、２０５…ファイルの末尾を示す情報、５００…Ｃ
ＰＵ、５５０…主記憶装置、８００…単相インバータ回
路、８１１，８１２，８１３，８１４…節点、８２１，
８２２，８２３，８２４…ＧＴＯサイリスタ素子、８２
１ｇ，８２２ｇ，８２３ｇ，８２４ｇ…ゲート端子、８
３１，８３２，８３３，８３４…ダイオード、８４０…
レジスタ、８５０…インダクタ、８６０…電圧源。

Claims (10)

【特許請求の範囲】
1. 【請求項１】予め想定した各非線形素子について、各非
   線形素子の動作を解析するための素子モデルを、各非線
   形素子にそれぞれ対応づけて予め記憶し、 非線形素子を含む、設計対象とする電子回路の回路モデ
   ルを、上記素子モデルを用いて記述し、 上記記述された回路モデルの動作を解析により模擬し、
   模擬した動作を出力する機能を有する回路設計支援方法
   において、 上記各非線形素子の少なくとも１つについては、１の非
   線形素子について複数種の素子モデルを対応づけて記憶
   し、 上記複数種の素子モデルが対応づけられる非線形素子の
   いずれかが選択されたとき、該選択された非線形素子に
   要求される基準特性を入力する操作を受け付け、 上記選択された非線形素子に対応する複数種の素子モデ
   ルについて、該複数種の素子モデルによりそれぞれ模擬
   される動作を解析する演算を行い、 上記解析された動作が上記基準特性をそれぞれ満たす精
   度を求める演算を行い、 上記複数種の素子モデルについて、少なくとも素子モデ
   ルの種別と、精度とを示す素子モデル候補を表示し、 上記表示された素子モデル候補からいずれかの素子モデ
   ルを選択するための操作を受け付け、 上記選択された素子モデルを、上記回路モデルを記述す
   るために出力することを特徴とする回路設計支援方法。
2. 【請求項２】予め想定した各非線形素子について、各非
   線形素子の動作を解析するための素子モデルを、各非線
   形素子にそれぞれ対応づけて予め記憶し、 非線形素子を含む、設計対象とする電子回路の回路モデ
   ルを、上記素子モデルを用いて記述し、 上記記述された回路モデルの動作を解析により模擬し、
   模擬した動作を出力する機能を有する回路設計支援方法
   において、 上記各非線形素子の少なくとも１つについては、１の非
   線形素子について複数種の素子モデルを対応づけて記憶
   し、 上記複数種の素子モデルが対応づけられる非線形素子の
   いずれかが選択されたとき、該選択された非線形素子に
   要求される基準特性を入力する操作を受け付け、 上記選択された非線形素子に対応する複数種の素子モデ
   ルについて、該複数種の素子モデルによりそれぞれ模擬
   される動作を解析する演算を行い、 上記解析された動作が上記基準特性に最も近い素子モデ
   ルを選定し、 上記選定された素子モデルを、上記回路モデルを記述す
   るために出力することを特徴とする回路設計支援方法。
3. 【請求項３】請求項２において、 上記解析された動作が上記基準特性をそれぞれ満たす精
   度を求める演算を行い、 上記選定された素子モデルの少なくとも種別と精度とを
   表示することを特徴とする回路設計支援方法。
4. 【請求項４】予め想定した各非線形素子について、各非
   線形素子の動作を解析するための素子モデルを、各非線
   形素子にそれぞれ対応づけて予め記憶し、 非線形素子を含む、設計対象とする電子回路の回路モデ
   ルを、上記素子モデルを用いて記述し、 上記記述された回路モデルの動作を解析により模擬し、
   模擬した動作を出力する機能を有する回路設計支援方法
   において、 上記各非線形素子のいずれかが選択されたとき、 上記選択された非線形素子に要求される基準特性を入力
   する操作を受け付け、 上記非線形素子に対応する素子モデルにより模擬される
   動作を解析する演算を行い、 上記解析された動作が上記基準特性を満たす精度を求め
   る演算を行い、 上記解析された素子モデルの動作と、上記求めた精度と
   を表示し、 上記選択された素子モデルを、上記回路モデルを記述す
   るために出力することを特徴とする回路設計支援方法。
5. 【請求項５】予め想定した各非線形素子の動作を解析す
   るための素子モデルを、上記非線形素子にそれぞれ対応
   づけて、記憶装置に予め格納し、 非線形素子を含む、設計対象とする電子回路を表す回路
   モデルを記述することを支援する機能と、 上記記述された回路モデルに基づく解析により電子回路
   の動作を模擬する機能とを有するコンピュータに、 上記回路モデルを記述するために非線形素子のいずれか
   を指示する操作を受け付け、 上記指示された非線形素子に対応する素子モデルを検索
   し、 上記指示された非線形素子に複数種の素子モデルが対応
   して検索された際に、 上記指示された非線形素子に要求される基準特性を入力
   する操作を受け付け、 上記検索された複数種の素子モデルによりそれぞれ模擬
   される動作を解析する演算を実行し、 上記解析された動作が上記基準特性をそれぞれ満たす精
   度を求める演算を行い、 上記複数種の素子モデルについて、少なくとも素子モデ
   ルの種別と、精度とを示す素子モデル候補を表示し、 上記表示された素子モデル候補からいずれかの素子モデ
   ルを選択するための操作を受け付け、 上記選択された素子モデルを、上記回路モデルを記述す
   るために出力することを上記コンピュータに実行させる
   命令を含むプログラムを格納した、上記コンピュータが
   読み取り可能な記憶媒体。
6. 【請求項６】予め想定した各非線形素子の動作を解析す
   るための素子モデルを、上記非線形素子にそれぞれ対応
   づけて、記憶装置に予め格納し、 非線形素子を含む、設計対象とする電子回路を表す回路
   モデルを記述することを支援する機能と、 上記記述された回路モデルに基づく解析により電子回路
   の動作を模擬する機能とを有するコンピュータに、 上記回路モデルを記述するために非線形素子のいずれか
   を指示する操作を受け付け、 上記指示された非線形素子に対応する素子モデルを検索
   し、 上記指示された非線形素子に複数種の素子モデルが対応
   して検索された際に、 上記指示された非線形素子に要求される基準特性を入力
   する操作を受け付け、 上記検索された複数種の素子モデルによりそれぞれ模擬
   される動作を解析する演算を実行し、 上記解析された動作が上記基準特性に最も近い素子モデ
   ルを選定し、 上記選定された素子モデルを、上記回路モデルを記述す
   るために出力することを上記コンピュータに実行させる
   命令を含むプログラムを格納した、上記コンピュータが
   読み取り可能な記憶媒体。
7. 【請求項７】予め想定した各非線形素子について、各非
   線形素子の動作を解析するための素子モデルを、各非線
   形素子にそれぞれ対応づけて予め記憶する素子モデル記
   憶手段と、 非線形素子を含む、設計対象とする電子回路の回路モデ
   ルを、上記素子モデルを用いて記述するための回路モデ
   ル作成手段と、 上記記述された回路モデルの動作を解析して模擬する模
   擬演算手段とを有する回路設計支援システムにおいて、 上記素子モデル記憶手段は、上記各非線形素子の少なく
   とも１つについては、１の非線形素子について複数種の
   素子モデルを対応づけて記憶し、 上記モデル作成手段が、上記複数種の素子モデルが対応
   づけられる非線形素子を指定する操作を受け付けたこと
   を検知する検知手段と、 上記指定された非線形素子に要求される基準特性を入力
   する操作を受け付けるための基準特性入力手段と、 上記指定された非線形素子に対応する複数種の素子モデ
   ルを、上記模擬演算手段に出力するための素子モデル出
   力手段と、 上記模擬演算手段により模擬されたそれぞれの動作を取
   得するための模擬動作取得手段と、 上記取得されたそれぞれの動作が上記基準特性をそれぞ
   れ満たす精度を求める演算を行うための精度演算手段
   と、 上記対応する各素子モデルの種別と、その精度とを少な
   くとも示す素子モデル候補を表示するための素子モデル
   候補表示手段と、 上記表示された素子モデル候補からいずれかの素子モデ
   ルを選択するための操作を受け付けるための素子モデル
   選択手段と、 上記選択された素子モデルを、上記回路モデル作成手段
   に出力するための素子モデル出力手段とを有することを
   特徴とする回路設計支援システム。
8. 【請求項８】予め想定した各非線形素子について、各非
   線形素子の動作を解析するための素子モデルを、各非線
   形素子にそれぞれ対応づけて予め記憶する素子モデル記
   憶手段と、 非線形素子を含む、設計対象とする電子回路の回路モデ
   ルを、上記素子モデルを用いて記述するための回路モデ
   ル作成手段と、 上記記述された回路モデルの動作を解析して模擬する模
   擬演算手段とを有する回路設計支援システムにおいて、 上記素子モデル記憶手段は、上記各非線形素子の少なく
   とも１つについては、１の非線形素子について複数種の
   素子モデルを対応づけて記憶し、 上記モデル作成手段が、上記複数種の素子モデルが対応
   づけられる非線形素子を指定する操作を受け付けたこと
   を検知する検知手段と、 上記指定された非線形素子に要求される基準特性を入力
   する操作を受け付けるための基準特性入力手段と、 上記指定された非線形素子に対応する複数種の素子モデ
   ルを、上記模擬演算手段に出力するための素子モデル出
   力手段と、 上記模擬演算手段により模擬されたそれぞれの動作を取
   得するための模擬動作取得手段と、 上記取得されたそれぞれの動作を、上記基準特性につい
   て比較し、上記基準特性を最もよく満たす動作を有する
   素子モデルを選定するための素子モデル選定手段と、 上記選定された素子モデルを、上記回路モデル作成手段
   に出力するための素子モデル出力手段とを有することを
   特徴とする回路設計支援システム。
9. 【請求項９】請求項８において、 上記解析された動作が上記基準特性をそれぞれ満たす精
   度を求める演算を行うための精度演算手段を有し、 上記素子モデル選定手段により選定された素子モデルに
   ついて、該素子モデルの種別と、上記精度演算手段によ
   り演算された精度とを表示するための素子モデル表示手
   段とを有することを特徴とする回路設計支援システム。
10. 【請求項１０】請求項９において、 上記素子モデル選定手段は、上記精度演算手段により演
    算された精度が最もよい素子モデルを選定することを特
    徴とする回路設計支援システム。