JPH10223679A - 半導体装置及び製造方法 - Google Patents
半導体装置及び製造方法Info
- Publication number
- JPH10223679A JPH10223679A JP9025014A JP2501497A JPH10223679A JP H10223679 A JPH10223679 A JP H10223679A JP 9025014 A JP9025014 A JP 9025014A JP 2501497 A JP2501497 A JP 2501497A JP H10223679 A JPH10223679 A JP H10223679A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- semiconductor device
- circuit
- bonding
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 製造コストをほとんど増加させることなく、
特定の回路機能を変更させることができる半導体装置及
び製造方法を提供する。 【解決手段】 半導体装置は、ワイヤボンディングによ
り電気的に短絡されるようにチップ上に隣接形成された
少なくとも２つのパッドパターンの間の短絡を検知し、
その短絡の検知に応じて動作機能を変更する回路とを備
えている。半導体装置の製造方法は、チップ上に少なく
とも２つのパッドパターンを隣接形成し、その少なくと
も２つのパッドパターンをボンディングワイヤにより電
気的に短絡するワイヤボンディングを行なう。
特定の回路機能を変更させることができる半導体装置及
び製造方法を提供する。 【解決手段】 半導体装置は、ワイヤボンディングによ
り電気的に短絡されるようにチップ上に隣接形成された
少なくとも２つのパッドパターンの間の短絡を検知し、
その短絡の検知に応じて動作機能を変更する回路とを備
えている。半導体装置の製造方法は、チップ上に少なく
とも２つのパッドパターンを隣接形成し、その少なくと
も２つのパッドパターンをボンディングワイヤにより電
気的に短絡するワイヤボンディングを行なう。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置（半導
体デバイス）及びその製造方法に関する。
体デバイス）及びその製造方法に関する。
【０００２】
【従来の技術】半導体チップの製造の際には製造された
半導体チップが適切に動作するか否かを確認するために
テストを行なう必要がある。そのテストのために半導体
チップにはテスト回路が組み込まれている場合がある。
テストが終了した後の製品として半導体装置ではそのテ
スト回路は必要ないので、ユーザが誤ってテスト回路を
使用すると甚大な被害を被る恐れがある場合には、ユー
ザに対してその製品の規格書においてテスト回路部分の
使用禁止を明記することが一般的である。
半導体チップが適切に動作するか否かを確認するために
テストを行なう必要がある。そのテストのために半導体
チップにはテスト回路が組み込まれている場合がある。
テストが終了した後の製品として半導体装置ではそのテ
スト回路は必要ないので、ユーザが誤ってテスト回路を
使用すると甚大な被害を被る恐れがある場合には、ユー
ザに対してその製品の規格書においてテスト回路部分の
使用禁止を明記することが一般的である。
【０００３】
【発明が解決しようとする課題】しかしながら、規格書
上での禁止の明記では不十分なことが多いので、ハード
ウエアにて強制的に使用不可能にすることが必要な場合
がある。例えば、テスト終了後、予め備えられたヒュー
ズを熔断させてテスト回路機能を不活性状態にしたり、
特定の機能が動作しないようにモールドでパッケージ化
する前にレーザトリミングを行なうことがある。ところ
が、このようなハードウエアにて強制的に使用不可能に
することは製造コストを増加させるという問題点があっ
た。
上での禁止の明記では不十分なことが多いので、ハード
ウエアにて強制的に使用不可能にすることが必要な場合
がある。例えば、テスト終了後、予め備えられたヒュー
ズを熔断させてテスト回路機能を不活性状態にしたり、
特定の機能が動作しないようにモールドでパッケージ化
する前にレーザトリミングを行なうことがある。ところ
が、このようなハードウエアにて強制的に使用不可能に
することは製造コストを増加させるという問題点があっ
た。
【０００４】このことは、半導体チップの単にテスト回
路に拘らず、製造完了後、製品として出荷するときには
例えば、ユーザが必要な動作機能だけ残して電力消費を
抑えるために不必要な動作機能を失わせたい場合にも同
様である。そこで、本発明の目的は、製造コストをほと
んど増加させることなく、特定の動作機能を変更させる
ことができる半導体装置及び製造方法を提供することで
ある。
路に拘らず、製造完了後、製品として出荷するときには
例えば、ユーザが必要な動作機能だけ残して電力消費を
抑えるために不必要な動作機能を失わせたい場合にも同
様である。そこで、本発明の目的は、製造コストをほと
んど増加させることなく、特定の動作機能を変更させる
ことができる半導体装置及び製造方法を提供することで
ある。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
ワイヤボンディングにより電気的に短絡されるようにチ
ップ上に隣接形成された少なくとも２つのパッドパター
ンと、その少なくとも２つのパッドパターン間の短絡を
検知する検知手段と、検知手段による短絡の検知に応じ
て動作機能を変更する回路とを備えたことを特徴として
いる。
ワイヤボンディングにより電気的に短絡されるようにチ
ップ上に隣接形成された少なくとも２つのパッドパター
ンと、その少なくとも２つのパッドパターン間の短絡を
検知する検知手段と、検知手段による短絡の検知に応じ
て動作機能を変更する回路とを備えたことを特徴として
いる。
【０００６】本発明の半導体装置の製造方法は、チップ
上に隣接して少なくとも２つのパッドパターンを形成
し、その少なくとも２つのパッドパターンをボンディン
グワイヤにより電気的に短絡するワイヤボンディングを
行なうことを特徴としている。
上に隣接して少なくとも２つのパッドパターンを形成
し、その少なくとも２つのパッドパターンをボンディン
グワイヤにより電気的に短絡するワイヤボンディングを
行なうことを特徴としている。
【０００７】
【発明の実施の形態】以下、本発明の実施例を図面を参
照しつつ詳細に説明する。図１は半導体チップの表面を
示しており、導体パターン１がチップ２表面に形成され
ている。導体パターン１は共通ラインであり、プローブ
用パッド３とボンディングパッド４とを備えている。プ
ローブ用パッド３は半導体チップ製造過程のウエハプロ
セス後のプローブテストにおいてプローブ（図示せず）
の先端が当てられる部分である。そのテストの際にテス
ト回路５が利用されるのである。ボンディングパッド４
はパッケージの外部端子との接続のためにボンディング
ワイヤ６が接続される電極部分である。ボンディングパ
ッド４は図示のように四角形の環状でその一部が切断さ
れた外形であり、外部と連通する空間部４ａを中央部分
に有する。空間部４ａには導体部材からなるメタルパッ
ド７がボンディングパッド４と電気的に非接触状態で形
成されている。メタルパッド７はリードパターン８と一
体にチップ２表面に形成され、リードパターン８は環状
切断部を介してボンディングパッド４外に延びている。
照しつつ詳細に説明する。図１は半導体チップの表面を
示しており、導体パターン１がチップ２表面に形成され
ている。導体パターン１は共通ラインであり、プローブ
用パッド３とボンディングパッド４とを備えている。プ
ローブ用パッド３は半導体チップ製造過程のウエハプロ
セス後のプローブテストにおいてプローブ（図示せず）
の先端が当てられる部分である。そのテストの際にテス
ト回路５が利用されるのである。ボンディングパッド４
はパッケージの外部端子との接続のためにボンディング
ワイヤ６が接続される電極部分である。ボンディングパ
ッド４は図示のように四角形の環状でその一部が切断さ
れた外形であり、外部と連通する空間部４ａを中央部分
に有する。空間部４ａには導体部材からなるメタルパッ
ド７がボンディングパッド４と電気的に非接触状態で形
成されている。メタルパッド７はリードパターン８と一
体にチップ２表面に形成され、リードパターン８は環状
切断部を介してボンディングパッド４外に延びている。
【０００８】リードパターン８はレベル検出回路１１に
接続されている。レベル検出回路１１は短絡検知手段で
あり、抵抗１２とインバータ１３とからなる。それら抵
抗１２及びインバータ１３は実際には回路パターンとし
てチップ２に形成されているが、ここでは分かり易くす
るために回路記号として示している。抵抗１２の一端に
は電圧Ｖddが印加され、その他端がリードパターン８及
びインバータ１３の入力に接続されている。インバータ
１３は入力レベルをレベル反転して出力するものであ
る。インバータ１３の出力信号が上記のテスト回路５に
供給されるようになっている。テスト回路５はインバー
タ１３の出力レベルが低レベルであるときテスト動作を
行なうことができる活性状態となり、インバータ１３の
出力レベルが高レベルであるときテスト動作を行なうこ
とができない不活性状態となる。
接続されている。レベル検出回路１１は短絡検知手段で
あり、抵抗１２とインバータ１３とからなる。それら抵
抗１２及びインバータ１３は実際には回路パターンとし
てチップ２に形成されているが、ここでは分かり易くす
るために回路記号として示している。抵抗１２の一端に
は電圧Ｖddが印加され、その他端がリードパターン８及
びインバータ１３の入力に接続されている。インバータ
１３は入力レベルをレベル反転して出力するものであ
る。インバータ１３の出力信号が上記のテスト回路５に
供給されるようになっている。テスト回路５はインバー
タ１３の出力レベルが低レベルであるときテスト動作を
行なうことができる活性状態となり、インバータ１３の
出力レベルが高レベルであるときテスト動作を行なうこ
とができない不活性状態となる。
【０００９】半導体チップのテストは、ワイヤボンディ
ングが行なわれる前に行なわれ、そのテストの際にはテ
スト回路５が用いられる。外部の測定装置によってその
半導体チップの動作データを抽出するためにプローブが
プローブ用パッド３に当てられる。このテストにおいて
は、電圧Ｖddが抵抗１２を介してインバータ１３の入力
に供給されるので、その入力レベルは高レベルであり、
インバータ１３の出力レベルは低レベルとなる。この低
レベルによってテスト回路５は活性状態となる。
ングが行なわれる前に行なわれ、そのテストの際にはテ
スト回路５が用いられる。外部の測定装置によってその
半導体チップの動作データを抽出するためにプローブが
プローブ用パッド３に当てられる。このテストにおいて
は、電圧Ｖddが抵抗１２を介してインバータ１３の入力
に供給されるので、その入力レベルは高レベルであり、
インバータ１３の出力レベルは低レベルとなる。この低
レベルによってテスト回路５は活性状態となる。
【００１０】半導体チップのテストの終了後、ワイヤボ
ンディングが行なわれ、ボンディングパッド４とメタル
パッド７とが電気的に接続される。すなわち、ワイヤボ
ンディングは導体パターン１と外部のアース又は回路と
の電気的接続をパッケージの外部端子（図示せず）を介
して得るようにするために行われ、そのワイヤボンディ
ングの際には、図のように、例えば、金からなるボンデ
ィングワイヤ６の先端はボンディングボール１６となっ
ており、そのボンディングボール１６がボールボンディ
ング法等の熱圧着法によりメタルパッド７を含むボンデ
ィングパッド４に接着される。この結果、ボンディング
パッド４とメタルパッド７とは熱圧着されたボンディン
グボール１６によって電気的に短絡されるのである。ボ
ンディングワイヤ６の他端はパッケージの外部端子に接
続される。
ンディングが行なわれ、ボンディングパッド４とメタル
パッド７とが電気的に接続される。すなわち、ワイヤボ
ンディングは導体パターン１と外部のアース又は回路と
の電気的接続をパッケージの外部端子（図示せず）を介
して得るようにするために行われ、そのワイヤボンディ
ングの際には、図のように、例えば、金からなるボンデ
ィングワイヤ６の先端はボンディングボール１６となっ
ており、そのボンディングボール１６がボールボンディ
ング法等の熱圧着法によりメタルパッド７を含むボンデ
ィングパッド４に接着される。この結果、ボンディング
パッド４とメタルパッド７とは熱圧着されたボンディン
グボール１６によって電気的に短絡されるのである。ボ
ンディングワイヤ６の他端はパッケージの外部端子に接
続される。
【００１１】このような半導体チップに対するワイヤボ
ンディングが行なわれた後、パッケージングが行なわれ
る。ユーザがこのようなパッケージングされた製品とし
ての半導体装置を使用する場合においては、上記のパッ
ケージの外部端子がアース接続され、これによりメタル
パッド７及びボンディングパッド４を含む導体パターン
１の電位はアース電位に等しくなる。よって、電圧Ｖdd
が他の外部端子（図示せず）を介して抵抗１２に印加さ
れても、インバータ１３の入力はアース電位、すなわち
低レベルであるので、インバータ１３からテスト回路５
への出力レベルは高レベルとなる。これにより、テスト
回路５は不活性状態となり、ユーザが半導体装置を使用
する状態ではテスト回路５が動作することはない。
ンディングが行なわれた後、パッケージングが行なわれ
る。ユーザがこのようなパッケージングされた製品とし
ての半導体装置を使用する場合においては、上記のパッ
ケージの外部端子がアース接続され、これによりメタル
パッド７及びボンディングパッド４を含む導体パターン
１の電位はアース電位に等しくなる。よって、電圧Ｖdd
が他の外部端子（図示せず）を介して抵抗１２に印加さ
れても、インバータ１３の入力はアース電位、すなわち
低レベルであるので、インバータ１３からテスト回路５
への出力レベルは高レベルとなる。これにより、テスト
回路５は不活性状態となり、ユーザが半導体装置を使用
する状態ではテスト回路５が動作することはない。
【００１２】なお、上記した実施例においては、テスト
回路をワイヤボンディング後には活性状態から動作しな
い不活性状態に変化させているが、単に動作機能を変更
させるだけでも良い。すなわち、例えば、テスト回路の
全ての動作を禁止させるのではなく、一部の動作はワイ
ヤボンディング後も機能するようにすることもできる。
また、テスト回路でなく、他の回路についても回路機能
を変更させたい場合に有効である。
回路をワイヤボンディング後には活性状態から動作しな
い不活性状態に変化させているが、単に動作機能を変更
させるだけでも良い。すなわち、例えば、テスト回路の
全ての動作を禁止させるのではなく、一部の動作はワイ
ヤボンディング後も機能するようにすることもできる。
また、テスト回路でなく、他の回路についても回路機能
を変更させたい場合に有効である。
【００１３】更に、上記した実施例においては、ボンデ
ィングパッド４に囲まれるようにメタルパッド７が形成
されているが、ワイヤボンディングの際にボンディング
ボール１６でボンディングパッド４とメタルパッド７と
を短絡できればそれらボンディングパッド４及びメタル
パッド７はどのような形状のパターンであっても良い。
例えば、メタルパッド７に囲まれるようにボンディング
パッド４が形成されても良し、或いは矩形状のランドが
並置されたような形状であっても良い。また、ワイヤボ
ンディングによって短絡されるパッドパターンは２つに
限らず、３つ以上のパッドパターンでも良い。
ィングパッド４に囲まれるようにメタルパッド７が形成
されているが、ワイヤボンディングの際にボンディング
ボール１６でボンディングパッド４とメタルパッド７と
を短絡できればそれらボンディングパッド４及びメタル
パッド７はどのような形状のパターンであっても良い。
例えば、メタルパッド７に囲まれるようにボンディング
パッド４が形成されても良し、或いは矩形状のランドが
並置されたような形状であっても良い。また、ワイヤボ
ンディングによって短絡されるパッドパターンは２つに
限らず、３つ以上のパッドパターンでも良い。
【００１４】
【発明の効果】以上の如く、本発明によれば、製造コス
トをほとんど増加させることなく、特定の回路機能を変
更させることができる。
トをほとんど増加させることなく、特定の回路機能を変
更させることができる。
【図１】本発明の実施例を示す図である。
１ 導体パターン ２ チップ ３ プローブ用パッド ４ ボンディングパッド ５ テスト回路 ６ ボンディングワイヤ ７ メタルパッド ８ リードパターン １１ レベル検出回路
Claims (6)
- 【請求項１】 ワイヤボンディングにより電気的に短絡
されるようにチップ上に隣接形成された少なくとも２つ
のパッドパターンと、 前記少なくとも２つのパッドパターン間の短絡を検知す
る検知手段と、 前記検知手段による短絡の検知に応じて動作機能を変更
する回路と、を備えたことを特徴とする半導体装置。 - 【請求項２】 前記少なくとも２つのパッドパターンの
一方はアース電位となるべき共通ラインの一部であり、
前記２つのパッドパターンの他方は前記検知手段の入力
に連結されていることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 前記一方のパッドパターンは一部が切断
された環状に形成され、その環状の内部に前記他方のパ
ッドパターンが位置し、前記一方のパッドパターンの環
状切断部を介して前記他方のパッドパターンに連結した
リードパターンが前記一方のパッドパターンの外部に伸
張していることを特徴とする請求項２記載の半導体装
置。 - 【請求項４】 前記動作機能を変更する回路は装置内の
半導体チップの動作を試験するためのテスト回路である
ことを特徴とする請求項１記載の半導体装置。 - 【請求項５】 前記ワイヤボンディングのためのボンデ
ィングワイヤの先端は前記少なくとも２つのパッドパタ
ーンを覆う程度のボール状になっていることを特徴とす
る請求項１記載の半導体装置。 - 【請求項６】 チップ上に少なくとも２つのパッドパタ
ーンを隣接形成し、前記少なくとも２つのパッドパター
ンをボンディングワイヤにより電気的に短絡するワイヤ
ボンディングを行なうことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9025014A JPH10223679A (ja) | 1997-02-07 | 1997-02-07 | 半導体装置及び製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9025014A JPH10223679A (ja) | 1997-02-07 | 1997-02-07 | 半導体装置及び製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223679A true JPH10223679A (ja) | 1998-08-21 |
Family
ID=12154070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9025014A Pending JPH10223679A (ja) | 1997-02-07 | 1997-02-07 | 半導体装置及び製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10223679A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313847A (ja) * | 2001-03-30 | 2002-10-25 | Samsung Electronics Co Ltd | 電気的特性評価のためのテストパッドを有するチップオンフィルムパッケージ及びチップオンフィルムパッケージ形成方法 |
| CN103000601A (zh) * | 2011-09-12 | 2013-03-27 | 瑞萨电子株式会社 | 半导体芯片 |
| EP3285294A1 (en) * | 2016-08-17 | 2018-02-21 | EM Microelectronic-Marin SA | Integrated circuit die having a split solder pad |
-
1997
- 1997-02-07 JP JP9025014A patent/JPH10223679A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313847A (ja) * | 2001-03-30 | 2002-10-25 | Samsung Electronics Co Ltd | 電気的特性評価のためのテストパッドを有するチップオンフィルムパッケージ及びチップオンフィルムパッケージ形成方法 |
| CN103000601A (zh) * | 2011-09-12 | 2013-03-27 | 瑞萨电子株式会社 | 半导体芯片 |
| JP2013062289A (ja) * | 2011-09-12 | 2013-04-04 | Renesas Electronics Corp | 半導体チップ |
| EP3285294A1 (en) * | 2016-08-17 | 2018-02-21 | EM Microelectronic-Marin SA | Integrated circuit die having a split solder pad |
| US10096561B2 (en) | 2016-08-17 | 2018-10-09 | Em Microelectronic-Marin Sa | Integrated circuit die having a split solder pad |
| US10192798B2 (en) | 2016-08-17 | 2019-01-29 | Em Microelectronic-Marin Sa | Integrated circuit die having a split solder pad |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6858472B2 (en) | Method for implementing selected functionality on an integrated circuit device | |
| JPH08304515A (ja) | パッケージ状態で直流電圧テスト可能な半導体メモリ装置 | |
| JP3506377B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02211648A (ja) | 半導体装置 | |
| JPH10223679A (ja) | 半導体装置及び製造方法 | |
| US6420781B1 (en) | Method for producing emulation circuit configuration, and configuration with two integrated circuits | |
| CN107910309B (zh) | 一种隔离式焊盘以及包括该焊盘的芯片 | |
| JPH065677A (ja) | 半導体装置 | |
| JP3130769B2 (ja) | 半導体装置 | |
| KR100396344B1 (ko) | 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법 | |
| JP2000031216A (ja) | ボンディングパッド用検査装置 | |
| US6797993B2 (en) | Monolithic IC package | |
| US7199460B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR20010002486A (ko) | 테스트용 패드를 구비하는 반도체 집적 회로 | |
| JP2978883B1 (ja) | 半導体装置 | |
| KR20020045641A (ko) | 반도체 디바이스 | |
| JP2522455B2 (ja) | 半導体集積回路装置 | |
| JP2765467B2 (ja) | 半導体集積回路装置 | |
| JPH02283051A (ja) | 半導体装置 | |
| KR100390974B1 (ko) | 반도체 디바이스 | |
| JP2002184825A (ja) | 半導体装置およびテスト方法 | |
| JPH04373131A (ja) | 高密度実装用ｉｃペレット | |
| JPS6211256A (ja) | 半導体集積回路装置 | |
| JPH05166894A (ja) | 半導体集積回路およびその検査用プローブカード | |
| JPS6126234A (ja) | 回路試験方法 |