JPH04373131A - 高密度実装用icペレット - Google Patents
高密度実装用icペレットInfo
- Publication number
- JPH04373131A JPH04373131A JP17736891A JP17736891A JPH04373131A JP H04373131 A JPH04373131 A JP H04373131A JP 17736891 A JP17736891 A JP 17736891A JP 17736891 A JP17736891 A JP 17736891A JP H04373131 A JPH04373131 A JP H04373131A
- Authority
- JP
- Japan
- Prior art keywords
- lands
- pellet
- bumps
- make possible
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000008188 pellet Substances 0.000 title claims abstract description 39
- 239000011295 pitch Substances 0.000 claims abstract description 17
- 239000011159 matrix material Substances 0.000 claims abstract description 10
- 238000004806 packaging method and process Methods 0.000 claims 1
- 239000000523 sample Substances 0.000 abstract description 10
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はICペレットに関し、特
にハイブリットIC等に用いられて半田バンプ等を用い
て高密度に実装を行うためのICペレットに関する。
にハイブリットIC等に用いられて半田バンプ等を用い
て高密度に実装を行うためのICペレットに関する。
【0002】
【従来の技術】従来のICペレットは、図4に示すよう
に、ICペレット11の表面に複数個の外部回路接続用
ランド(以下、ランドと略称する)12が配設されてい
るが、各ランド12はICペレット11の周辺部にのみ
設けられており、かつ隣接するランドのピッチ寸法も不
定であった。これは、従来の外部回路接続技術の主流が
、外部回路接続用ランド12にアルミニウム線や金線等
を用いたワイヤーボンディングであったことによる。 具体的には、ランド12は約 100μm□程度の大き
さとされ、ICペレット11の外周から約 100〜
200μm程度の部分に内部パターンを囲むように配置
される。又、ICペレット11自体の寸法及び必要ラン
ド数に応じてランドの配置は異なっており、特にメモリ
チップのように、ICペレットの一つの辺にランドが集
中して配置されるものがある。
に、ICペレット11の表面に複数個の外部回路接続用
ランド(以下、ランドと略称する)12が配設されてい
るが、各ランド12はICペレット11の周辺部にのみ
設けられており、かつ隣接するランドのピッチ寸法も不
定であった。これは、従来の外部回路接続技術の主流が
、外部回路接続用ランド12にアルミニウム線や金線等
を用いたワイヤーボンディングであったことによる。 具体的には、ランド12は約 100μm□程度の大き
さとされ、ICペレット11の外周から約 100〜
200μm程度の部分に内部パターンを囲むように配置
される。又、ICペレット11自体の寸法及び必要ラン
ド数に応じてランドの配置は異なっており、特にメモリ
チップのように、ICペレットの一つの辺にランドが集
中して配置されるものがある。
【0003】
【発明が解決しようとする課題】このように従来のIC
ペレットでは、ランド12がICペレット11の各辺に
沿った領域に一列に並んで配列されるため、多数のラン
ドが必要とされるときにはランドのピッチ寸法及びラン
ドの面積が共に小さくなる。したがって、図5に示すよ
うに、ランド12に例えば半田でバンプ14を形成し、
このバンプ14をハイブリッド基板15に接続して実装
を行う場合には、信頼性の高い大きさのバンプを形成す
ることが難しく、又隣接するバンプが互いに接触して短
絡不良が発生し易いという問題がある。
ペレットでは、ランド12がICペレット11の各辺に
沿った領域に一列に並んで配列されるため、多数のラン
ドが必要とされるときにはランドのピッチ寸法及びラン
ドの面積が共に小さくなる。したがって、図5に示すよ
うに、ランド12に例えば半田でバンプ14を形成し、
このバンプ14をハイブリッド基板15に接続して実装
を行う場合には、信頼性の高い大きさのバンプを形成す
ることが難しく、又隣接するバンプが互いに接触して短
絡不良が発生し易いという問題がある。
【0004】又、ICペレットの種類毎に各ランドの位
置が相違されるため、バンプ形成の際にはその都度専用
マスクが必要となる。同様に、各ランドに検査針を接触
させて行う機能検査時には、各ICペレットのランド配
置に合った専用プローブカードが必要となるという問題
もある。更に、ICペレットの大きさに対してランドの
数が極端に少ない場合や、位置に偏りがある場合には、
1つのバンプ当たりの荷重が大きくなり、バンプが潰れ
る等、安定した接続条件を得るのが難しくなるという問
題もある。本発明の目的は、高信頼度での実装を可能に
するとともに、マスクやプローブカードの共用化を可能
にしたICペレットを提供することにある。
置が相違されるため、バンプ形成の際にはその都度専用
マスクが必要となる。同様に、各ランドに検査針を接触
させて行う機能検査時には、各ICペレットのランド配
置に合った専用プローブカードが必要となるという問題
もある。更に、ICペレットの大きさに対してランドの
数が極端に少ない場合や、位置に偏りがある場合には、
1つのバンプ当たりの荷重が大きくなり、バンプが潰れ
る等、安定した接続条件を得るのが難しくなるという問
題もある。本発明の目的は、高信頼度での実装を可能に
するとともに、マスクやプローブカードの共用化を可能
にしたICペレットを提供することにある。
【0005】
【課題を解決するための手段】本発明のICペレットは
、複数個のランドを、ICペレットの略全面にわたって
所定のピッチ寸法でマトリックス状に配置する。このラ
ンドは、ICペレットを個片に切断分離する前のウェハ
状態において、ウェハ全面にわたって等ピッチ寸法のマ
トリックス状に形成する。
、複数個のランドを、ICペレットの略全面にわたって
所定のピッチ寸法でマトリックス状に配置する。このラ
ンドは、ICペレットを個片に切断分離する前のウェハ
状態において、ウェハ全面にわたって等ピッチ寸法のマ
トリックス状に形成する。
【0006】
【作用】本発明によれば、ランドの面積及びピッチ寸法
を増大して信頼性の高い実装を可能とする。又、ランド
を規格化してマスクやプローブカードの共用化を可能と
する。更に、ランドに形成するバンプの潰れを防止して
安定な実装状態を得ることが可能となる。
を増大して信頼性の高い実装を可能とする。又、ランド
を規格化してマスクやプローブカードの共用化を可能と
する。更に、ランドに形成するバンプの潰れを防止して
安定な実装状態を得ることが可能となる。
【0007】
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の一実施例の平面図である。ICチッ
プ1は矩形の個片として形成されており、その表面部に
は所要の素子が形成され、かつ全面を絶縁膜で被覆した
上で、この絶縁膜の一部に導電膜を露呈させて複数個の
外部回路接続用のランド2を配設している。これらのラ
ンド2には半田等をめっきしてバンプを形成するが、各
ランド2はICチップ1の表面の略全域にわたって等ピ
ッチ寸法で、かつマトリックス状に配置している。この
ランドのマトリックス配置は、図2に示すように、IC
ペレットが個片に切断される前のウェハ3の段階におい
ても全てのランドが等ピッチ寸法のマトリックスとなる
ようにして形成されている。この場合、ランド2のピッ
チ寸法は可能な限り製品をシリーズ化し、同シリーズ内
では統一規格となるようにしている。
る。図1は本発明の一実施例の平面図である。ICチッ
プ1は矩形の個片として形成されており、その表面部に
は所要の素子が形成され、かつ全面を絶縁膜で被覆した
上で、この絶縁膜の一部に導電膜を露呈させて複数個の
外部回路接続用のランド2を配設している。これらのラ
ンド2には半田等をめっきしてバンプを形成するが、各
ランド2はICチップ1の表面の略全域にわたって等ピ
ッチ寸法で、かつマトリックス状に配置している。この
ランドのマトリックス配置は、図2に示すように、IC
ペレットが個片に切断される前のウェハ3の段階におい
ても全てのランドが等ピッチ寸法のマトリックスとなる
ようにして形成されている。この場合、ランド2のピッ
チ寸法は可能な限り製品をシリーズ化し、同シリーズ内
では統一規格となるようにしている。
【0008】したがって、この構成のICペレットによ
れば、所定数のランドを配設する場合には従来のランド
配置よりもランド2のピッチ寸法を大きくし、かつ各ラ
ンド2の面積を大きくすることができる。具体的な数値
を挙げると、ランド2の寸法を 150μm□程度、ピ
ッチ寸法は 400μm程度とすることができる。した
がって、図3に示すように、各ランド2に半田でバンプ
4を形成し、ハイブリッド基板5に実装を行った場合で
も、充分な大きさのバンプで、しかも隣接するバンプが
短絡することがない信頼性の高い実装を行うことが可能
となる。 又、本来必要とされるランドの数が少ない場合でも、そ
れ以上の所定数のランドが設けられることになるため、
バンプを利用した実装を行った場合に、1つのバンプ4
当たりにかかるICペレット自体の荷重が常に一定とな
り、バンプの潰れを防止して安定な実装が可能となる。
れば、所定数のランドを配設する場合には従来のランド
配置よりもランド2のピッチ寸法を大きくし、かつ各ラ
ンド2の面積を大きくすることができる。具体的な数値
を挙げると、ランド2の寸法を 150μm□程度、ピ
ッチ寸法は 400μm程度とすることができる。した
がって、図3に示すように、各ランド2に半田でバンプ
4を形成し、ハイブリッド基板5に実装を行った場合で
も、充分な大きさのバンプで、しかも隣接するバンプが
短絡することがない信頼性の高い実装を行うことが可能
となる。 又、本来必要とされるランドの数が少ない場合でも、そ
れ以上の所定数のランドが設けられることになるため、
バンプを利用した実装を行った場合に、1つのバンプ4
当たりにかかるICペレット自体の荷重が常に一定とな
り、バンプの潰れを防止して安定な実装が可能となる。
【0009】更に、ランドを一定の寸法、ピッチでマト
リックス状に配置することで、ICペレットの種類によ
らずランドを規格化することができ、バンプ形成のため
のマスクを共有化することができる。同様に、機能検査
用プローブカードもある程度の共有化が可能となる。即
ち、大き目のプローブカードが1台あれば、このプロー
ブカードがカバーする領域に含まれるサイズのICペレ
ットは、全て電気的なコンタクトが取れ、検査が可能と
なる。尚、この場合、隣接する他のペレットにまでプロ
ーブが及ぶが、処理装置側の設定でオープン状態として
おけば問題はない。又、ICチップが搭載される基板の
パターン設計においても、これまでにない大幅な標準化
が可能となり、例えば、ICペレットの種類毎に各IC
ペレットのランドの位置情報等を収集、照合する必要が
なくなり、基板の設計の容易化が可能となる。
リックス状に配置することで、ICペレットの種類によ
らずランドを規格化することができ、バンプ形成のため
のマスクを共有化することができる。同様に、機能検査
用プローブカードもある程度の共有化が可能となる。即
ち、大き目のプローブカードが1台あれば、このプロー
ブカードがカバーする領域に含まれるサイズのICペレ
ットは、全て電気的なコンタクトが取れ、検査が可能と
なる。尚、この場合、隣接する他のペレットにまでプロ
ーブが及ぶが、処理装置側の設定でオープン状態として
おけば問題はない。又、ICチップが搭載される基板の
パターン設計においても、これまでにない大幅な標準化
が可能となり、例えば、ICペレットの種類毎に各IC
ペレットのランドの位置情報等を収集、照合する必要が
なくなり、基板の設計の容易化が可能となる。
【0010】
【発明の効果】以上説明したように本発明は、複数個の
ランドをICペレット略全面にわたって所定のピッチ寸
法でマトリックス状に配置することで、ランドの面積及
びピッチ寸法を共に大きくすることができ、充分な大き
さのバンプを可能とし、かつ隣接するバンプの短絡を防
止して信頼性の高い実装を行うことができる。又、IC
ペレットの種類にかかわらずランドの規格化を可能とし
、バンプ製造のためのマスクの共用化を図るとともに、
電気的検査を行うプローブカードの共用化を図ることも
できる。更に、バンプに加えられる荷重を均一化し、安
定した実装を行うことも可能となる。したがって、本発
明によれば、特に近年における半導体集積回路装置の高
密度化の傾向、設計TATの短縮傾向に対応する手段と
して極めて有効なものとなる。
ランドをICペレット略全面にわたって所定のピッチ寸
法でマトリックス状に配置することで、ランドの面積及
びピッチ寸法を共に大きくすることができ、充分な大き
さのバンプを可能とし、かつ隣接するバンプの短絡を防
止して信頼性の高い実装を行うことができる。又、IC
ペレットの種類にかかわらずランドの規格化を可能とし
、バンプ製造のためのマスクの共用化を図るとともに、
電気的検査を行うプローブカードの共用化を図ることも
できる。更に、バンプに加えられる荷重を均一化し、安
定した実装を行うことも可能となる。したがって、本発
明によれば、特に近年における半導体集積回路装置の高
密度化の傾向、設計TATの短縮傾向に対応する手段と
して極めて有効なものとなる。
【図1】本発明のICペレットの一実施例の平面図であ
る。
る。
【図2】本発明のICペレットのウェハ状態の一部の平
面図である。
面図である。
【図3】本発明のICペレットの実装状態の正面図であ
る。
る。
【図4】従来のICペレットの一例の平面図である。
【図5】従来のICペレットの実装状態の正面図である
。
。
1 ICペレット
2 外部回路接続用ランド
3 ウェハ
4 バンプ
5 ハイブリッド基板
Claims (2)
- 【請求項1】 複数個の外部回路接続用ランドを表面
に配列したICペレットにおいて、前記ランドをICペ
レットの略全面にわたって所定のピッチ寸法でマトリッ
クス状に配置したことを特徴とする高密度実装用ICペ
レット。 - 【請求項2】 外部回路接続用ランドは、ウェハ全面
にわたって等ピッチ寸法のマトリックス状に形成してな
る請求項1の高密度実装用ICペレット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17736891A JPH04373131A (ja) | 1991-06-22 | 1991-06-22 | 高密度実装用icペレット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17736891A JPH04373131A (ja) | 1991-06-22 | 1991-06-22 | 高密度実装用icペレット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04373131A true JPH04373131A (ja) | 1992-12-25 |
Family
ID=16029736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17736891A Pending JPH04373131A (ja) | 1991-06-22 | 1991-06-22 | 高密度実装用icペレット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04373131A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08102466A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | 半導体装置の製造方法及び半導体ウエハー |
| US7332373B2 (en) | 2004-02-20 | 2008-02-19 | Oki Electric Industry Co., Ltd | Method of manufacturing semiconductor device |
-
1991
- 1991-06-22 JP JP17736891A patent/JPH04373131A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08102466A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | 半導体装置の製造方法及び半導体ウエハー |
| USRE39603E1 (en) | 1994-09-30 | 2007-05-01 | Nec Corporation | Process for manufacturing semiconductor device and semiconductor wafer |
| US7332373B2 (en) | 2004-02-20 | 2008-02-19 | Oki Electric Industry Co., Ltd | Method of manufacturing semiconductor device |
| US7514787B2 (en) | 2004-02-20 | 2009-04-07 | Oki Semiconductor Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4446477A (en) | Multichip thin film module | |
| US7652368B2 (en) | Semiconductor device | |
| US6218202B1 (en) | Semiconductor device testing and burn-in methodology | |
| US6452807B1 (en) | Test interposer for use with ball grid array packages, assemblies and ball grid array packages including same, and methods | |
| US5319224A (en) | Integrated circuit device having a geometry to enhance fabrication and testing and manufacturing method thereof | |
| US6159826A (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
| US6319750B1 (en) | Layout method for thin and fine ball grid array package substrate with plating bus | |
| US6548910B2 (en) | Integrated circuit element, printed circuit board and electronic device having input/output terminals for testing and operation | |
| KR100585142B1 (ko) | 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법 | |
| JP3927783B2 (ja) | 半導体部品 | |
| JPH02211648A (ja) | 半導体装置 | |
| JP2874682B2 (ja) | 半導体装置 | |
| JPH0773106B2 (ja) | 半導体装置の製造方法 | |
| EP0374466B1 (en) | In-line process monitors for thin film wiring | |
| KR20040080739A (ko) | 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지 | |
| US6479306B1 (en) | Method for manufacturing semiconductor device | |
| JPH04373131A (ja) | 高密度実装用icペレット | |
| IE53794B1 (en) | Large scale integration semiconductor device having monitor element and method of manufacturing the same | |
| JPH11330256A (ja) | 半導体装置およびその製造方法 | |
| US7501701B2 (en) | Rewiring substrate strip having a plurality of semiconductor component positions | |
| JP2760627B2 (ja) | 半導体装置 | |
| US7199460B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH11330257A (ja) | 半導体装置およびその製造方法 | |
| JP3074803B2 (ja) | 半導体集積回路の製造方法 | |
| JPH09116245A (ja) | 電子部品、電子部品製造用基板および電子部品の製造方法 |