JPH05166894A - 半導体集積回路およびその検査用プローブカード - Google Patents
半導体集積回路およびその検査用プローブカードInfo
- Publication number
- JPH05166894A JPH05166894A JP3334631A JP33463191A JPH05166894A JP H05166894 A JPH05166894 A JP H05166894A JP 3334631 A JP3334631 A JP 3334631A JP 33463191 A JP33463191 A JP 33463191A JP H05166894 A JPH05166894 A JP H05166894A
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- integrated circuit
- probe
- probe card
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 プローブカードを多数回半導体集積回路に押
し当てても、後工程のワイアボンディングに支障が少な
い半導体集積回路及びそれに用いられるプローブカード
を得る。 【構成】 中央部分に隆起部を有するボンディングパッ
ド40を備えた半導体集積回路である。従って、前記ボ
ンディングパッド40はプローブカードの押し当てに対
して切削されにくい。さらに、プローブカードのプロー
ブ41の前記ボンディングパッド40に接触する部分
を、半導体ウェハ48面と平行な平面として構成した。
このため、このプローブ41の先端の平坦面は、前記ボ
ンディングパッド40の隆起部を押し潰し、ボンディン
グパッド40を平坦な面とする。従って後工程のワイア
ボンディングにとって、かえって好適な結果をもたら
す。
し当てても、後工程のワイアボンディングに支障が少な
い半導体集積回路及びそれに用いられるプローブカード
を得る。 【構成】 中央部分に隆起部を有するボンディングパッ
ド40を備えた半導体集積回路である。従って、前記ボ
ンディングパッド40はプローブカードの押し当てに対
して切削されにくい。さらに、プローブカードのプロー
ブ41の前記ボンディングパッド40に接触する部分
を、半導体ウェハ48面と平行な平面として構成した。
このため、このプローブ41の先端の平坦面は、前記ボ
ンディングパッド40の隆起部を押し潰し、ボンディン
グパッド40を平坦な面とする。従って後工程のワイア
ボンディングにとって、かえって好適な結果をもたら
す。
Description
【0001】
【産業上の利用分野】本発明は、半導体ウェハ上に形成
された半導体集積回路に関する。また、上記半導体回路
の検査に対して好適な形状を有するプローブカードに関
する。
された半導体集積回路に関する。また、上記半導体回路
の検査に対して好適な形状を有するプローブカードに関
する。
【0002】
【従来の技術】近年、半導体集積回路の発展は著しく、
多くの産業装置において半導体集積回路が用いられてい
る。半導体集積回路の製造工程は、半導体ウェハ上の各
チップ領域に半導体集積回路を完成させるまでの前工程
と、チップ毎に分離しそれぞれのチップをパッケージン
グする後工程とに大別される。前工程が終了した後、半
導体ウェハ上の各チップ領域に形成されているそれぞれ
の半導体集積回路について、電気特性の試験が行われ
る。この試験によって、後工程処理を行うチップを選別
し、後工程の歩留りを高めている。
多くの産業装置において半導体集積回路が用いられてい
る。半導体集積回路の製造工程は、半導体ウェハ上の各
チップ領域に半導体集積回路を完成させるまでの前工程
と、チップ毎に分離しそれぞれのチップをパッケージン
グする後工程とに大別される。前工程が終了した後、半
導体ウェハ上の各チップ領域に形成されているそれぞれ
の半導体集積回路について、電気特性の試験が行われ
る。この試験によって、後工程処理を行うチップを選別
し、後工程の歩留りを高めている。
【0003】上述した電気特性の試験においては外部の
回路と半導体集積回路との一時的な電気的接続を行うた
めに、いわゆるプローブカードが主に用いられている。
図3には、従来のプローブカードの平面図が示されてい
る。図3に示されているように、プローブカードは、プ
リント基盤10と、先端が折れ曲っている複数のプロー
ブ12とから構成されている。前記プリント基盤10の
中央部には直径数cm程度の覗き孔14が設けられてい
る。プローブ12の先端は、覗き孔14からプリント基
盤10の下面に突出するように折れ曲がっており、それ
ぞれのプローブ12の先端部分が、半導体ウェハ上のボ
ンディングパッドに対応して配列されている。プローブ
12の他の一端は、プリント基盤10上の配線16を通
じてプリント基盤10のコネクタ部18を通じて外部回
路へ電気的に接続されている。
回路と半導体集積回路との一時的な電気的接続を行うた
めに、いわゆるプローブカードが主に用いられている。
図3には、従来のプローブカードの平面図が示されてい
る。図3に示されているように、プローブカードは、プ
リント基盤10と、先端が折れ曲っている複数のプロー
ブ12とから構成されている。前記プリント基盤10の
中央部には直径数cm程度の覗き孔14が設けられてい
る。プローブ12の先端は、覗き孔14からプリント基
盤10の下面に突出するように折れ曲がっており、それ
ぞれのプローブ12の先端部分が、半導体ウェハ上のボ
ンディングパッドに対応して配列されている。プローブ
12の他の一端は、プリント基盤10上の配線16を通
じてプリント基盤10のコネクタ部18を通じて外部回
路へ電気的に接続されている。
【0004】また、図4には従来の半導体集積回路に用
いられているボンディングパッドの構成を表す構成断面
図が示されている。図4には、また、そのボンディング
パッドに対応するプローブが示されている。図に示され
ているように、ボンディングパッドは、ポリシリコン層
20と、その上の第1アルミニウム層22と、さらにそ
の上の第2アルミニウム層24とから形成される三層構
造をなしている。また、このボンディングパッドの周囲
は、保護膜26によって絶縁されている。このボンディ
ングパッドにプローブ12が接触することにより、電気
的な接続が形成される。なお、ボンディングパッドとそ
れに対応するプローブ12との平面図が図5に示されて
いる。図5に示されているように、ボンディングパッド
は一辺がおよそ100μmの矩形をなしており、複数の
ボンディングパッドの間隔は、およそ35μmである。
図5の左側に示されているボンディングパッドは、その
形状を示すため、それに対応するプローブ12は図中に
は省略してある。
いられているボンディングパッドの構成を表す構成断面
図が示されている。図4には、また、そのボンディング
パッドに対応するプローブが示されている。図に示され
ているように、ボンディングパッドは、ポリシリコン層
20と、その上の第1アルミニウム層22と、さらにそ
の上の第2アルミニウム層24とから形成される三層構
造をなしている。また、このボンディングパッドの周囲
は、保護膜26によって絶縁されている。このボンディ
ングパッドにプローブ12が接触することにより、電気
的な接続が形成される。なお、ボンディングパッドとそ
れに対応するプローブ12との平面図が図5に示されて
いる。図5に示されているように、ボンディングパッド
は一辺がおよそ100μmの矩形をなしており、複数の
ボンディングパッドの間隔は、およそ35μmである。
図5の左側に示されているボンディングパッドは、その
形状を示すため、それに対応するプローブ12は図中に
は省略してある。
【0005】このようなプローブカードは、それぞれの
チップ上のボンディングパッドに、プローブカードのプ
ローブの先端がそれぞれ接触するように正確に位置合わ
せが行われながら、各ボンディングパッドと電気的に接
続される。
チップ上のボンディングパッドに、プローブカードのプ
ローブの先端がそれぞれ接触するように正確に位置合わ
せが行われながら、各ボンディングパッドと電気的に接
続される。
【0006】このように、プローブカードのプローブが
それぞれ対応するボンディングパッドと接触し、電気的
に結合した後、コネクタ部18を介して電源電圧や試験
信号を半導体集積回路に供給することができる。プロー
ブカードを用いた試験は以上のように行われていた。
それぞれ対応するボンディングパッドと接触し、電気的
に結合した後、コネクタ部18を介して電源電圧や試験
信号を半導体集積回路に供給することができる。プロー
ブカードを用いた試験は以上のように行われていた。
【0007】
【発明が解決しようとする課題】上述した従来のプロー
ブカードは、プローブ12の先端部を半導体ウェハのボ
ンディングパッドに接触させてから、必要な接触圧を得
るためにさらにまた押し付けていた。このため、図6に
示すように、プローブ12の先端部はボンディングパッ
ドを擦るような横方向の変位を生じ、ボンディングパッ
ド表面を切削していた。図6において、12aは1つの
プローブ12がボンディングパッド表面に接触した状態
を示し、12bは12aの状態からさらにプローブカー
ドが半導体ウェハに接近し、プローブ12の先端がボン
ディングパッド上で横方向に変位した状態を示す。この
ため、ボンディングパッドの表面が損傷を受け、この損
傷が大きい場合には後工程におけるワイアボンディング
に支障が生じた。
ブカードは、プローブ12の先端部を半導体ウェハのボ
ンディングパッドに接触させてから、必要な接触圧を得
るためにさらにまた押し付けていた。このため、図6に
示すように、プローブ12の先端部はボンディングパッ
ドを擦るような横方向の変位を生じ、ボンディングパッ
ド表面を切削していた。図6において、12aは1つの
プローブ12がボンディングパッド表面に接触した状態
を示し、12bは12aの状態からさらにプローブカー
ドが半導体ウェハに接近し、プローブ12の先端がボン
ディングパッド上で横方向に変位した状態を示す。この
ため、ボンディングパッドの表面が損傷を受け、この損
傷が大きい場合には後工程におけるワイアボンディング
に支障が生じた。
【0008】プローブ12は、一端が固定された長さ数
cmの複数のタングステン線等から形成されている。そ
して、その複数の先端部は互いに200μm程度のピッ
チになるように配列されているため、半導体ウェハ上の
ボンディングパッドからの相対高さを複数のプローブ間
で互いに揃えることは非常に困難である。したがって、
ボンディングパッドとの電気的接続のために、各プロー
ブ12はある程度の接触圧力でボンディングパッドに押
し当てられなければならない。
cmの複数のタングステン線等から形成されている。そ
して、その複数の先端部は互いに200μm程度のピッ
チになるように配列されているため、半導体ウェハ上の
ボンディングパッドからの相対高さを複数のプローブ間
で互いに揃えることは非常に困難である。したがって、
ボンディングパッドとの電気的接続のために、各プロー
ブ12はある程度の接触圧力でボンディングパッドに押
し当てられなければならない。
【0009】この結果、従来のプローブカードを用いた
試験では、ボンディングパッドがある程度損傷を受ける
ことは避けることができなかった。そのため、後工程に
おけるワイアボンディングに支障が生じない程度の軽微
な損傷に押えるために、プローブカードを半導体ウェハ
上の各チップに押し当てる回数は、せいぜい1〜2回が
限度であった。
試験では、ボンディングパッドがある程度損傷を受ける
ことは避けることができなかった。そのため、後工程に
おけるワイアボンディングに支障が生じない程度の軽微
な損傷に押えるために、プローブカードを半導体ウェハ
上の各チップに押し当てる回数は、せいぜい1〜2回が
限度であった。
【0010】本発明は、上記課題に鑑みなされたもの
で、その目的は、プローブカードを押し当てることによ
るボンディングパッドの損傷が少ないプローブカードを
得ることである。
で、その目的は、プローブカードを押し当てることによ
るボンディングパッドの損傷が少ないプローブカードを
得ることである。
【0011】
【課題を解決するための手段】第一の本発明は、ワイア
ボンディングによって外部と電気的に接続されるボンデ
ィングパッドを有する半導体集積回路において、前記ボ
ンディングパッドがその中央部分に隆起部を有すること
を特徴とする半導体集積回路である。
ボンディングによって外部と電気的に接続されるボンデ
ィングパッドを有する半導体集積回路において、前記ボ
ンディングパッドがその中央部分に隆起部を有すること
を特徴とする半導体集積回路である。
【0012】また、第二の本発明は、複数のボンディン
グパッドに接触する複数のプローブを有し、第一の本発
明による半導体集積回路の検査に用いられるプローブカ
ードにおいて、前記プローブは、その接触先端が、前記
半導体集積回路が形成されている半導体ウェハ面とほぼ
平行な接触平面を有することを特徴とするプローブカー
ドである。
グパッドに接触する複数のプローブを有し、第一の本発
明による半導体集積回路の検査に用いられるプローブカ
ードにおいて、前記プローブは、その接触先端が、前記
半導体集積回路が形成されている半導体ウェハ面とほぼ
平行な接触平面を有することを特徴とするプローブカー
ドである。
【0013】
【作用】第一の本発明によれば、ボンディングパッドが
その中央部分に隆起部を有しているため、プローブカー
ドを押し当てることによって、ボンディングパッドの表
面が多少切削されても、後工程のワイアボンディングに
対する影響が少ない。従って、プローブカードを押し当
てることに対して、耐久性の良い半導体集積回路が得ら
れる。
その中央部分に隆起部を有しているため、プローブカー
ドを押し当てることによって、ボンディングパッドの表
面が多少切削されても、後工程のワイアボンディングに
対する影響が少ない。従って、プローブカードを押し当
てることに対して、耐久性の良い半導体集積回路が得ら
れる。
【0014】また第二の本発明によれば、プローブは、
そのボンディングパッドに対する接触面が、半導体ウェ
ハ面とほぼ平行であるため、上記第一の本発明による半
導体集積回路の試験に適用した場合、前記ボンディング
パッドの隆起部を押し潰すことになる。従って、プロー
ブカードを数回押し当ても、前記ボンディングパッドの
隆起部が押し潰されて、かえって平坦な面になり、後工
程のワイアボンディングに対する影響が極めて小さい検
査を行うことができる。
そのボンディングパッドに対する接触面が、半導体ウェ
ハ面とほぼ平行であるため、上記第一の本発明による半
導体集積回路の試験に適用した場合、前記ボンディング
パッドの隆起部を押し潰すことになる。従って、プロー
ブカードを数回押し当ても、前記ボンディングパッドの
隆起部が押し潰されて、かえって平坦な面になり、後工
程のワイアボンディングに対する影響が極めて小さい検
査を行うことができる。
【0015】
【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。
て説明する。
【0016】図1は、本発明の一実施例を示す構成断面
図である。図1には、本発明によるボンディングパッド
40の断面図と、本発明によるプローブカードのプロー
ブ41の先端形状が示されている。図に示されているよ
うに、本実施例によるボンディングパッド40は、それ
ぞれ面積の異なるポリシリコン層42、第1アルミニウ
ム層44、第2アルミニウム層46とから構成されてい
る。また、図に示されているように本実施例によるプロ
ーブカードのプローブ41の先端形状は、対向する半導
体ウェハ(シリコン)48面とほぼ平行な平面となって
いる。図2は、本実施例によるボンディングパッド40
の配置と、プローブ41の位置関係を示す平面図であ
る。図に示されているように、それぞれのボンディング
パッド40は一辺が例えば100μmの矩形であり、各
ボンディングパッド40の間隔は例えば35μmであ
る。図の右側に示したように、各ボンディングパッド4
0には対応するプローブ41が押し当てられることにな
る。なお、図の左側のボンディングパッド40は、ボン
ディングパッド40の平面形状を示すため、それに対応
するプローブ41は図示されていない。
図である。図1には、本発明によるボンディングパッド
40の断面図と、本発明によるプローブカードのプロー
ブ41の先端形状が示されている。図に示されているよ
うに、本実施例によるボンディングパッド40は、それ
ぞれ面積の異なるポリシリコン層42、第1アルミニウ
ム層44、第2アルミニウム層46とから構成されてい
る。また、図に示されているように本実施例によるプロ
ーブカードのプローブ41の先端形状は、対向する半導
体ウェハ(シリコン)48面とほぼ平行な平面となって
いる。図2は、本実施例によるボンディングパッド40
の配置と、プローブ41の位置関係を示す平面図であ
る。図に示されているように、それぞれのボンディング
パッド40は一辺が例えば100μmの矩形であり、各
ボンディングパッド40の間隔は例えば35μmであ
る。図の右側に示したように、各ボンディングパッド4
0には対応するプローブ41が押し当てられることにな
る。なお、図の左側のボンディングパッド40は、ボン
ディングパッド40の平面形状を示すため、それに対応
するプローブ41は図示されていない。
【0017】図1に示されているように、本実施例によ
るボンディングパッド40はまず、そのボンディングパ
ッド40のほぼ中央位置に一辺が約60μmの矩形の形
状をなしているポリシリコン層42を半導体ウェハ48
上に形成する。このポリシリコン層42は、その層の厚
さがおよそ10μmである。次に、このポリシリコン層
42の上に一辺が20μmの矩形の形状をなしている第
1アルミニウム層44がやはりこのボンディングパッド
40の中央位置に形成される。そして、前記ポリシリコ
ン層42、第1アルミニウム層44とを覆うように、一
辺が100μmの矩形の形状をなしている第2アルミニ
ウム層46が形成される。本実施例によるボンディング
パッド40は、以上のように形成されるのでその中央部
分が隆起した形状となる。なお、本実施例によるボンデ
ィングパッド40の周囲には、絶縁のため保護膜50が
設けられている。この保護膜50は、ボンディングパッ
ド40の隆起部に対応し、およそ30μmの厚さとなっ
ている。
るボンディングパッド40はまず、そのボンディングパ
ッド40のほぼ中央位置に一辺が約60μmの矩形の形
状をなしているポリシリコン層42を半導体ウェハ48
上に形成する。このポリシリコン層42は、その層の厚
さがおよそ10μmである。次に、このポリシリコン層
42の上に一辺が20μmの矩形の形状をなしている第
1アルミニウム層44がやはりこのボンディングパッド
40の中央位置に形成される。そして、前記ポリシリコ
ン層42、第1アルミニウム層44とを覆うように、一
辺が100μmの矩形の形状をなしている第2アルミニ
ウム層46が形成される。本実施例によるボンディング
パッド40は、以上のように形成されるのでその中央部
分が隆起した形状となる。なお、本実施例によるボンデ
ィングパッド40の周囲には、絶縁のため保護膜50が
設けられている。この保護膜50は、ボンディングパッ
ド40の隆起部に対応し、およそ30μmの厚さとなっ
ている。
【0018】以上述べたように、本実施例によるボンデ
ィングパッド40は、ボンディングパッド40を形成す
る各層の大きさをそれぞれ異ならしめたため、従来のマ
スクの数を変えることなく、容易に中央部分が隆起した
ボンディングパッドを形成することが可能となる。
ィングパッド40は、ボンディングパッド40を形成す
る各層の大きさをそれぞれ異ならしめたため、従来のマ
スクの数を変えることなく、容易に中央部分が隆起した
ボンディングパッドを形成することが可能となる。
【0019】さらに、本実施例によれば、図1に示され
ているようにプローブカードのプローブ41の先端形状
が、対向する半導体ウェハ48面とほぼ平行な平面形状
となっている。また、この接触平面は前記ボンディング
パッド40の隆起部より広い面積を有している。従っ
て、前述した中央部分が隆起したボンディングパッド4
0に、このプローブカードを用いれば、隆起した部分を
押し潰すことになり、ボンディングパッド40の切削は
ほとんど行われないこととなる。このように、本実施例
によるプローブカードを中央部分が隆起したボンディン
グパッドに強く押し当てても、隆起した部分が押し潰さ
れて平坦になるだけであり、後工程のワイアボンディン
グには何ら支障がない。また、プローブカードのプロー
ブ41の先端位置のばらつきにより、プローブ41がボ
ンディングパッド40に強く押し当てられず、ボンディ
ングパッド40の中央部分が隆起したままであっても、
後工程のワイアボンディングには特に支障とはならな
い。
ているようにプローブカードのプローブ41の先端形状
が、対向する半導体ウェハ48面とほぼ平行な平面形状
となっている。また、この接触平面は前記ボンディング
パッド40の隆起部より広い面積を有している。従っ
て、前述した中央部分が隆起したボンディングパッド4
0に、このプローブカードを用いれば、隆起した部分を
押し潰すことになり、ボンディングパッド40の切削は
ほとんど行われないこととなる。このように、本実施例
によるプローブカードを中央部分が隆起したボンディン
グパッドに強く押し当てても、隆起した部分が押し潰さ
れて平坦になるだけであり、後工程のワイアボンディン
グには何ら支障がない。また、プローブカードのプロー
ブ41の先端位置のばらつきにより、プローブ41がボ
ンディングパッド40に強く押し当てられず、ボンディ
ングパッド40の中央部分が隆起したままであっても、
後工程のワイアボンディングには特に支障とはならな
い。
【0020】以上述べたように、本実施例によるプロー
ブカードは、そのプローブ41の先端形状が平面となっ
ているため、中央部分が隆起したボンディングパッド4
0を有する半導体集積回路の試験に用いることにより、
ボンディングパッド40の損傷を極めて軽微にすること
ができる。従って、本実施例による半導体集積回路及び
プローブカードを用いることにより、半導体集積回路の
特性試験の際プローブカードを半導体集積回路に押し当
てることが従来に比べてより多数回可能となる。そのた
め、より複雑な試験工程を有する製造工程が可能とな
り、半導体集積回路の製造の歩留り率が上昇するという
効果を奏する。
ブカードは、そのプローブ41の先端形状が平面となっ
ているため、中央部分が隆起したボンディングパッド4
0を有する半導体集積回路の試験に用いることにより、
ボンディングパッド40の損傷を極めて軽微にすること
ができる。従って、本実施例による半導体集積回路及び
プローブカードを用いることにより、半導体集積回路の
特性試験の際プローブカードを半導体集積回路に押し当
てることが従来に比べてより多数回可能となる。そのた
め、より複雑な試験工程を有する製造工程が可能とな
り、半導体集積回路の製造の歩留り率が上昇するという
効果を奏する。
【0021】
【発明の効果】以上説明したように、本発明によれば、
半導体集積回路の中央部分を隆起させたため、プローブ
カードの押し当てに対し、切削されにくく、耐久性の高
い半導体集積回路を得ることができる。さらに、プロー
ブの先端形状を平面としたプローブカードを、前述した
中央部分が隆起したボンディングパッドを備えた半導体
集積回路に適用すれば、前記プローブの平面がボンディ
ングパッドの隆起部を押し潰すことになるため、かえっ
てボンディングパッドは平坦な面となり、ワイアボンデ
ィングに好適な結果をもたらす。
半導体集積回路の中央部分を隆起させたため、プローブ
カードの押し当てに対し、切削されにくく、耐久性の高
い半導体集積回路を得ることができる。さらに、プロー
ブの先端形状を平面としたプローブカードを、前述した
中央部分が隆起したボンディングパッドを備えた半導体
集積回路に適用すれば、前記プローブの平面がボンディ
ングパッドの隆起部を押し潰すことになるため、かえっ
てボンディングパッドは平坦な面となり、ワイアボンデ
ィングに好適な結果をもたらす。
【図1】本発明の一実施例である半導体集積回路のボン
ディングパッドの部分の断面図と、それに対応するプロ
ーブの配置を示す構成図である。
ディングパッドの部分の断面図と、それに対応するプロ
ーブの配置を示す構成図である。
【図2】本発明の一実施例である半導体集積回路とプロ
ーブカードのプローブの平面図である。
ーブカードのプローブの平面図である。
【図3】従来のプローブカードの形状を示す平面図であ
る。
る。
【図4】従来の半導体集積回路のボンディングパッドの
部分の断面図と、それに対応するプローブカードのプロ
ーブの配置を示す構成図である。
部分の断面図と、それに対応するプローブカードのプロ
ーブの配置を示す構成図である。
【図5】従来の半導体集積回路のボンディングパッド
と、それに対応するプローブカードのプローブの平面図
である。
と、それに対応するプローブカードのプローブの平面図
である。
【図6】従来のプローブカードのプローブが、半導体集
積回路のボンディングパッドを切削する様子を示す説明
図である。
積回路のボンディングパッドを切削する様子を示す説明
図である。
10 プリント基板 12 プローブ 14 覗き孔 16 配線 18 コネクタ部 40 ボンディングパッド 41 プローブ 42 ポリシリコン層 44 第1アルミニウム層 46 第2アルミニウム層 48 半導体ウェハ 50 保護膜
Claims (2)
- 【請求項1】ワイアボンディングによって外部端子と電
気的に接続されるボンディングパッドを有する半導体集
積回路において、 前記ボンディングパッドがその中央部分に隆起部を有す
ることを特徴とする半導体集積回路。 - 【請求項2】複数のボンディングパッドに接触する複数
のプローブを有し、請求項1記載の半導体集積回路の検
査に用いられるプローブカードにおいて、 前記プローブは、その接触先端が、前記半導体集積回路
が形成されている半導体ウェハ面とほぼ平行な接触平面
を有することを特徴とするプローブカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3334631A JPH05166894A (ja) | 1991-12-18 | 1991-12-18 | 半導体集積回路およびその検査用プローブカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3334631A JPH05166894A (ja) | 1991-12-18 | 1991-12-18 | 半導体集積回路およびその検査用プローブカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166894A true JPH05166894A (ja) | 1993-07-02 |
Family
ID=18279541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3334631A Pending JPH05166894A (ja) | 1991-12-18 | 1991-12-18 | 半導体集積回路およびその検査用プローブカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166894A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100676612B1 (ko) * | 2004-12-30 | 2007-01-30 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패드 |
| JP2020155660A (ja) * | 2019-03-22 | 2020-09-24 | 富士電機株式会社 | 半導体装置および半導体装置の検査方法 |
-
1991
- 1991-12-18 JP JP3334631A patent/JPH05166894A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100676612B1 (ko) * | 2004-12-30 | 2007-01-30 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패드 |
| JP2020155660A (ja) * | 2019-03-22 | 2020-09-24 | 富士電機株式会社 | 半導体装置および半導体装置の検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5177439A (en) | Probe card for testing unencapsulated semiconductor devices | |
| US6713881B2 (en) | Semiconductor device and method of manufacturing same | |
| US6765228B2 (en) | Bonding pad with separate bonding and probing areas | |
| US5923047A (en) | Semiconductor die having sacrificial bond pads for die test | |
| US6646458B2 (en) | Apparatus for forming coaxial silicon interconnects | |
| JPH08504036A (ja) | エリアアレイ配線チップのtabテスト | |
| JPH11265916A (ja) | 半導体ウェーハの構造及び半導体チップの製造方法 | |
| JPH0369131A (ja) | 半導体集積回路試験用プローブおよび該プローブを用いる試験工程を含む半導体装置の製造方法 | |
| JP2000311917A (ja) | 半導体装置 | |
| JPH0773106B2 (ja) | 半導体装置の製造方法 | |
| JPH11307601A (ja) | 半導体装置 | |
| JPH05166894A (ja) | 半導体集積回路およびその検査用プローブカード | |
| JP2001127256A (ja) | 半導体装置 | |
| JPS62261139A (ja) | 半導体装置 | |
| KR100541798B1 (ko) | 반도체 장치의 테그 패턴 형성방법 | |
| JPH05206383A (ja) | 半導体ウエハー及びその検査方法 | |
| JP2002185103A (ja) | 実装用基板の実装面における電極パッドの平坦性評価方法 | |
| JPH06230032A (ja) | プローブ基板 | |
| JPH01198051A (ja) | 半導体集積回路 | |
| JPH11345847A (ja) | 半導体ウエハ及び半導体装置の製造方法 | |
| JP3784334B2 (ja) | 半導体素子検査装置 | |
| JP4780926B2 (ja) | 半導体素子及びその特性検査方法 | |
| CN115032430A (zh) | 探针结构及其制作方法 | |
| JP3128200B2 (ja) | 電子回路基板の検査方法 | |
| CN118899300A (zh) | 晶圆结构 |