JPH10223698A - Tape−BGAタイプの半導体装置 - Google Patents

Tape−BGAタイプの半導体装置

Info

Publication number
JPH10223698A
JPH10223698A JP9029031A JP2903197A JPH10223698A JP H10223698 A JPH10223698 A JP H10223698A JP 9029031 A JP9029031 A JP 9029031A JP 2903197 A JP2903197 A JP 2903197A JP H10223698 A JPH10223698 A JP H10223698A
Authority
JP
Japan
Prior art keywords
tape
semiconductor device
type semiconductor
reinforcing plate
bga type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9029031A
Other languages
English (en)
Other versions
JP2924840B2 (ja
Inventor
Kenji Sugawara
健二 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9029031A priority Critical patent/JP2924840B2/ja
Priority to US09/022,428 priority patent/US6078506A/en
Publication of JPH10223698A publication Critical patent/JPH10223698A/ja
Application granted granted Critical
Publication of JP2924840B2 publication Critical patent/JP2924840B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/453—Leadframes comprising flexible metallic tapes

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 Tape−BGAタイプの半導体装置におい
て、TABテープ補強板と実装基板の熱膨張の差異によ
り発生する応力を緩和,分散することにより基板実装性
の向上を図る。 【解決手段】 ポリイミド等の耐熱絶縁性樹脂フィルム
上に信号配線が形成され、この信号配線の先端部が半導
体素子の電極と電気的に接続された後に、半導体素子搭
載用開口部(1a,11a)が穿設された補強板(1,
11)が耐熱絶縁性樹脂フィルム表面に固定され、更に
信号配線の外部接続部に半田ボール(6)が搭載されて
形成されるTape−BGAタイプの半導体素子におい
て、補強板の開口部に沿ってスリット部(1b,11
b,11c)が穿設されていることを特徴とする。な
お、補強板に穿設されたスリット部(11b,11c)
が開口部の端縁に沿って2列以上形成されている場合も
ある。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はTape−BGA
(Ball Grid Array)構造のパッケージ
をもつ半導体装置に関する。
【0002】
【従来の技術】図4は、従来例のTape−BGAタイ
プの半導体装置の断面図、図5は、図4の補強板の平面
図である。
【0003】半導体素子の高集積化にともなって、半導
体素子上に形成される電極のピッチも次第に狭ピッチ化
され、従来の金属細線を用いた接続技術では対応が困難
となってきた。高集積化する半導体素子を搭載するパッ
ケージとして、TAB(Tape Automatic
Bonding)テープを接続するのに用いられるパ
ッケージ技術が各種開発され、実用化が図られている。
その一例として、従来の全属細線によるいわゆるワイヤ
ーボンディング方式の代わりに、TABテープ22を使
用し、従来のモールドQFP(Quad Flat P
ackage)形態のパッケージとするTABインQF
Pタイプの半導体装置がある。この種のパッケージにお
いては、TABテープの基材であるポリイミド等の材料
からなる耐熱樹脂フィルム24にスリットを設けること
により、TABテープ22とモールド封入樹脂との密着
性を向上させている。
【0004】
【発明が解決しようとする課題】前述のTABテープを
用いたQFPタイプの半導体装置では、半導体素子上の
電極の狭ピッチ化には対応できるが、QFPタイプの半
導体装置と外部との接続は、従来と同様にQFPタイプ
の半導体装置の周囲に形成された外部リードを使用する
ので、半導体素子の高集積化によって生ずる多ピン化へ
の対応には限界がある。半導体素子上の電極の狭ピッチ
化および半導体装置の多ピン化への要求を満足する半導
体装置の形態として、TABテープを用いたBGA(T
ape−Ball Grid Array)タイプの半
導体装置が開発された。このTape−BGAにおいて
は、半導体素子上の電極に接続されたTABテープの信
号配線上に外部との接続を目的とした半田ボールをアレ
ー状に配置する。その結果、外部との接続面積を従来の
QFPタイプの半導体装置のように周囲のみで外部と接
続する半導体装置と比べ、占有面積を拡大することなく
広げられるので、多ピン化に対応できるという利点を有
している。
【0005】しかしながら、TABテープのみでは、外
部との接続を目的とした半田ボール26形成部の機械的
強度が不足するので、Tape−BGAタイプの半導体
装置では、半導体素子を搭載する開口部21aを有する
金属板によって形成された補強板(サポートリング)2
1をTABテープ22上に固定することによって機械的
強度の向上を図っている。この補強板によりTape−
BGAタイプの半導体装置単体での強度は著しく向上
し、半導体装置の製造工程での変形は解消できるが、T
ape−BGAタイプの半導体装置を基板に実装する場
合に、問題となる場合が認められた。
【0006】その理由について述べると、Tape−B
GAタイプの半導体装置の実装時の問題が発生する原因
としては、Tape−BGAの補強板と実装基板の熱膨
張率の差異、および実装時におけるTape−BGA半
導体装置と実装基板の温度分布の差異により、Tape
−BGAタイプの半導体装置に変形が生じる問題や、T
ape−BGAタイプの半導体装置と実装基板の収縮率
の違いによりTape−BGAタイプの半導体装置と実
装基板の接合部に応力集中が発生するという問題が生ず
る。
【0007】そこで、本発明の目的は、Tape−BG
Aタイプの半導体装置の構造および製造工程を変更する
ことなく、Tape−BGAタイプの半導体装置の基板
実装性を向上させることである。
【0008】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明のTape−BGAタイプの半導体装置
は、耐熱絶縁性樹脂フィルム上に信号配線が形成され、
この信号配線の先端部が半導体素子の電極と電気的に接
続された後に、半導体素子搭載用開口部が穿設された補
強板が、耐熱絶縁性樹脂フィルム表面に固定され、更に
信号配線の外部接続部に半田ボールが搭載されて形成さ
れるTape−BGAタイプの半導体素子において、補
強板の開口部に沿ってスリット部が穿設されていること
を特徴としている。
【0009】なお、耐熱絶縁性樹脂フィルムがポリイミ
ドフィルムであることが望ましく、補強板が金属製であ
ることも望ましい。
【0010】また、補強板に穿設されたスリット部が半
導体素子搭載部の開口部の端縁に平行であることが望ま
しく、なお、補強板に穿設された前記スリット部が平断
面が等脚台形状であることも望ましく、なおまた、補強
板に穿設されたスリット部が開口部の端縁に沿って必要
に応じ2列以上形成されていることも望ましい。
【0011】すなわち、本発明のTape−BGAタイ
プの半導体装置では、TABテープ上に固定される補強
板に、半導体搭載用開口部に沿ったスリットが形成され
ているので、半導体装置と実装基板の熱膨張の差から生
ずる応力をスリット部で分散できるという利点を有して
いる。従来技術において、スリット部を設けることによ
る応力の分散例としては、モールドパッケージの半導体
素子搭載部(アイランド部)にスリットを設けることに
より半導体素子に生ずる応力を軽減する方法がある。ス
リットを設けることによる応力緩和としては本発明も同
じ効果をもたらすものであるが、本願発明は、パッケー
ジ形態および実装時の応力緩和を目的としており、その
例とは異質の発明である。さらに、その従来例では、ス
リット部を半導体搭載部内に放射上に形成する構造とな
っているのに対し、本発明では、実装時の応力緩和を目
的とするため、半導体素子搭載用開口部の外部に開口部
に沿って形成する構造を採用しており、構造が異なるも
のである。
【0012】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【0013】図1は、本発明のTape−BGAタイプ
の半導体装置の一実施形態例の断面図、図2は、図1の
補強板の平面図である。
【0014】図1および図2に示されるように、補強板
1には半導体素子搭載用開口部1aに沿って応力緩和を
目的としたスリット部1bが設けられている。
【0015】TABテープ2の内部電極と半導体素子3
上の電極が電気的に接続されたのちに、半導体素子3を
封止樹脂4により半導体素子3の保護を行ったのちに接
着層5を介して補強板1が固定される。更にTABテー
プ2の外部接続部に半田ボール6が取り付けられ、Ta
pe−BGAタイプの半導体装置が形成される。
【0016】本発明のTape−BGAタイプの半導体
装置では、補強板1の熱膨張率と実装基板の熱膨張率と
の差により生ずる応力を緩和することを目的として、図
2に示すように、半導体素子搭載用開口部1aの周囲
に、この開口部1aの端縁に平行にスリット部1bが形
成されている。この4つのスリット部1bの各両端すな
わち四隅切れ目部分はほぼ平行に対向している。すなわ
ち各スリット部1bは細長い等脚台形をなしている。こ
れにより、補強板の熱膨張率と実装基板の熱膨張率との
差異に起因する応力を緩和する効果を挙げることができ
る。
【0017】図3は、第2の実施形態例に使用される補
強板の平面図である。
【0018】多ピン化に伴いTape−BGAタイプの
半導体装置が大型化する場合には、応力発生も増加する
ので、それに応じて図3に示すように補強板11に複数
のスリット部11b,11cを形成することにより、応
力緩和効果の向上を図ることができる。
【0019】
【発明の効果】以上説明したように本発明は、Tape
−BGAタイプの半導体装置において、補強板に半導体
素子搭載用開口部に沿うようにスリット部を設けること
により、基板実装時の応力を緩和することが可能とな
り、かつ、本構造のTape−BGAタイプの半導体素
子であれば、補強板の作成段階において、プレス加工に
より容易にスリット部を形成することが可能であり、T
ABテープへの補強板固定も従来と同様に行えるので、
生産性も優れている半導体装置を提供できる効果があ
る。
【図面の簡単な説明】
【図1】本発明のTape−BGAタイプの半導体装置
の一実施形態例の断面図である。
【図2】図1の補強板の平面図である。
【図3】第2の実施形態例に使用される補強板の平面図
である。
【図4】従来例のTape−BGAタイプの半導体装置
の断面図である。
【図5】図4の補強板の平面図である。
【符号の説明】
1,11,21 補強板 1a,11a,21a 開口部(半導体素子搭載部) 1b, スリット部 2,22 TABテープ 3,23 半導体素子 4,24 封止樹脂 5,25 接着層 6,26 半田ボール 11b 第1スリット部 11c 第2スリット部

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 耐熱絶縁性樹脂フィルム上に信号配線が
    形成され、該信号配線の先端部が半導体素子の電極と電
    気的に接続された後に、半導体素子搭載用開口部が穿設
    された補強板が、前記耐熱絶縁性樹脂フィルム表面に固
    定され、更に信号配線の外部接続部に半田ボールが搭載
    されて形成されるTape−BGAタイプの半導体素子
    において、 前記補強板の前記開口部に沿ってスリット部が穿設され
    ていることを特徴とするTape−BGAタイプの半導
    体装置。
  2. 【請求項2】 耐熱絶縁性樹脂フィルムがポリイミドフ
    ィルムである、請求項1記載のTape−BGAタイプ
    の半導体装置。
  3. 【請求項3】 補強板が金属製である、請求項1または
    2記載のTape−BGAタイプの半導体装置。
  4. 【請求項4】 補強板に穿設された前記スリット部が、
    半導体素子搭載部の開口部の端縁に平行である、請求項
    1ないし3のいずれか1項記載のTape−BGAタイ
    プの半導体装置。
  5. 【請求項5】 補強板に穿設された前記スリット部が、
    平断面が等脚台形状である、請求項1ないし3のいずれ
    か1項記載のTape−BGAタイプの半導体装置。
  6. 【請求項6】 補強板に穿設された前記スリット部が、
    開口部に沿って2列以上形成されている、請求項1ない
    し3のいずれか1項記載のTape−BGAタイプの半
    導体装置。
JP9029031A 1997-02-13 1997-02-13 Tape−BGAタイプの半導体装置 Expired - Lifetime JP2924840B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9029031A JP2924840B2 (ja) 1997-02-13 1997-02-13 Tape−BGAタイプの半導体装置
US09/022,428 US6078506A (en) 1997-02-13 1998-02-12 Tape-ball grid array type semiconductor device having reinforcement plate with slits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9029031A JP2924840B2 (ja) 1997-02-13 1997-02-13 Tape−BGAタイプの半導体装置

Publications (2)

Publication Number Publication Date
JPH10223698A true JPH10223698A (ja) 1998-08-21
JP2924840B2 JP2924840B2 (ja) 1999-07-26

Family

ID=12265049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9029031A Expired - Lifetime JP2924840B2 (ja) 1997-02-13 1997-02-13 Tape−BGAタイプの半導体装置

Country Status (2)

Country Link
US (1) US6078506A (ja)
JP (1) JP2924840B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285553B1 (en) 1998-08-11 2001-09-04 Nec Corporation Mounting structure for an LSI
JP2009081357A (ja) * 2007-09-27 2009-04-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP2010192546A (ja) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd 補強材付き配線基板
JP2011018677A (ja) * 2009-07-07 2011-01-27 Fujitsu Ltd 半導体装置、半導体装置の製造方法および電子機器
WO2013183132A1 (ja) 2012-06-06 2013-12-12 株式会社日本マイクロニクス 固体型二次電池の電極構造
JP2016051711A (ja) * 2014-08-28 2016-04-11 京セラ株式会社 電子素子実装用基板及び電子装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291899B1 (en) * 1999-02-16 2001-09-18 Micron Technology, Inc. Method and apparatus for reducing BGA warpage caused by encapsulation
US6638831B1 (en) 2000-08-31 2003-10-28 Micron Technology, Inc. Use of a reference fiducial on a semiconductor package to monitor and control a singulation method
US6808959B2 (en) * 2001-05-24 2004-10-26 Nec Electronics Corporation Semiconductor device having reinforced coupling between solder balls and substrate
JP2003264260A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 半導体チップ搭載基板、半導体装置、半導体モジュール及び半導体装置実装基板
US7323772B2 (en) * 2002-08-28 2008-01-29 Micron Technology, Inc. Ball grid array structures and tape-based method of manufacturing same
JP4067529B2 (ja) * 2003-03-26 2008-03-26 富士通株式会社 半導体装置
JP4291209B2 (ja) * 2004-05-20 2009-07-08 エルピーダメモリ株式会社 半導体装置の製造方法
TWI309879B (en) * 2006-08-21 2009-05-11 Advanced Semiconductor Eng Reinforced package and the stiffener thereof
US8837159B1 (en) * 2009-10-28 2014-09-16 Amazon Technologies, Inc. Low-profile circuit board assembly
JP2014229761A (ja) * 2013-05-23 2014-12-08 株式会社東芝 電子機器
US9899238B2 (en) 2014-12-18 2018-02-20 Intel Corporation Low cost package warpage solution
US10068866B2 (en) * 2016-09-29 2018-09-04 Intel Corporation Integrated circuit package having rectangular aspect ratio
US10636749B2 (en) * 2017-11-14 2020-04-28 Intel Corporation Semiconductor package substrate support structures for ball-grid array cavities, and methods of assembling same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102251A (ja) * 1991-10-11 1993-04-23 Fujitsu Ltd Tabテープ及びその製造方法並びに該tabテープを用いたicチツプの実装方法
JPH06204285A (ja) * 1992-12-28 1994-07-22 Toshiba Corp 半導体装置及びその製造方法
JP3404438B2 (ja) * 1994-02-10 2003-05-06 株式会社日立製作所 半導体装置及びその製造方法
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JP2768315B2 (ja) * 1994-09-22 1998-06-25 日本電気株式会社 半導体装置
JP2780649B2 (ja) * 1994-09-30 1998-07-30 日本電気株式会社 半導体装置
US5586010A (en) * 1995-03-13 1996-12-17 Texas Instruments Incorporated Low stress ball grid array package
JPH09326450A (ja) * 1996-06-03 1997-12-16 Texas Instr Japan Ltd 半導体装置およびその製造方法
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285553B1 (en) 1998-08-11 2001-09-04 Nec Corporation Mounting structure for an LSI
JP2009081357A (ja) * 2007-09-27 2009-04-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP2010192546A (ja) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd 補強材付き配線基板
US8362364B2 (en) 2009-02-16 2013-01-29 Ngk Spark Plug Co., Ltd. Wiring board assembly and manufacturing method thereof
JP2011018677A (ja) * 2009-07-07 2011-01-27 Fujitsu Ltd 半導体装置、半導体装置の製造方法および電子機器
WO2013183132A1 (ja) 2012-06-06 2013-12-12 株式会社日本マイクロニクス 固体型二次電池の電極構造
US9865908B2 (en) 2012-06-06 2018-01-09 Kabushiki Kaisha Nihon Micronics Electrode structure of solid type secondary battery
JP2016051711A (ja) * 2014-08-28 2016-04-11 京セラ株式会社 電子素子実装用基板及び電子装置

Also Published As

Publication number Publication date
JP2924840B2 (ja) 1999-07-26
US6078506A (en) 2000-06-20

Similar Documents

Publication Publication Date Title
JP2924840B2 (ja) Tape−BGAタイプの半導体装置
US6472727B2 (en) Semiconductor device and manufacturing method thereof
US6645844B2 (en) Methods for high density direct connect LOC assembly
JP4095123B2 (ja) ボンディングパット及び半導体装置の製造方法
JPH07161911A (ja) 樹脂封止型半導体装置
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
JP2000082759A (ja) Bga型半導体装置の製造方法、bga型半導体装置用tabテ―プおよびbga型半導体装置
JPH0758112A (ja) 半導体装置
JP3013810B2 (ja) 半導体装置の製造方法
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPS59231826A (ja) 半導体装置
JPH03220759A (ja) 樹脂封止型半導体装置
JP3632883B2 (ja) 半導体装置
JP3358697B2 (ja) 半導体パッケージ
JPH0296357A (ja) 半導体装置
JPH06260589A (ja) 樹脂封止型半導体装置及びその製造方法及びその実装方法
JPH02180061A (ja) リードフレームおよび半導体装置
JPH04299561A (ja) リードフレームおよびこれを用いた半導体装置
JPH01111339A (ja) 樹脂封止型半導体装置
JPH09134994A (ja) 複合型リードフレーム
JPS6353938A (ja) 電子装置およびその製造方法
JPH0294457A (ja) 半導体装置用リードフレーム
JPH0453241A (ja) パッケージ