JPH1023016A

JPH1023016A - Ａｔｍセル転送方式

Info

Publication number: JPH1023016A
Application number: JP8169946A
Authority: JP
Inventors: Keiji Okubo; 啓示大久保
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-06-28
Filing date: 1996-06-28
Publication date: 1998-01-23
Anticipated expiration: 2016-06-28
Also published as: JP3656325B2

Abstract

(57)【要約】【課題】基板間のデータ伝送に対して、基板内でデー
タ処理回路のタイミングパルスとして使用するクロック
信号に乱れがあっても、誤り無くＡＴＭセルデータを転
送することが出来るＡＴＭセル転送方式を得る。【解決手段】ＡＴＭセルデータ信号からクロック信号
をタイミングパルスとして規定のアイドルセルを廃棄す
るセル廃棄手段と、アイドルセル以外のＡＴＭセルを保
存するセル保存手段と、冗長構成された分配クロック信
号を入力し、分配クロック信号を選択する選択手段と、
選択された分配クロック信号をタイミングパルスとして
セル保存手段に保存されたアイドルセル以外のＡＴＭセ
ルが保存されていないときデータの連続性を保つためア
イドルセルを生成するセル生成手段とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＡＴＭ（非同期
転送モード）装置内のディジタル信号伝送において、誤
り無くＡＴＭセルデータを転送する為のＡＴＭセル転送
方式に関する。

【０００２】

【従来の技術】図７は例えば特開平５−６８０２４号公
報に示された従来の系切り替え方式を示すブロック図で
ある。図において、２５，２８は０系のクロック及びフ
レーム同期信号、２６，２９は１系のクロック及びフレ
ーム同期信号、２７は切り替え信号である。１８は０系
クロック２５及び１系クロック２６を切り替え信号２７
により選択し選択クロック３０を出力する選択回路、２
１は０系フレーム同期信号２８及び１系フレーム同期信
号２９を切り替え信号２７により選択し選択フレーム同
期信号３１を出力する選択回路である。２２は選択クロ
ック３０に追従し出力クロック３５を発生するＰＬＬ回
路、２３は切り替え信号２７の変化を検出し変化点パル
ス３２を出力する検出回路、２４は変化点パルス３２に
より動作するタイマ回路である。１９はタイマ回路２４
からの制御信号３３により、選択フレーム同期信号３１
を制御する制御回路、２０は出力クロック３５により動
作し制御回路１９の出力により位相同期され出力フレー
ム同期信号３４を発生するカウンタ回路である。

【０００３】次に動作を説明する。切り替え信号２７に
より選択回路１８は０系クロック２５及び１系クロック
２６を切り替え信号２７により選択クロック３０を出力
し、選択回路２１は０系フレーム同期信号２８及び１系
フレーム同期信号２９を切り替え信号２７により選択
し、選択フレーム同期信号３１を出力する。また、ＰＬ
Ｌ回路２２は選択クロック３０に追従し出力クロック３
５を発生する。検出回路２３は切り替え信号２７の変化
を検出し、タイマ回路２４を動作させる。制御回路１９
はタイマ回路２４の動作している間、カウンタ回路２０
を位相同期しないように制御し、カウンタ回路２０は位
相同期化が行われていない間、自走により出力フレーム
同期信号３４を出力する。このように、切り替え信号２
７により０系クロック２５、１系クロック２６及び０系
フレーム同期信号２８、１系フレーム同期信号２９等の
入力クロック信号を変えた時に、出力クロック３５及び
出力フレーム同期信号３４等の出力クロック信号の乱れ
を最小限に抑える。

【０００４】図８は例えば上記切り替え方式を選択回路
とした従来のＡＴＭセル転送方式を用いたＡＴＭ装置を
示すブロック図である。図において、１，２はＡＴＭ装
置を構成するデータ処理基板Ａおよびデータ処理基板Ｂ
である。１０ａ，１０ｂは冗長構成されたクロック分配
回路、１１はデータ処理基板１から出力しデータ処理基
板２に入力するデータ信号、１３ａ，１３ｂは冗長構成
されたクロック分配回路１０ａ，１０ｂから出力しデー
タ処理基板１，２に入力する分配クロック信号である。
また、３，４はデータ処理基板１を構成するデータ処理
回路及び選択回路、８，９はデータ処理基板２を構成す
るデータ処理回路及び選択回路である。３６は分配クロ
ック信号を選択回路４が選択し、選択後の分配クロック
信号を基準として生成した選択クロック信号、３７は分
配クロック信号を選択回路９が選択し、選択後の分配ク
ロック信号を基準として生成した選択クロック信号であ
る。また選択回路４，９は上記従来の系切り替え方式を
用いている。

【０００５】次に動作を説明する。データ処理基板１
は、冗長構成されたクロック分配回路１０ａ及び１０ｂ
よりクロック及びフレーム同期信号等の分配クロック信
号１３ａ及び１３ｂを入力し、選択回路４は分配クロッ
ク信号を選択し、選択後の分配クロック信号を基準とし
て選択クロック信号３６を生成する。データ処理回路３
は上記選択クロック信号３６をタイミングパルスとして
ＡＴＭセルデータを処理し、データ信号１１をデータ処
理基板２に出力する。

【０００６】データ処理基板２は、冗長構成されたクロ
ック分配回路１０ａ及び１０ｂよりクロック及びフレー
ム同期信号等の分配クロック信号１３ａ及び１３ｂを入
力し、選択回路９は分配クロック信号を選択し、選択後
の分配クロック信号を基準として選択クロック信号３７
を生成する。データ処理回路８は上記選択クロック信号
３７をタイミングパルスとして、データ処理基板１から
入力したデータ信号１１のＡＴＭセルデータを処理す
る。

【０００７】

【発明が解決しようとする課題】従来のＡＴＭセル転送
方式を用いたＡＴＭ装置は以上のように構成されていた
ので、データ処理基板間のデータ伝送において誤り無く
ＡＴＭセルデータを転送する為には、基板内でデータ処
理回路のタイミングパルスとして使用するクロック信号
の乱れを最小限に抑える必要があった。例えばクロック
信号の内、クロックの乱れの許容範囲は１クロック周期
となり、データ処理回路が高速化すると乱れを抑えるこ
とが非常に困難になる。また、乱れが許容範囲を超えた
場合、データ処理基板間のＡＴＭセルデータ転送に誤り
が発生するという問題点があった。

【０００８】この発明は上記の問題点を解決するもの
で、データ処理基板間のデータ伝送に対して、基板内で
データ処理回路のタイミングパルスとして使用するクロ
ック信号に乱れがあっても、誤り無くＡＴＭセルデータ
を転送することが出来るＡＴＭセル転送方式を得ること
を目的とする。

【０００９】

【課題を解決するための手段】この発明に係るＡＴＭセ
ル転送方式は、データ処理基板からＡＴＭセルデータ信
号とデータ信号に同期したクロック信号を入力し、上記
ＡＴＭセルデータ信号から上記クロック信号をタイミン
グパルスとして規定のアイドルセルを廃棄するセル廃棄
手段と、アイドルセル以外のＡＴＭセルを保存するセル
保存手段と、冗長構成された分配クロック信号を入力
し、上記分配クロック信号を選択する選択手段と、選択
された分配クロック信号をタイミングパルスとして上記
セル保存手段に保存されたアイドルセル以外のＡＴＭセ
ルが保存されていないときデータの連続性を保つためア
イドルセルを生成するセル生成手段とを備えたものであ
る。

【００１０】また、クロック信号を生成するクロック生
成手段と、生成されたクロック信号をタイミングパルス
として上記セル保存手段に保存されたアイドルセル以外
のＡＴＭセルが保存されていないときデータの連続性を
保つためアイドルセルを生成するセル生成手段とを備え
たものである。

【００１１】また、冗長構成された第一のデータ処理基
板から第一のＡＴＭセルデータ信号とデータ信号に同期
した第一のクロック信号を入力し、上記第一のＡＴＭセ
ルデータ信号から上記第一のクロック信号をタイミング
パルスとして規定のアイドルセルを廃棄する第一のセル
廃棄手段と、アイドルセル以外のＡＴＭセルを保存する
第一のセル保存手段と、第二のデータ処理基板から第二
のＡＴＭセルデータ信号とデータ信号に同期した第二の
クロック信号を入力し、上記第二のＡＴＭセルデータ信
号から上記第二のクロック信号をタイミングパルスとし
て規定のアイドルセルを廃棄する第二のセル廃棄手段
と、アイドルセル以外のＡＴＭセルを保存する第二のセ
ル保存手段と、冗長構成された分配クロック信号を入力
し、上記分配クロック信号を選択する選択手段と、選択
された分配クロック信号をタイミングパルスとして上記
第一のセル保存手段に保存されたアイドルセル以外のＡ
ＴＭセルと上記第二のセル保存手段に保存されたアイド
ルセル以外のＡＴＭセルを読み出し選択するデータ選択
手段とデータの連続性を保つためアイドルセルを生成す
るセル生成手段とを備えたものである。

【００１２】また、セル保存手段は、セル廃棄手段が廃
棄したアイドルセルの周期をタイミングパルスとしてア
イドルセル以外のＡＴＭセルを保存し、保存されたアイ
ドルセル以外のＡＴＭセルデータを選択された分配クロ
ック信号をタイミングパルスとして周期的に読み出すも
のである。

【００１３】また、クロック信号を生成するクロック生
成手段と、生成されたクロック信号をタイミングパルス
として上記第一のセル保存手段に保存されたアイドルセ
ル以外のＡＴＭセルと上記第二のセル保存手段に保存さ
れたアイドルセル以外のＡＴＭセルを読み出し選択する
データ選択手段とデータの連続性を保つためアイドルセ
ルを生成するセル生成手段とを備えたものである。

【００１４】また、データ処理基板からＡＴＭセルデー
タ信号のみを入力し、上記ＡＴＭセルデータ信号からク
ロック信号を抽出するクロック抽出手段を備えたもので
ある。

【００１５】また、セル廃棄手段、セル保存手段、セル
生成手段は識別可能な特定のセルを処理するものであ
る。

【００１６】

【発明の実施の形態】

実施の形態１．図１はこの発明の実施の形態１であるＡ
ＴＭセル転送方式を用いたＡＴＭ装置を示すブロック図
である。図１において、１，２はＡＴＭ装置を構成する
データ処理基板Ａおよびデータ処理基板Ｂである。１０
ａ，１０ｂは冗長構成されたクロック分配回路、１１及
び１２はデータ処理基板１から出力しデータ処理基板２
に入力するデータ信号及びクロック信号、１３ａ，１３
ｂは冗長構成されたクロック分配回路１０ａ，１０ｂか
ら出力しデータ処理基板１，２に入力する分配クロック
信号である。また、３，４はデータ処理基板１を構成す
るデータ処理回路及び選択回路、５，６，７，８及び９
はデータ処理基板２を構成するセル廃棄回路、セル保存
回路、セル生成回路、データ処理回路及び選択回路であ
り、セル廃棄回路５は規定のアイドルセルを廃棄し、セ
ル保存回路６はアイドルセル以外のＡＴＭセルを保存
し、セル生成回路７はセルが保存されていないときデー
タの連続性を保つためアイドルセルを生成する。３６は
分配クロック信号を選択回路４が選択し、選択後の分配
クロック信号を基準として生成した選択クロック信号、
３７は分配クロック信号を選択回路９が選択し、選択後
の分配クロック信号を基準として生成した選択クロック
信号である。セル保存回路６は選択クロック信号３６及
び選択クロック信号３７の乱れを吸収する為の十分なバ
ッファ機能を持つものである。

【００１７】次に動作を説明する。データ処理基板１
は、冗長構成されたクロック分配回路１０ａ及び１０ｂ
よりクロック及びフレーム同期信号等の分配クロック信
号１３ａ及び１３ｂを入力する。選択回路４は分配クロ
ック信号を選択し、選択後の分配クロック信号を基準と
して選択クロック信号３６を生成する。データ処理回路
３は上記選択クロック信号３６をタイミングパルスとし
てＡＴＭセルデータを処理し、データ信号１１及びクロ
ック信号１２をデータ処理基板２に出力する。

【００１８】データ処理基板２は、冗長構成されたクロ
ック分配回路１０ａ及び１０ｂよりクロック及びフレー
ム同期信号等の分配クロック信号１３ａ及び１３ｂを入
力し、選択回路９は分配クロック信号を選択し、選択後
の分配クロック信号を基準として選択クロック信号３７
を生成する。セル廃棄回路５は上記データ信号１１から
上記クロック信号１２をタイミングパルスとして規定の
アイドルセルを廃棄し、セル保存回路６はアイドルセル
以外のＡＴＭセルを保存する。

【００１９】また、上記セル保存回路６は選択クロック
信号３７をタイミングパルスとしてアイドルセル以外の
ＡＴＭセルを読み出し、セル生成回路７はセルが保存さ
れていないときデータの連続性を保つためアイドルセル
を生成する。このとき、セル保存回路６は選択クロック
信号３６及び選択クロック信号３７の乱れを吸収する為
の十分なバッファを持ち、誤り無くアイドルセル以外の
ＡＴＭセルデータをデータ処理回路８に転送する。

【００２０】実施の形態２．図２はこの発明の実施の形
態２であるＡＴＭセル転送方式を用いたＡＴＭ装置を示
すブロック図である。図２において、１，２はＡＴＭ装
置を構成するデータ処理基板Ａ及びデータ処理基板Ｂで
ある。１１及び１２はデータ処理基板１から出力しデー
タ処理基板２に入力するデータ信号及びクロック信号で
ある。３はデータ処理基板１を構成するデータ処理回
路、１４はデータ処理回路３のタイミングパルスである
クロック信号３８を生成するクロック生成回路である。
また、５，６，７及び８はデータ処理基板２を構成する
セル廃棄回路、セル保存回路、セル生成回路及びデータ
処理回路であり、セル廃棄回路５は規定のアイドルセル
を廃棄し、セル保存回路６はアイドルセル以外のＡＴＭ
セルを保存し、セル生成回路７はセルが保存されていな
いときデータの連続性を保つためアイドルセルを生成す
る。１５はセル保存回路６、セル生成回路７及びデータ
処理回路８のタイミングパルスであるクロック信号３９
を生成するクロック生成回路である。セル保存回路６は
クロック信号３８及びクロック信号３９の偏差及び乱れ
を吸収する為の十分なバッファ機能を持つものである。

【００２１】次に動作を説明する。データ処理基板１
は、クロック生成回路１４で生成されたクロック信号３
８をタイミングパルスとしてＡＴＭセルデータを処理
し、データ信号１１及びクロック信号１２をデータ処理
基板２に出力する。データ処理基板２は、上記データ信
号１１、上記クロック信号１２を入力する。セル廃棄回
路５は上記データ信号１１から上記クロック信号１２を
タイミングパルスとして規定のアイドルセルを廃棄し、
セル保存回路６はアイドルセル以外のＡＴＭセルを保存
する。

【００２２】また、上記セル保存回路６はクロック生成
回路１５で生成されたクロック信号３９をタイミングパ
ルスとしてアイドルセル以外のＡＴＭセルを読み出し、
セル生成回路７はセルが保存されていないときデータの
連続性を保つためアイドルセルを生成する。このとき、
セル保存回路６はクロック信号３８及びクロック信号３
９の偏差及び乱れを吸収する為の十分なバッファを持
ち、各データ処理基板にクロック信号を分配しなくて
も、誤り無くアイドルセル以外のＡＴＭセルデータをデ
ータ処理回路８に転送する。

【００２３】実施の形態３．図３はこの発明の実施の形
態３であるＡＴＭセル転送方式を用いたＡＴＭ装置を示
すブロック図である。図３において、１ａ，１ｂはＡＴ
Ｍ装置を構成する冗長構成されたデータ処理基板Ａ、２
はデータ処理基板Ｂ、１０ａ、１０ｂは冗長構成された
クロック分配回路である。１１ａ及び１２ａはデータ処
理基板１ａから出力しデータ処理基板２に入力するデー
タ信号及びクロック信号、１１ｂ及び１２ｂはデータ処
理基板１ｂから出力しデータ処理基板２に入力するデー
タ信号及びクロック信号、１３ａ，１３ｂは冗長構成さ
れたクロック分配回路１０ａ，１０ｂから出力しデータ
処理基板１ａ，１ｂ，２に入力する分配クロック信号で
ある。

【００２４】また、３ａ，４ａはデータ処理基板１ａを
構成するデータ処理回路及び選択回路、３ｂ，４ｂはデ
ータ処理基板１ｂを構成するデータ処理回路及び選択回
路、５ａ，５ｂ，６ａ，６ｂ，７，８及び９はデータ処
理基板２を構成する第１のセル廃棄回路、第２のセル廃
棄回路、第１のセル保存回路、第２のセル保存回路、セ
ル生成回路、データ処理回路及び選択回路であり、セル
廃棄回路５ａ，５ｂは規定のアイドルセルを廃棄し、セ
ル保存回路６ａ，６ｂはアイドルセル以外のＡＴＭセル
を保存し、セル生成回路７はセルが保存されていないと
きデータの連続性を保つためアイドルセルを生成する。
３６ａ，３６ｂは分配クロック信号を選択回路４ａ，４
ｂが選択し、選択後の分配クロック信号を基準として生
成した選択クロック信号、３７は分配クロック信号を選
択回路９が選択し、選択後の分配クロック信号を基準と
して生成した選択クロック信号である。１６は冗長構成
されたデータ処理基板１ａ，１ｂに対応して、データ処
理基板２において冗長構成されたセル廃棄回路５ａ，５
ｂ、セル保存回路６ａ，６ｂからのＡＴＭセルデータを
選択する選択回路である。第１及び第２のセル保存回路
６ａ，６ｂは選択クロック信号３６ａ，３６ｂ及び選択
クロック信号３７の乱れを吸収する為の十分なバッファ
機能を持つものである。

【００２５】次に動作を説明する。データ処理基板１ａ
は、冗長構成されたクロック分配回路１０ａ及び１０ｂ
よりクロック及びフレーム同期信号等の分配クロック信
号１３ａ及び１３ｂを入力する。選択回路４ａは分配ク
ロック信号を選択し、選択後の分配クロック信号を基準
として選択クロック信号３６ａを生成する。更に、デー
タ処理回路３ａは上記選択クロック信号３６ａをタイミ
ングパルスとしてＡＴＭセルデータを処理し、データ信
号１１ａ及びクロック信号１２ａをデータ処理基板２に
出力する。また、データ処理基板１ｂは、冗長構成され
たクロック分配回路１０ａ及び１０ｂよりクロック及び
フレーム同期信号等の分配クロック信号１３ａ及び１３
ｂを入力する。選択回路４ｂは分配クロック信号を選択
し、選択後の分配クロック信号を基準として選択クロッ
ク信号３６ｂを生成する。更に、データ処理回路３ｂは
上記選択クロック信号３６ｂをタイミングパルスとして
ＡＴＭセルデータを処理し、データ信号１１ｂ及びクロ
ック信号１２ｂをデータ処理基板２に出力する。

【００２６】データ処理基板２は、冗長構成されたクロ
ック分配回路１０ａ及び１０ｂよりクロック及びフレー
ム同期信号等の分配クロック信号１３ａ及び１３ｂを入
力し、選択回路９は分配クロック信号を選択し、選択後
の分配クロック信号を基準として選択クロック信号３７
を生成する。第１のセル廃棄回路５ａは上記データ信号
１１ａから上記クロック信号１２ａをタイミングパルス
として規定のアイドルセルを廃棄し、第１のセル保存回
路６ａはアイドルセル以外のＡＴＭセルを保存する。第
２のセル廃棄回路５ｂは上記データ信号１１ｂから上記
クロック信号１２ｂをタイミングパルスとして規定のア
イドルセルを廃棄し、第２のセル保存回路６ｂはアイド
ルセル以外のＡＴＭセルを保存する。

【００２７】また、冗長構成された上記第１のセル保存
回路６ａは選択クロック信号３７をタイミングパルスと
してアイドルセル以外のＡＴＭセルを読み出し、同様に
上記第２のセル保存回路６ｂは選択クロック信号３７を
タイミングパルスとしてアイドルセル以外のＡＴＭセル
を読み出し、選択回路１６は冗長構成された上記第１及
び第２のセル保存回路６ａ，６ｂから読み出されたＡＴ
Ｍセルを選択し、セル生成回路７はセルが保存されてい
ないときデータの連続性を保つためアイドルセルを生成
する。このとき、第１及び第２のセル保存回路６ａ，６
ｂは選択クロック信号３６ａ，３６ｂ及び選択クロック
信号３７の乱れを吸収する為の十分なバッファを持ち、
冗長構成されたデータ処理基板１ａ，１ｂを切り替えた
ときでも誤り無くアイドルセル以外のＡＴＭセルデータ
をデータ処理回路８に転送する。

【００２８】上記実施の形態３において、冗長構成され
たデータ処理基板１ａ，１ｂは、選択クロック信号３６
ａ，３６ｂをタイミングパルスとして周期的にアイドル
セルを挿入している場合、冗長構成されたデータ処理基
板１ａ，１ｂは周期的にアイドルセルが挿入されたデー
タ信号１１ａ，１１ｂ及びクロック信号１２ａ，１２ｂ
をデータ処理基板２に出力する。データ処理基板２は、
冗長構成されたクロック分配回路１０ａ及び１０ｂより
クロック及びフレーム同期信号等の分配クロック信号１
３ａ及び１３ｂを入力し、選択回路９は分配クロック信
号を選択し、選択後の分配クロック信号を基準として選
択クロック信号３７を生成する。

【００２９】第１のセル廃棄回路５ａは上記データ信号
１１ａから上記クロック信号１２ａをタイミングパルス
として規定のアイドルセルを廃棄する。上記データ信号
１１ａには周期的にアイドルセルが挿入されているの
で、第１のセル保存回路６ａはタイミングセル以外のＡ
ＴＭセルを第１のセル廃棄回路５ａが廃棄したアイドル
セルをタイミングパルスとして保存する。第２のセル廃
棄回路５ｂは上記データ信号１１ｂから上記クロック信
号１２ｂをタイミングパルスとして規定のアイドルセル
を廃棄する。上記データ信号１１ｂには周期的にアイド
ルセルが挿入されているので、第２のセル保存回路６ｂ
はアイドルセル以外のＡＴＭセルを第２のセル廃棄回路
５ｂが廃棄したアイドルセルをタイミングパルスとして
保存する。

【００３０】また、冗長構成された上記第１のセル保存
回路６ａは選択クロック信号３７をタイミングパルスと
してアイドルセル以外のＡＴＭセルを周期的に読み出
し、同様に上記第２のセル保存回路６ｂは選択クロック
信号３７をタイミングパルスとしてアイドルセル以外の
ＡＴＭセルを周期的に読み出す。冗長構成されたデータ
処理基板１ａ，１ｂにいて、分配クロック信号１３ａ，
１３ｂを基準として周期的にアイドルセルを挿入してい
るので、上記第１及び第２のセル保存回路６ａ，６ｂか
ら読み出されたＡＴＭセルデータはセル単位の同期が取
れている。選択回路１６は冗長構成された上記第１及び
第２のセル保存回路６ａ，６ｂから読み出されたＡＴＭ
セルを選択し、セル生成回路７は上記第１及び第２のセ
ル保存回路６ａ，６ｂが選択クロック信号３７をタイミ
ングパルスとしてアイドルセル以外のＡＴＭセルを周期
的に読み出し禁止しているタイミングでアイドルセルを
生成する。このとき、第１及び第２のセル保存回路６
ａ，６ｂは選択クロック信号３６ａ，３６ｂ及び選択ク
ロック信号３７の乱れを吸収する為の十分なバッファを
持ち、冗長構成されたデータ処理基板１ａ，１ｂを切り
替えたときでも誤り無く且つセルが重複したり、損失し
たりせずにアイドルセル以外のＡＴＭセルデータをデー
タ処理回路８に転送する。

【００３１】実施の形態４．図４はこの発明の実施の形
態４であるＡＴＭセル転送方式を用いたＡＴＭ装置を示
すブロック図である。図４において、１ａ，１ｂはＡＴ
Ｍ装置を構成する冗長構成されたデータ処理基板Ａ、２
はデータ処理基板Ｂ、１１ａ及び１２ａはデータ処理基
板１ａから出力しデータ処理基板２に入力するデータ信
号及びクロック信号、１１ｂ及び１２ｂはデータ処理基
板１ｂから出力しデータ処理基板２に入力するデータ信
号及びクロック信号である。

【００３２】また、３ａはデータ処理基板１ａを構成す
るデータ処理回路、１４ａはデータ処理回路３ａのタイ
ミングパルスであるクロック信号３８ａを生成するクロ
ック生成回路である。また、３ｂはデータ処理基板１ｂ
を構成するデータ処理回路、１４ｂはデータ処理回路３
ｂのタイミングパルスであるクロック信号３８ｂを生成
するクロック生成回路である。５ａ，５ｂ，６ａ，６
ｂ，７及び８はデータ処理基板２を構成する第１のセル
廃棄回路、第２のセル廃棄回路、第１のセル保存回路、
第２のセル保存回路、セル生成回路及びデータ処理回路
であり、セル廃棄回路５ａ，５ｂは規定のアイドルセル
を廃棄し、セル保存回路６ａ，６ｂはアイドルセル以外
のＡＴＭセルを保存し、セル生成回路７はセルが保存さ
れていないときデータの連続性を保つためアイドルセル
を生成する。１５は第１及び第２のセル保存回路６ａ，
６ｂ、セル生成回路７及びデータ処理回路８のタイミン
グパルスであるクロック信号３９を生成するクロック生
成回路である。１６は冗長構成されたデータ処理基板１
ａ，１ｂに対応して、データ処理基板２において冗長構
成された第１及び第２のセル廃棄回路５ａ，５ｂ、第１
及び第２のセル保存回路６ａ，６ｂからのＡＴＭセルデ
ータを選択する選択回路である。第１及び第２のセル保
存回路６ａ，６ｂはクロック信号３８ａ，３８ｂ及びク
ロック信号３９の乱れを吸収する為の十分なバッファ機
能を持つものである。

【００３３】次に動作を説明する。データ処理基板１ａ
は、クロック生成回路１４ａで生成されたクロック信号
３８ａをタイミングパルスとしてＡＴＭセルデータを処
理し、データ信号１１ａ及びクロック信号１２ａをデー
タ処理基板２に出力する。また、データ処理基板１ｂ
は、クロック生成回路１４ｂで生成されたクロック信号
３８ｂをタイミングパルスとしてＡＴＭセルデータを処
理し、データ信号１１ｂ及びクロック信号１２ｂをデー
タ処理基板２に出力する。第１のセル廃棄回路５ａは上
記データ信号１１ａから上記クロック信号１２ａをタイ
ミングパルスとして規定のアイドルセルを廃棄し、第１
のセル保存回路６ａはアイドルセル以外のＡＴＭセルを
保存する。第２のセル廃棄回路５ｂは上記データ信号１
１ｂから上記クロック信号１２ｂをタイミングパルスと
して規定のアイドルセルを廃棄し、第２のセル保存回路
６ｂはアイドルセル以外のＡＴＭセルを保存する。

【００３４】また、冗長構成された上記第１のセル保存
回路６ａはクロック生成回路１５で生成されたクロック
信号３９をタイミングパルスとしてアイドルセル以外の
ＡＴＭセルを読み出し、同様に上記第２のセル保存回路
６ｂはクロック生成回路１５で生成されたクロック信号
３９をタイミングパルスとしてアイドルセル以外のＡＴ
Ｍセルを読み出し、データ選択回路１６は冗長構成され
た上記第１及び第２のセル保存回路６ａ，６ｂから読み
出されたＡＴＭセルを選択し、セル生成回路７はセルが
保存されていないときデータの連続性を保つためアイド
ルセルを生成する。このとき、第１及び第２のセル保存
回路６ａ，６ｂはクロック信号３８ａ，３８ｂ及びクロ
ック信号３９の乱れを吸収する為の十分なバッファを持
ち、冗長構成されたデータ処理基板１ａ、１ｂを切り替
えたときでも誤り無くアイドルセル以外のＡＴＭセルデ
ータをデータ処理回路８に転送する。

【００３５】実施の形態５．図５はこの発明の実施の形
態５であるＡＴＭセル転送方式を用いたＡＴＭ装置を示
すブロック図である。図５において、１，２はＡＴＭ装
置を構成するデータ処理基板Ａ及びデータ処理基板Ｂで
ある。１０ａ，１０ｂは冗長構成されたクロック分配回
路、１１はデータ処理基板１から出力しデータ処理基板
２に入力するデータ信号、１３ａ，１３ｂは冗長構成さ
れたクロック分配回路１０ａ，１０ｂから出力しデータ
処理基板１，２に入力する分配クロック信号である。ま
た、３，４はデータ処理基板１を構成するデータ処理回
路及び選択回路、１７，５，６，７，８及び９はデータ
処理基板２を構成するクロック抽出回路、セル廃棄回
路、セル保存回路、セル生成回路、データ処理回路及び
選択回路であり、クロック抽出回路１７はデータ信号１
１より抽出クロック信号４０を抽出して出力し、セル廃
棄回路５は規定のアイドルセルを廃棄し、セル保存回路
６はアイドルセル以外のＡＴＭセルを保存し、セル生成
回路７はセルが保存されていないときデータの連続性を
保つためアイドルセルを生成する。３６は分配クロック
信号を選択回路４が選択し、選択後の分配クロック信号
を基準として生成した選択クロック信号、３７は分配ク
ロック信号を選択回路９が選択し、選択後の分配クロッ
ク信号を基準として生成した選択クロック信号である。
セル保存回路６は抽出クロック信号４０及び選択クロッ
ク信号の乱れを吸収する為の十分なバッファ機能を持つ
ものである。

【００３６】次に動作を説明する。データ処理基板１
は、冗長構成されたクロック分配回路１０ａ及び１０ｂ
よりクロック及びフレーム同期信号等の分配クロック信
号１３ａ及び１３ｂを入力する。選択回路４は分配クロ
ック信号を選択し、選択後の分配クロック信号を基準と
して選択クロック信号３６を生成する。データ処理回路
３は上記選択クロック信号３６をタイミングパルスとし
てＡＴＭセルデータを処理し、データ信号１１をデータ
処理基板２に出力する。

【００３７】データ処理基板２は、冗長構成されたクロ
ック分配回路１０ａ及び１０ｂよりクロック及びフレー
ム同期信号等の分配クロック信号１３ａ及び１３ｂを入
力し、選択回路９は分配クロック信号を選択し、選択後
の分配クロック信号を基準として選択クロック信号３７
を生成する。クロック抽出回路１７は入力したデータ信
号１１よりクロック信号を抽出し、抽出クロック信号４
０を出力する。セル廃棄回路５は上記データ信号１１か
ら上記抽出クロック信号４０をタイミングパルスとして
規定のアイドルセルを廃棄し、セル保存回路６はアイド
ルセル以外のＡＴＭセルを保存する。

【００３８】また、上記セル保存回路６は選択クロック
信号３７をタイミングパルスとしてアイドルセル以外の
ＡＴＭセルを読み出し、セル生成回路７はセルが保存さ
れていないときデータの連続性を保つためアイドルセル
を生成する。このとき、セル保存回路６は抽出クロック
信号４０及び選択クロック信号３７の乱れを吸収する為
の十分なバッファを持ち、誤り無くアイドルセル以外の
ＡＴＭセルデータをデータ処理回路８に転送する。

【００３９】実施の形態６．また、上記実施の形態１，
２，３，４，５において、規定のアイドルセルの代わり
に識別可能な特定のセルを処理しても同様の効果が得ら
れる。

【００４０】通常、データ処理基板間のデータ伝送にお
いてはクロック信号の乱れが起き、その乱れが大きい場
合、データを連続的に伝送しているため伝送回路のバッ
ファから溢れる場合があるが、この発明では、アイドル
セルを廃棄することによって、バッファが溢れデータが
損失することを防ぐことができる。図６は送信側の基板
内クロックが受信側の基板内クロックより一時的に早く
なり、各基板のクロックに乱れが生じた場合の動作のタ
イミングチャートを示す。図中、ａは送信側基板のＡＴ
Ｍセルデータ、ｂは送信側基板の基板内クロック、ｃは
受信側基板で受信データよりセル廃棄手段でアイドルセ
ルを廃棄したＡＴＭセルデータ、ｄは受信データと並送
もしくは抽出されたクロック、ｅは受信側基板のセル保
存手段より読み出したＡＴＭセルデータ、ｆは受信側基
板のセル生成手段でアイドルセルを生成したＡＴＭセル
データ、ｇは受信側基板のクロックである。この発明に
よれば、アイドルセルを廃棄、保存、生成する手段を基
板間インターフェースに適用することにより、クロック
選択時等に各基板のクロックに乱れが生じた場合でも、
データが損失することなく、正常に基板間のデータ伝送
が可能となる。

【００４１】

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。

【００４２】請求項１及び請求項２の発明は、クロック
信号をタイミングパルスとして規定のアイドルセルを廃
棄するセル廃棄手段と、アイドルセル以外のＡＴＭセル
を保存するセル保存手段と、セル保存手段に保存された
アイドルセル以外のＡＴＭセルが保存されていないとき
データの連続性を保つためアイドルセルを生成するセル
生成手段とを備えたので、タイミングパルスとしてのク
ロック信号に乱れがあっても、誤り無くアイドルセル以
外のＡＴＭセルデータを転送することができる。

【００４３】請求項３，４，５の発明は、第一及び第二
のセル廃棄手段と、第一及び第二のセル保存手段と、第
一及び第二のセル保存手段にそれぞれ保存されたアイド
ルセル以外のＡＴＭセルを読み出しデータの連続性を保
つためアイドルセルを生成するセル生成手段とを備えた
ので、データ処理基板を切り換えたときでも誤り無く且
つセルが重複したり、損失したりせずにアイドルセル以
外のＡＴＭセルデータを転送することができる。

【００４４】請求項６の発明は、データ処理基板からＡ
ＴＭセルデータのみを入力し、ＡＴＭセルデータ信号か
らクロック信号を抽出するクロック抽出手段を備えたの
で、抽出クロック信号に乱れがあっても誤り無くアイド
ルセル以外のＡＴＭセルデータを転送することができ
る。

【００４５】請求項７の発明は、規定のアイドルセルの
代りに識別可能な特定のセルを処理の対象としたもので
あり、クロック信号等に乱れがあっても、誤り無く識別
可能な特定のセル以外のＡＴＭセルデータを転送するこ
とができる。

【図面の簡単な説明】

【図１】この発明の実施の形態１を示すＡＴＭセル転
送方式を用いたＡＴＭ装置のブロック図である。

【図２】この発明の実施の形態２を示すＡＴＭセル転
送方式を用いたＡＴＭ装置のブロック図である。

【図３】この発明の実施の形態３を示すＡＴＭセル転
送方式を用いたＡＴＭ装置のブロック図である。

【図４】この発明の実施の形態４を示すＡＴＭセル転
送方式を用いたＡＴＭ装置のブロック図である。

【図５】この発明の実施の形態５を示すＡＴＭセル転
送方式を用いたＡＴＭ装置のブロック図である。

【図６】この発明の各基板のクロックに乱れが生じた
場合の動作を示すタイミングチャートである。

【図７】従来の系切り替え方式を示すブロック図であ
る。

【図８】従来のＡＴＭセル転送方式を用いたＡＴＭ装
置を示すブロック図である。

【符号の説明】

１，１ａ，１ｂデータ処理基板Ａ、２データ処理基
板Ｂ、３，３ａ，３ｂデータ処理回路、４，４ａ，４ｂ
選択回路、５，５ａ，５ｂセル廃棄回路、６，６
ａ，６ｂセル保存回路、７セル生成回路、８デー
タ処理回路、９選択回路、１１，１１ａ，１１ｂデー
タ信号、１２、１２ａ，１２ｂクロック信号、１３
ａ，１３ｂ分配クロック信号、１４，１５クロック
生成回路、１６データ選択回路、１７クロック抽出
回路。

Claims

【特許請求の範囲】

【請求項１】ＡＴＭ装置内における基板間のＡＴＭセ
ル転送方式において、データ処理基板からＡＴＭセルデ
ータ信号とデータ信号に同期したクロック信号を入力
し、上記ＡＴＭセルデータ信号から上記クロック信号を
タイミングパルスとして規定のアイドルセルを廃棄する
セル廃棄手段と、アイドルセル以外のＡＴＭセルを保存
するセル保存手段と、冗長構成された分配クロック信号
を入力し、分配クロック信号を選択する選択手段と、選
択された分配クロック信号をタイミングパルスとして上
記セル保存手段に保存されたアイドルセル以外のＡＴＭ
セルが保存されていないときデータの連続性を保つため
アイドルセルを生成するセル生成手段とを備えたことを
特徴とするＡＴＭセル転送方式。
【請求項２】ＡＴＭ装置内における基板間のＡＴＭセ
ル転送方式において、データ処理基板からＡＴＭセルデ
ータ信号とデータ信号に同期したクロック信号を入力
し、上記ＡＴＭセルデータ信号から上記クロック信号を
タイミングパルスとして規定のアイドルセルを廃棄する
セル廃棄手段と、アイドルセル以外のＡＴＭセルを保存
するセル保存手段と、クロック信号を生成するクロック
生成手段と、生成されたクロック信号をタイミングパル
スとして上記セル保存手段に保存されたアイドルセル以
外のＡＴＭセルが保存されていないときデータの連続性
を保つためアイドルセルを生成するセル生成手段とを備
えたことを特徴とするＡＴＭセル転送方式。
【請求項３】ＡＴＭ装置内における基板間のＡＴＭセ
ル転送方式において、冗長構成された第一のデータ処理
基板から第一のＡＴＭセルデータ信号とデータ信号に同
期した第一のクロック信号を入力し、上記第一のＡＴＭ
セルデータ信号から上記第一のクロック信号をタイミン
グパルスとして規定のアイドルセルを廃棄する第一のセ
ル廃棄手段と、アイドルセル以外のＡＴＭセルを保存す
る第一のセル保存手段と、第二のデータ処理基板から第
二のＡＴＭセルデータ信号とデータ信号に同期した第二
のクロック信号を入力し、上記第二のＡＴＭセルデータ
信号から上記第二のクロック信号をタイミングパルスと
して規定のアイドルセルを廃棄する第二のセル廃棄手段
と、アイドルセル以外のＡＴＭセルを保存する第二のセ
ル保存手段と、冗長構成された分配クロック信号を入力
し、分配クロック信号を選択する選択手段と、選択され
た分配クロック信号をタイミングパルスとして上記第一
のセル保存手段に保存されたアイドルセル以外のＡＴＭ
セルと上記第二のセル保存手段に保存されたアイドルセ
ル以外のＡＴＭセルを読み出し選択するデータ選択手段
とデータの連続性を保つためアイドルセルを生成するセ
ル生成手段とを備えたことを特徴とするＡＴＭセル転送
方式。
【請求項４】セル保存手段は、セル廃棄手段が廃棄し
たアイドルセルの周期をタイミングパルスとしてアイド
ルセル以外のＡＴＭセルを保存し、保存されたアイドル
セル以外のＡＴＭセルデータを選択された分配クロック
信号をタイミングパルスとして周期的に読み出すことを
特徴とする請求項３記載のＡＴＭセル転送方式。
【請求項５】ＡＴＭ装置内における基板間のＡＴＭセ
ル転送方式において、冗長構成された第一のデータ処理
基板から第一のＡＴＭセルデータ信号とデータ信号に同
期した第一のクロック信号を入力し、上記第一のＡＴＭ
セルデータ信号から上記第一のクロック信号をタイミン
グパルスとして規定のアイドルセルを廃棄する第一のセ
ル廃棄手段と、アイドルセル以外のＡＴＭセルを保存す
る第一のセル保存手段と、第二のデータ処理基板から第
二のＡＴＭセルデータ信号とデータ信号に同期した第二
のクロック信号を入力し、上記第二のＡＴＭセルデータ
信号から上記第二のクロック信号をタイミングパルスと
して規定のアイドルセルを廃棄する第二のセル廃棄手段
と、アイドルセル以外のＡＴＭセルを保存する第二のセ
ル保存手段と、クロック信号を生成するクロック生成手
段と、生成されたクロック信号をタイミングパルスとし
て上記第一のセル保存手段に保存されたアイドルセル以
外のＡＴＭセルと上記第二のセル保存手段に保存された
アイドルセル以外のＡＴＭセルを読み出し選択するデー
タ選択手段とデータの連続性を保つためアイドルセルを
生成するセル生成手段とを備えたことを特徴とするＡＴ
Ｍセル転送方式。
【請求項６】データ処理基板からＡＴＭセルデータ信
号のみを入力し、上記ＡＴＭセルデータ信号からクロッ
ク信号を抽出するクロック抽出手段を備えたことを特徴
とする請求項１〜請求項５のいずれかに記載のＡＴＭセ
ル転送方式。
【請求項７】セル廃棄手段、セル保存手段、セル生成
手段は識別可能な特定のセルを処理することを特徴とす
る請求項１〜請求項６のいずれかに記載のＡＴＭセル転
送方式。