JPH10241941A - 積層型チップインダクタ - Google Patents

積層型チップインダクタ

Info

Publication number
JPH10241941A
JPH10241941A JP3915097A JP3915097A JPH10241941A JP H10241941 A JPH10241941 A JP H10241941A JP 3915097 A JP3915097 A JP 3915097A JP 3915097 A JP3915097 A JP 3915097A JP H10241941 A JPH10241941 A JP H10241941A
Authority
JP
Japan
Prior art keywords
ceramic laminate
face
peripheral side
coil
chip inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3915097A
Other languages
English (en)
Other versions
JP3731275B2 (ja
Inventor
Hiroyuki Takeuchi
宏幸 竹内
Motoi Nishii
基 西井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP03915097A priority Critical patent/JP3731275B2/ja
Publication of JPH10241941A publication Critical patent/JPH10241941A/ja
Application granted granted Critical
Publication of JP3731275B2 publication Critical patent/JP3731275B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Coils Of Transformers For General Uses (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】引出導体と外部電極との導通部の面積を広くし
て、電気的接続の信頼性が高い積層型チップインダクタ
を提供することにある。 【解決手段】積層型チップインダクタは、セラミック積
層体と、このセラミック積層体の内部に形成されたコイ
ル状内部導体と、前記セラミック積層体の端面及びこの
端面から延在して端面近傍のセラミック積層体の周側面
に形成された外部電極と、を備えており、前記コイル状
内部導体は、このコイル状内部導体の各端部が前記周側
面の複数側面に露出されており、この端部を介して前記
外部電極に導通されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、積層型チップイン
ダクタに関するものである。
【0002】
【従来の技術】従来のこの種の積層型チップインダクタ
は、例えば、図7、図8に示すように構成されている。
なお、矢印Xはグリーンシートの積層方向を示す。積層
型チップインダクタ1は、図7に示すように、セラミッ
ク積層体2の内部にコイル状に巻回されたコイル状内部
導体3を備え、コイル状内部導体3の各端部である引出
導体4、5に導通するように、外部電極6、7がセラミ
ック積層体2の端面及び端面から延在した端面近傍のセ
ラミック積層体2の周側面に形成されている。
【0003】セラミック積層体2は、図8に示すよう
に、磁性体セラミックのグリーンシート10、10、1
0、11〜20、21、21、21を下から順に積層、
圧着し、焼結することにより得られる。
【0004】グリーンシート10、21は内部導体が形
成されていないダミーのグリーンシートである。グリー
ンシート11〜20は1ターン未満の内部導体24〜3
3がそれぞれの表面に形成される。さらにグリーンシー
ト12〜20には内部導体25〜33の一端にバイアホ
ールが設けられており、グリーンシート11〜20を積
層した際に、内部導体24〜33がバイアホールを介し
て順に導通されてコイル状内部導体3を構成する。グリ
ーンシート11、20に形成された内部導体24、33
の一端には、グリーンシート11、20の一つの側面に
露出するようにコイル状内部導体3の引出導体4、5を
備える。
【0005】上述したセラミック積層体2の端面および
端面近傍に外部電極6、7を形成し、外部電極6、7が
コイル状内部導体3の引出導体4、5に導通することに
よって、積層型チップインダクタ1を得る。かかる構成
の積層型チップインダクタ1では、セラミック積層体2
の周側面の一面に露出された引出導体4、5と外部電極
6、7とが導通している。
【0006】
【発明が解決しようとする課題】しかしながら、引出導
体4、5は、その導体の厚みが薄く且つセラミック積層
体2の周側面の一面に露出しているだけであり、この露
出部つまり導通部の面積が小さいため、セラミック積層
体2を焼成する際に、引出導体4、5の露出部の一部が
飛散し、コイル状内部導体3と外部電極6、7との導通
が遮断され、導通に関する信頼性が低いという問題点を
有していた。
【0007】また、積層型チップインダクタ1を搭載し
た回路基板が撓むなど変形すると積層型チップインダク
タ1に内部応力が発生する。この内部応力が積層型チッ
プインダクタ1の引出導体4、5と外部電極6、7との
導通部を離す方向に働いた場合、導通部が断線するとい
う問題点があった。
【0008】本発明の目的は、上述の問題点を解消すべ
くなされたもので、コイル状内部導体の引出導体と外部
電極との導通部の導通面積を大きくして、電気的接続の
信頼性が高い積層型チップインダクタを提供することに
ある。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明の積層型チップインダクタにおいては、セラ
ミック積層体と、このセラミック積層体の内部に形成さ
れたコイル状内部導体と、前記セラミック積層体の端面
及びこの端面から延在して端面近傍のセラミック積層体
の周側面に形成された外部電極と、を備えており、前記
コイル状内部導体は、このコイル状内部導体の各端部が
前記周側面の複数側面に露出されており、この端部を介
して前記外部電極に導通されている。
【0010】そして、前記コイル状内部導体は前記セラ
ミック積層体の積層面に形成されている。さらに、前記
コイル状内部導体の各端部は前記セラミック積層体の複
数層の積層面に形成されていることが好ましい。また、
前記外部電極は前記セラミック積層体の積層方向と略直
交する端面及びこの端面近傍の周側面に形成されてい
る。
【0011】これにより、コイル状内部導体の厚みが薄
くてもコイル状内部導体の各端部がセラミック積層体の
周側面に露出する面積を広くすることができ、コイル状
内部導体の各端部と外部電極との導通面積を広くするこ
とができるものである。
【0012】
【発明の実施の形態】本発明による一つの実施の形態に
ついて、図1、図2および図3にもとづいて詳細に説明
する。但し、図2と図8を比較すれば理解できるよう
に、グリーンシート48、49に形成した引出導体4
4、45が引出導体4、5と異なるものであり、前述の
従来例と同一部分については、同一の符号を付し、詳細
な説明を省略する。
【0013】積層型チップインダクタ41は、図1に示
すように、セラミック積層体42の内部にコイル状内部
導体43を備え、コイル状内部導体43の各端部である
引出導体44、45に導通するように、外部電極46、
47がセラミック積層体42の端面及び端面から延在し
た端面近傍のセラミック積層体42の周側面に形成され
ている。
【0014】セラミック積層体42は、図2に示すよう
に、磁性体などの絶縁性セラミックのグリーンシート1
0、10、10、48、12〜19、49、21、2
1、21を下から順に積層、圧着し、焼結することによ
り得られる。
【0015】グリーンシート48、49は引出導体4
4、45がそれぞれの表面全体に形成されると共に、グ
リーンシート49にはグリーンシート19に形成された
内部導体32の一端と導通するように、所定の位置にバ
イアホールが設けられる。引出導体44、45は、グリ
ーンシート48、12〜19、49を積層した際に、内
部導体25〜32が一体になって構成されるコイル状内
部導体43の各端部になるものであり、セラミック積層
体42の周側面全てに露出する。
【0016】上述したセラミック積層体42の端面およ
び端面近傍の周側面に外部電極46、47を形成し、外
部電極46、47をコイル状内部導体43の引出導体4
4、45に導通することによって、図3に示すように、
積層型チップインダクタ41を得る。かかる構成の積層
型チップインダクタ41は、引出導体44、45と外部
電極46、47とはセラミック積層体42の周側面全体
で導通する。
【0017】本発明による他の実施の形態について、図
4、図5にもとづいて詳細に説明する。但し、図5と図
2を比較すれば理解できるように、ダミーのグリーンシ
ート10、21に代って引出導体を形成したグリーンシ
ート49、50の枚数が多くなるものであり、前述の一
つの実施の形態と同一部分については、同一の符号を付
し、詳細な説明を省略する。
【0018】積層型チップインダクタ51は、図4に示
すように、セラミック積層体52の内部にコイル状内部
導体53を備え、コイル状内部導体53の複数の引出導
体44、45に導通するように、セラミック積層体52
の端面及び端面近傍に外部電極56、57が形成されて
いる。
【0019】セラミック積層体52は、図5に示すよう
に、セラミックのグリーンシート10、48、50、5
0、12〜19、49、49、49、21を下から順に
積層、圧着し、焼結することにより得られる。
【0020】グリーンシート50は引出導体44が表面
全体に形成されると共に、グリーンシート48に形成さ
れた引出導体44と導通するように、バイアホールが設
けられる。引出導体44、45は、グリーンシート4
8、50、50、12〜19、49、49、49を積層
した際に、内部導体25〜32が一体になって構成され
るコイル状内部導体53の各端部になるものであり、セ
ラミック積層体52の周側面全てに且つ複数層に露出す
る。
【0021】上述したセラミック積層体52の端面およ
び端面近傍の周側面に外部電極56、57を形成し、外
部電極56、57をコイル状内部導体53の引出導体4
4、45に導通することによって、積層型チップインダ
クタ51を得る。
【0022】かかる構成の積層型チップインダクタ51
は、引出導体44、45がセラミック積層体52の複数
層の周側面全てに露出しており、引出導体44、45と
外部電極56、57とがセラミック積層体52の複数層
で且つ周側面全体で導通する。
【0023】なお、グリーンシートに形成される引出導
体は、上述の実施の形態に限定されるものでなく、図6
(a)〜(d)に示すような種々の形状の引出導体を適
宜用いることができる。
【0024】図6(a)に示すグリーンシート71は、
その表面にコイル状内部導体と導通する導出部72と、
グリーンシート71の周側面全てに露出するように周側
面近傍に引出導体73とが形成されたものである。
【0025】図6(b)に示すグリーンシート74は、
その表面にコイル状内部導体と導通する導出部75と、
グリーンシート74の4か所の周側面の略全てに露出す
るように周側面近傍に引出導体76とが形成されたもの
である。
【0026】図6(c)に示すグリーンシート77は、
グリーンシート74と異なる形状の導出部78と、グリ
ーンシート77の4か所の周側面の略全てに露出するよ
うに周側面近傍に引出導体79とが形成されたものであ
る。
【0027】図6(d)に示すグリーンシート80は、
その表面にコイル状内部導体と導通する導出部81と、
グリーンシート80の2か所の周側面の側面に露出する
ように周側面近傍に引出導体82とが形成されたもので
ある。
【0028】
【発明の効果】以上述べたように、本発明による積層型
チップインダクタは、コイル状内部導体の各引出導体が
セラミック積層体の周側面の複数箇所、更には複数層に
跨がって露出して外部電極と導通するために、導通面積
が広くなり、コイル状内部導体の各端部と外部電極との
電気的接続の信頼性を高くすることができる。
【図面の簡単な説明】
【図1】本発明に係る一つの実施の形態の積層型チップ
インダクタの断面図である。
【図2】図1の積層型チップインダクタの積層前の斜視
図である。
【図3】図1の積層型チップインダクタの斜視図であ
る。
【図4】本発明に係る他の実施の形態の積層型チップイ
ンダクタの断面図である。
【図5】図4の積層型チップインダクタの積層前の斜視
図である。
【図6】その他の引出導体の変形例を示す正面図であ
る。
【図7】従来の積層型チップインダクタの断面図であ
る。
【図8】従来の積層型チップインダクタの積層前の斜視
図である。
【符号の説明】
41 積層型チップインダクタ 42 セラミック積層体 43 コイル状内部導体 44、45 引出導体 46、47 外部電極 X 積層方向

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 セラミック積層体と、このセラミック積
    層体の内部に形成されたコイル状内部導体と、前記セラ
    ミック積層体の端面及びこの端面から延在して端面近傍
    のセラミック積層体の周側面に形成された外部電極と、
    を備えており、 前記コイル状内部導体は、このコイル状内部導体の各端
    部が前記周側面の複数側面に露出されており、この端部
    を介して前記外部電極に導通されていることを特徴とす
    る積層型チップインダクタ。
  2. 【請求項2】 前記コイル状内部導体は前記セラミック
    積層体の積層面に形成されていることを特徴とする請求
    項1に記載の積層型チップインダクタ。
  3. 【請求項3】 前記コイル状内部導体の各端部は前記セ
    ラミック積層体の複数層の積層面に形成されていること
    を特徴とする請求項1又は2に記載の積層型チップイン
    ダクタ。
  4. 【請求項4】 前記外部電極は前記セラミック積層体の
    積層方向と略直交する端面及びこの端面近傍の周側面に
    形成されていることを特徴とする請求項1〜3のいずれ
    かに記載の積層型チップインダクタ。
JP03915097A 1997-02-24 1997-02-24 積層型チップインダクタ Expired - Lifetime JP3731275B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03915097A JP3731275B2 (ja) 1997-02-24 1997-02-24 積層型チップインダクタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03915097A JP3731275B2 (ja) 1997-02-24 1997-02-24 積層型チップインダクタ

Publications (2)

Publication Number Publication Date
JPH10241941A true JPH10241941A (ja) 1998-09-11
JP3731275B2 JP3731275B2 (ja) 2006-01-05

Family

ID=12545092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03915097A Expired - Lifetime JP3731275B2 (ja) 1997-02-24 1997-02-24 積層型チップインダクタ

Country Status (1)

Country Link
JP (1) JP3731275B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041320A (ja) * 2004-07-29 2006-02-09 Kyocera Corp 積層型インダクタ
CN1305081C (zh) * 2000-11-09 2007-03-14 株式会社村田制作所 叠层陶瓷电子元件的制造方法和叠层陶瓷电子元件
JP2016048714A (ja) * 2014-08-27 2016-04-07 Tdk株式会社 積層コイル部品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1305081C (zh) * 2000-11-09 2007-03-14 株式会社村田制作所 叠层陶瓷电子元件的制造方法和叠层陶瓷电子元件
JP2006041320A (ja) * 2004-07-29 2006-02-09 Kyocera Corp 積層型インダクタ
JP2016048714A (ja) * 2014-08-27 2016-04-07 Tdk株式会社 積層コイル部品

Also Published As

Publication number Publication date
JP3731275B2 (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
JP4187184B2 (ja) 電子部品
JP3039538B1 (ja) 積層型インダクタ
US6522230B2 (en) Chip-type common mode choke coil
US6483414B2 (en) Method of manufacturing multilayer-type chip inductors
US6956455B2 (en) Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component
JP2004128506A (ja) 積層型コイル部品及びその製造方法
JP7371327B2 (ja) 積層コイル部品
JP2842382B2 (ja) 積層型圧電トランスおよびその製造方法
JPH0582350A (ja) トランス
CN113363062B (zh) 层叠线圈零件
JPH1197244A (ja) 積層型インダクタ
JP2976971B1 (ja) 同相型インダクタ
JP2958523B1 (ja) 積層型コモンモードチョークコイル
JPH1032129A (ja) 薄型コイル部品とその製造方法
JPH03219605A (ja) 積層型インダクタンス素子
JP3731275B2 (ja) 積層型チップインダクタ
JP3731284B2 (ja) 積層型チップインダクタ
JPH038311A (ja) 積層型トランス
JPH07163146A (ja) Dc−dcコンバータ
JPH066494Y2 (ja) プリントコイルトランス
JPH11162737A (ja) 積層チップ電子部品
JPH07176430A (ja) 積層インダクタとその製造方法
JPH05315153A (ja) 積層型コイル
JPS5976455A (ja) 混成集積回路
JP2003197430A (ja) 積層型シートコイル、トランス

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051003

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091021

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20171021

Year of fee payment: 12

EXPY Cancellation because of completion of term