JPH10242484A - クランプ素子 - Google Patents
クランプ素子Info
- Publication number
- JPH10242484A JPH10242484A JP9039147A JP3914797A JPH10242484A JP H10242484 A JPH10242484 A JP H10242484A JP 9039147 A JP9039147 A JP 9039147A JP 3914797 A JP3914797 A JP 3914797A JP H10242484 A JPH10242484 A JP H10242484A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- oxide film
- field
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 11
- 230000002159 abnormal effect Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 低電圧時にはシンク電流を抑え、クランプし
たい電圧では大電流を流すことができるような１つの素
子で２つのクランプ特性を有するクランプ素子を提供す
る。 【解決手段】 Ｐ- 型基板のフィールドトランジスタの
ドレインとなるＮ+ 領域１１の周囲にリング状の拡散層
１２を形成し、その周囲にフィールド酸化膜１３を形成
し、その周囲にソースとなる拡散層１５を形成し、フィ
ールド酸化膜１３の上にゲートとなるポリシリコン１６
を形成してフィールドトランジスタが構成される。拡散
層１２とフィールド酸化膜１３との間にはＮ+ −Ｐ+ チ
ャネルストッパの接合が形成され、この部分がツェナダ
イオードとしての機能を果たす。
たい電圧では大電流を流すことができるような１つの素
子で２つのクランプ特性を有するクランプ素子を提供す
る。 【解決手段】 Ｐ- 型基板のフィールドトランジスタの
ドレインとなるＮ+ 領域１１の周囲にリング状の拡散層
１２を形成し、その周囲にフィールド酸化膜１３を形成
し、その周囲にソースとなる拡散層１５を形成し、フィ
ールド酸化膜１３の上にゲートとなるポリシリコン１６
を形成してフィールドトランジスタが構成される。拡散
層１２とフィールド酸化膜１３との間にはＮ+ −Ｐ+ チ
ャネルストッパの接合が形成され、この部分がツェナダ
イオードとしての機能を果たす。
Description
【０００１】
【発明の属する技術分野】この発明はクランプ素子に関
し、特に、入力回路に過大電圧が印加されたとき、その
電圧をクランプするようなクランプ素子に関する。
し、特に、入力回路に過大電圧が印加されたとき、その
電圧をクランプするようなクランプ素子に関する。
【０００２】
【従来の技術】図５は従来の半導体記憶装置の入力回路
の一例を示す回路図である。図５において、入力パッド
１は抵抗２を介して入力回路３に接続されるが、入力パ
ッド１と接地間にはトランジスタ４またはダイオード５
またはトランジスタ４とダイオード５とを組合せたクラ
ンプ回路が挿入されている。このクランプ回路は、入力
パッドに高電圧が印加されたときに、入力回路３が破壊
されないように高電圧をクランプするためのものであ
る。
の一例を示す回路図である。図５において、入力パッド
１は抵抗２を介して入力回路３に接続されるが、入力パ
ッド１と接地間にはトランジスタ４またはダイオード５
またはトランジスタ４とダイオード５とを組合せたクラ
ンプ回路が挿入されている。このクランプ回路は、入力
パッドに高電圧が印加されたときに、入力回路３が破壊
されないように高電圧をクランプするためのものであ
る。
【０００３】図６は図５に示したトランジスタ４とダイ
オード５の構造を示す断面図である。図５に示したトラ
ンジスタ４としては、図６（ａ）に示すようなフィール
ドトランジスタが用いられる。このフィールドトランジ
スタはインプラなどによる拡散層４１，４２をソース／
ドレインとし、ポリシリコンまたはアルミ４３をゲート
とするものである。
オード５の構造を示す断面図である。図５に示したトラ
ンジスタ４としては、図６（ａ）に示すようなフィール
ドトランジスタが用いられる。このフィールドトランジ
スタはインプラなどによる拡散層４１，４２をソース／
ドレインとし、ポリシリコンまたはアルミ４３をゲート
とするものである。
【０００４】また、図５に示したダイオード５として
は、図６（ｂ）に示すようなＰ領域５１とＮ領域５２を
縦方向に接合させたＰＮ接合が用いられる。
は、図６（ｂ）に示すようなＰ領域５１とＮ領域５２を
縦方向に接合させたＰＮ接合が用いられる。
【０００５】図７は図６（ａ）に示したフィールドトラ
ンジスタの電圧−電流特性を模式的に示す図である。フ
ィールドトランジスタは電圧がしきい値電圧Ｖｔを超え
ると急激に電流が流れ出すので、図５に示すようにクラ
ンプトランジスタとして用いることにより入力電圧をク
ランプできる。
ンジスタの電圧−電流特性を模式的に示す図である。フ
ィールドトランジスタは電圧がしきい値電圧Ｖｔを超え
ると急激に電流が流れ出すので、図５に示すようにクラ
ンプトランジスタとして用いることにより入力電圧をク
ランプできる。
【０００６】
【発明が解決しようとする課題】しかしながら、入力回
路に図５に示すようなトランジスタおよびダイオード５
またはそのいずれか一方を接続した場合、製造のばらつ
きによる影響でクランプ電圧のばらつきが大きい。すな
わちダイオード５は負の電圧が印加されたときのクラン
プ用としてのみ用いられている。このため、その逆方向
耐圧とフィールドトランジスタ４のしきい値電圧Ｖｔと
は大きく異なっており、正の高電圧が印加されたときの
クランプ電圧はトランジスタ４のしきい値電圧Ｖｔのみ
に依存するようになっていたので、ばらつきも大きかっ
た。しかも、トランジスタ４またはダイオード５のいず
れか一方を用いる場合は、その一方の特性しか利用でき
ないので、異常な高電圧印加に対する内部回路３の保護
が十分ではなかった。さらに、トランジスタ４とダイオ
ード５とを用いて両方の特性を利用する場合、図６に示
すような２つの構造の素子をそれぞれ配置しなければな
らないので、保護特性は改善されるものの、面積が大き
くなってしまうという欠点がある。
路に図５に示すようなトランジスタおよびダイオード５
またはそのいずれか一方を接続した場合、製造のばらつ
きによる影響でクランプ電圧のばらつきが大きい。すな
わちダイオード５は負の電圧が印加されたときのクラン
プ用としてのみ用いられている。このため、その逆方向
耐圧とフィールドトランジスタ４のしきい値電圧Ｖｔと
は大きく異なっており、正の高電圧が印加されたときの
クランプ電圧はトランジスタ４のしきい値電圧Ｖｔのみ
に依存するようになっていたので、ばらつきも大きかっ
た。しかも、トランジスタ４またはダイオード５のいず
れか一方を用いる場合は、その一方の特性しか利用でき
ないので、異常な高電圧印加に対する内部回路３の保護
が十分ではなかった。さらに、トランジスタ４とダイオ
ード５とを用いて両方の特性を利用する場合、図６に示
すような２つの構造の素子をそれぞれ配置しなければな
らないので、保護特性は改善されるものの、面積が大き
くなってしまうという欠点がある。
【０００７】それゆえに、この発明の主たる目的は、低
電圧時にはシンク電流を抑え、クランプしたい電圧では
大電流を流すことができるような１つの素子で２つのク
ランプ特性を有するクランプ素子を提供することであ
る。
電圧時にはシンク電流を抑え、クランプしたい電圧では
大電流を流すことができるような１つの素子で２つのク
ランプ特性を有するクランプ素子を提供することであ
る。
【０００８】
【課題を解決するための手段】請求項１に係る発明は、
フィールドトランジスタとツェナダイオードの機能を有
するクランプ素子であって、フィールドトランジスタの
第１の電極と第２の電極との間に並列にＰＮ接合を設け
て構成される。
フィールドトランジスタとツェナダイオードの機能を有
するクランプ素子であって、フィールドトランジスタの
第１の電極と第２の電極との間に並列にＰＮ接合を設け
て構成される。
【０００９】請求項２に係る発明では、請求項１の第１
および第２の電極は半導体基板上に形成された拡散層で
あって、これらの第１および第２の電極の間にはフィー
ルド酸化膜が形成されていて、第１の電極とフィールド
酸化膜との間にＰＮ接合が形成される。
および第２の電極は半導体基板上に形成された拡散層で
あって、これらの第１および第２の電極の間にはフィー
ルド酸化膜が形成されていて、第１の電極とフィールド
酸化膜との間にＰＮ接合が形成される。
【００１０】
【発明の実施の形態】図１はこの発明の一実施形態のク
ランプ素子を示す図であり、特に、（ａ）は平面図を示
し、（ｂ）は（ａ）のｂ−ｂに沿う断面図である。
ランプ素子を示す図であり、特に、（ａ）は平面図を示
し、（ｂ）は（ａ）のｂ−ｂに沿う断面図である。
【００１１】図１において、Ｐ- 型基板の中央部には、
フィールドトランジスタのドレインとなるＮ+ 領域１１
が８角形（略円形）に形成され、このＮ+ 領域１１の周
囲にはＰ+ 型の拡散層拡散層１２がリング状に形成され
る。この拡散層１２はセルフアラインでない拡散あるい
はソース／ドレインの横広がりが使われる。拡散層１２
の周囲にはフィールド酸化膜１３がリング状に形成され
る。なお、フィールド酸化膜１３の下側のＰ- 基板には
Ｐ+ のチャネルストッパ１４が形成されている。
フィールドトランジスタのドレインとなるＮ+ 領域１１
が８角形（略円形）に形成され、このＮ+ 領域１１の周
囲にはＰ+ 型の拡散層拡散層１２がリング状に形成され
る。この拡散層１２はセルフアラインでない拡散あるい
はソース／ドレインの横広がりが使われる。拡散層１２
の周囲にはフィールド酸化膜１３がリング状に形成され
る。なお、フィールド酸化膜１３の下側のＰ- 基板には
Ｐ+ のチャネルストッパ１４が形成されている。
【００１２】さらに、フィールド酸化膜１３の周囲には
フィールドトランジスタのソースとなるＮ+ の拡散層１
５がリング状に形成される。フィールド酸化膜１３の上
にはフィールドトランジスタのゲートとなるポリシリコ
ン１６が形成される。拡散層１２とフィールド酸化膜１
３との間にはＮ+ −Ｐ+ チャネルストッパの接合（以
下、ＰＮ接合と称する）が形成されてこのＰＮ接合がツ
ェナダイオードとしての機能を果たす。すなわち、図１
に示した実施形態では、１つの半導体素子でＭＯＳのフ
ィールドトランジスタとＰＮ接合の２つの機能を持たせ
ることができる。
フィールドトランジスタのソースとなるＮ+ の拡散層１
５がリング状に形成される。フィールド酸化膜１３の上
にはフィールドトランジスタのゲートとなるポリシリコ
ン１６が形成される。拡散層１２とフィールド酸化膜１
３との間にはＮ+ −Ｐ+ チャネルストッパの接合（以
下、ＰＮ接合と称する）が形成されてこのＰＮ接合がツ
ェナダイオードとしての機能を果たす。すなわち、図１
に示した実施形態では、１つの半導体素子でＭＯＳのフ
ィールドトランジスタとＰＮ接合の２つの機能を持たせ
ることができる。
【００１３】しかも、中央の拡散層１１の周囲にリング
状となるように拡散層１２やフィールド酸化膜１３など
を形成するようにしたので、角の部分を少なくでき、耐
圧を高めることができるという利点がある。
状となるように拡散層１２やフィールド酸化膜１３など
を形成するようにしたので、角の部分を少なくでき、耐
圧を高めることができるという利点がある。
【００１４】図２は図１で示したクランプ素子の等価回
路図である。図１に示したクランプ素子は、図２に示す
ように、入力パッド１と接地間にフィールドトランジス
タ２１とＰＮ接合によるツェナダイオード２２とを並列
接続したものとみなすことができる。このような構成に
より、通常の入力電圧がパッド１に印加されているとき
には、各クランプ素子に電流は流れず、しきい値電圧Ｖ
ｔより高い電圧ではフィールドトランジスタが導通し、
ツェナ電圧Ｖｚよりも高い電圧ではフィールドトランジ
スタ２１とともにツェナダイオード２２が導通する。ま
た、基準電圧よりもツェナダイオード２２の順方向電圧
以上低い電圧が印加されたときには、ツェナダイオード
２２の順方向に電流が流れる。このようにして、異常な
高電圧または負電圧が内部回路３に印加されないように
なっている。
路図である。図１に示したクランプ素子は、図２に示す
ように、入力パッド１と接地間にフィールドトランジス
タ２１とＰＮ接合によるツェナダイオード２２とを並列
接続したものとみなすことができる。このような構成に
より、通常の入力電圧がパッド１に印加されているとき
には、各クランプ素子に電流は流れず、しきい値電圧Ｖ
ｔより高い電圧ではフィールドトランジスタが導通し、
ツェナ電圧Ｖｚよりも高い電圧ではフィールドトランジ
スタ２１とともにツェナダイオード２２が導通する。ま
た、基準電圧よりもツェナダイオード２２の順方向電圧
以上低い電圧が印加されたときには、ツェナダイオード
２２の順方向に電流が流れる。このようにして、異常な
高電圧または負電圧が内部回路３に印加されないように
なっている。
【００１５】図３は図１に示したクランプ素子の模式的
な特性を示す図である。図３に示すように、図１に示し
たクランプ素子は、ａの区間において電圧がフィールド
トランジスタのしきい値電圧Ｖｔになるまではほとんど
電流が流れず、しきい値電圧Ｖｔを越えると電流を多く
流す。そして、ｂの区間においては、ＰＮ接合はブレー
クダウンするツェナ電圧を越えると、さらに大電流を流
す。なお、この実施形態でのしきい値電圧Ｖｔは２．０
〜２．８Ｖ，ツェナ電圧Ｖｚは２３〜２４Ｖであり、ツ
ェナ電圧Ｖｚは拡散層の濃度によりある程度調整できる
ようになっている。
な特性を示す図である。図３に示すように、図１に示し
たクランプ素子は、ａの区間において電圧がフィールド
トランジスタのしきい値電圧Ｖｔになるまではほとんど
電流が流れず、しきい値電圧Ｖｔを越えると電流を多く
流す。そして、ｂの区間においては、ＰＮ接合はブレー
クダウンするツェナ電圧を越えると、さらに大電流を流
す。なお、この実施形態でのしきい値電圧Ｖｔは２．０
〜２．８Ｖ，ツェナ電圧Ｖｚは２３〜２４Ｖであり、ツ
ェナ電圧Ｖｚは拡散層の濃度によりある程度調整できる
ようになっている。
【００１６】このように、この発明の一実施形態のクラ
ンプ素子は、２つの特性を有しており、しきい値電圧Ｖ
ｔよりもばらつきの少ないツェナ電圧Ｖｚで入力された
高電圧をクランプするようになり、クランプする電圧の
ばらつきを従来に比べて少なくできる。
ンプ素子は、２つの特性を有しており、しきい値電圧Ｖ
ｔよりもばらつきの少ないツェナ電圧Ｖｚで入力された
高電圧をクランプするようになり、クランプする電圧の
ばらつきを従来に比べて少なくできる。
【００１７】図４はこの発明の一実施形態のクランプ素
子を用いてクランプした例を示す電圧波形図である。こ
の図４に示した例では、パッドに印加された高電圧がし
きい値電圧Ｖｔになったとき、フィールドトランジスタ
が導通し始め、電圧がツェナ電圧Ｖｚになったときにツ
ェナダイオードが導通することにより、２段階の電流値
でパッド１に印加された電圧をクランプするようにして
いる。
子を用いてクランプした例を示す電圧波形図である。こ
の図４に示した例では、パッドに印加された高電圧がし
きい値電圧Ｖｔになったとき、フィールドトランジスタ
が導通し始め、電圧がツェナ電圧Ｖｚになったときにツ
ェナダイオードが導通することにより、２段階の電流値
でパッド１に印加された電圧をクランプするようにして
いる。
【００１８】なお、この実施の形態のクランプ素子は８
角形の場合を示したが、他の多角形や円形や楕円形であ
ってもよい。また、その配置場所は、各パッドの近傍は
もちろんのこと、内部回路の保護用としてＩＣの中心部
に設置してもよい。
角形の場合を示したが、他の多角形や円形や楕円形であ
ってもよい。また、その配置場所は、各パッドの近傍は
もちろんのこと、内部回路の保護用としてＩＣの中心部
に設置してもよい。
【００１９】
【発明の効果】以上のように、この発明によれば、フィ
ールドトランジスタの第１の電極と第２の電極との間に
並列にＰＮ接合を設けるようにしたので、低電圧時には
シンク電流を抑えながら異常電圧をクランプし、高電圧
時には大電流で異常電圧をクランプすることができると
ともに、一方の特性がばらついても他の特性でクランプ
電圧を設定することにより、クランプ電圧のばらつきを
従来に比べて抑えることができる。
ールドトランジスタの第１の電極と第２の電極との間に
並列にＰＮ接合を設けるようにしたので、低電圧時には
シンク電流を抑えながら異常電圧をクランプし、高電圧
時には大電流で異常電圧をクランプすることができると
ともに、一方の特性がばらついても他の特性でクランプ
電圧を設定することにより、クランプ電圧のばらつきを
従来に比べて抑えることができる。
【図１】この発明の一実施形態のクランプ素子を示す図
である。
である。
【図２】この発明の一実施形態のクランプ素子の等価回
路図である。
路図である。
【図３】この発明の一実施形態のクランプ素子の特性図
である。
である。
【図４】この発明の一実施形態のクランプ素子を用いて
クランプした電圧波形を示す図である。
クランプした電圧波形を示す図である。
【図５】従来の半導体記憶装置の入力回路を示す図であ
る。
る。
【図６】図５に示したトランジスタとダイオードの構造
を示す断面図てある。
を示す断面図てある。
【図７】図６に示したフィールドトランジスタの電圧−
電流特性を示す図である。
電流特性を示す図である。
１１ Ｎ+ 拡散層（ドレイン領域） １２ Ｐ+ 拡散層 １３ フィールド酸化膜 １４ Ｐ+ のチャネルストッパ １５ Ｎ+ 拡散層（ソース領域） １６ ポリシリコン ２１ フィールドトランジスタ ２２ ＰＮ接合（ツェナダイオード）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 29/866
Claims (2)
- 【請求項１】 フィールドトランジスタとツェナダイオ
ードの機能を備えたクランプ素子であって、 前記フィールドトランジスタの第１の電極と第２の電極
との間に直列にＰＮ接合を設けたことを特徴とする、ク
ランプ素子。 - 【請求項２】 前記第１および第２の電極は半導体基板
上に形成された拡散層であって、 前記第１および第２の電極の間にはフィールド酸化膜が
形成されていて、 前記第１の電極と前記フィールド酸化膜との間に前記Ｐ
Ｎ接合が形成されることを特徴とする、請求項１のクラ
ンプ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03914797A JP4033513B2 (ja) | 1997-02-24 | 1997-02-24 | クランプ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03914797A JP4033513B2 (ja) | 1997-02-24 | 1997-02-24 | クランプ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10242484A true JPH10242484A (ja) | 1998-09-11 |
| JP4033513B2 JP4033513B2 (ja) | 2008-01-16 |
Family
ID=12545004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03914797A Expired - Fee Related JP4033513B2 (ja) | 1997-02-24 | 1997-02-24 | クランプ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4033513B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101059562B1 (ko) * | 2004-02-20 | 2011-08-26 | 삼성전자주식회사 | 민감도가 향상된 바이오 ｆｅｔ |
| JP2013222854A (ja) * | 2012-04-17 | 2013-10-28 | Seiko Instruments Inc | 半導体装置 |
-
1997
- 1997-02-24 JP JP03914797A patent/JP4033513B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101059562B1 (ko) * | 2004-02-20 | 2011-08-26 | 삼성전자주식회사 | 민감도가 향상된 바이오 ｆｅｔ |
| JP2013222854A (ja) * | 2012-04-17 | 2013-10-28 | Seiko Instruments Inc | 半導体装置 |
| KR20130117683A (ko) * | 2012-04-17 | 2013-10-28 | 세이코 인스트루 가부시키가이샤 | 반도체 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4033513B2 (ja) | 2008-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0159451B1 (ko) | 반도체장치의 보호회로 | |
| JPH10163423A (ja) | 静電気保護回路 | |
| JPH02126669A (ja) | 複合ｍｏｓトランジスタと自由輪ダイオード | |
| JPS6068721A (ja) | Ｅｃｌ回路 | |
| JP2822915B2 (ja) | 半導体装置 | |
| JPH07122712A (ja) | 半導体装置 | |
| JPS62176168A (ja) | 縦型ｍｏｓトランジスタ | |
| JP3665367B2 (ja) | 半導体装置 | |
| JPH10242484A (ja) | クランプ素子 | |
| JPS6042630B2 (ja) | 半導体装置 | |
| US6414830B1 (en) | ESD protection circuit for integrated circuit with operating voltages exceeding power supply voltages | |
| JPH08306872A (ja) | Ｍｏｓ入力保護回路 | |
| JPS5815277A (ja) | 入力保護回路 | |
| JPH04330773A (ja) | 半導体装置 | |
| JPS6290963A (ja) | Ｍｏｓ半導体回路 | |
| JPS59181044A (ja) | 入力保護回路 | |
| JPH08213552A (ja) | 半導体集積回路 | |
| JPS6355871B2 (ja) | ||
| JPS6020726A (ja) | サ−ジ防護回路 | |
| JPH0329325B2 (ja) | ||
| JPS59217354A (ja) | 半導体集積回路装置 | |
| JPH0346273A (ja) | 入力保護装置 | |
| JPH0471274A (ja) | 半導体集積回路 | |
| JPH05198801A (ja) | 半導体装置 | |
| JPS60115253A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |