JPS6020726A - サ−ジ防護回路 - Google Patents
サ−ジ防護回路Info
- Publication number
- JPS6020726A JPS6020726A JP58128311A JP12831183A JPS6020726A JP S6020726 A JPS6020726 A JP S6020726A JP 58128311 A JP58128311 A JP 58128311A JP 12831183 A JP12831183 A JP 12831183A JP S6020726 A JPS6020726 A JP S6020726A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- surge protection
- surge
- emitter
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
- Bipolar Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業Ｊ−のＡＩＪ用分野
不発明はサージ防廐回路に関する。
イノｆ来１タリの構成とその問題点
んと、ぐ−ば、集積回路装置の搬送中やプリント板宿へ
の装着、又は該装置の使用中に、静電気が帯電したり、
サージ電圧を受けたシ、さらには逆方向に挿入するなど
によって、集積回路装置を劣化もしくは破壊させるとい
う不都合が生じていた。
の装着、又は該装置の使用中に、静電気が帯電したり、
サージ電圧を受けたシ、さらには逆方向に挿入するなど
によって、集積回路装置を劣化もしくは破壊させるとい
う不都合が生じていた。
このような問題点を防止するには、保護ダイオードを付
加する対策が多く用いられている。
加する対策が多く用いられている。
第１図は、従来よく知られた同期分離回路に上記の目的
をもたせたサージ防護ダイオードを挿入した図を示す。
をもたせたサージ防護ダイオードを挿入した図を示す。
図中、１は映像信号入力端子、２は結合コンデンサ、３
は抵抗、４は人力外部リード端子、５はサージ防護ダイ
オード、６は同期分離用トランジスタ、７は負荷抵抗、
８は出力外部リード端子、そして９は電源端子である。
は抵抗、４は人力外部リード端子、５はサージ防護ダイ
オード、６は同期分離用トランジスタ、７は負荷抵抗、
８は出力外部リード端子、そして９は電源端子である。
次に同期分離回路の動作をきわめて簡単に説明する。
映像信号入力端子１に映像（ｉ号イか加わると、出力外
部リード端子８には、同期信号口のみが取り出さ扛る。
部リード端子８には、同期信号口のみが取り出さ扛る。
かかる同期分離回路において、サージ防護ダイオード５
が配設されない場合には、端子４に負のサージ電圧が入
来すると、接地と端子４との間に電流路か形成される。
が配設されない場合には、端子４に負のサージ電圧が入
来すると、接地と端子４との間に電流路か形成される。
即ち、トランジスタ６のエミッタよシベースに過大電流
が流れ、ひいては、トランジスタ６が破壊するという不
都合が生じていた・この破壊防止のために、サージ保護
ダイオード５を配設する対策が用いられている。即ち、
トランジスタ６のエミッタ・ベース間に電流路が形成さ
扛る前に、サージ防護ダイオード５にサージ電流を側路
させて、トランジスタ６を保護しようとする技術思想に
基づく。
が流れ、ひいては、トランジスタ６が破壊するという不
都合が生じていた・この破壊防止のために、サージ保護
ダイオード５を配設する対策が用いられている。即ち、
トランジスタ６のエミッタ・ベース間に電流路が形成さ
扛る前に、サージ防護ダイオード５にサージ電流を側路
させて、トランジスタ６を保護しようとする技術思想に
基づく。
父、トランジスタ６のエミッタと接地との間に電流制限
用抵抗を挿入する対策（図示せず）も考えられるが、こ
うした同期分離回路は、本来の同ｊυ」分離機能が充分
に発揮されない不都合を生じ、実使用は困難であった。
用抵抗を挿入する対策（図示せず）も考えられるが、こ
うした同期分離回路は、本来の同ｊυ」分離機能が充分
に発揮されない不都合を生じ、実使用は困難であった。
第２図は、上記の問題点を克服したサージ防護ダイオー
ドを数個直列に接続したものである。ここで、映像信号
入力振幅値に応じて、保護ダイオード１０の数を選ぶな
らば、上記のクリップの問題は解消される。しかし、サ
ージ防護ダイオード１０（ｄ正のサージ電圧に対しても
効果があることが知られているが、女−ジ防獲ダイオー
ド１０の数が増加する程に、ダイオード１０が作動する
電圧レベルが高くなって、トランジスタ６を保護ず ゛
る電圧範囲が狭くなることに加え、集積素子かむやみに
増加するなどの不都合も存在する。
ドを数個直列に接続したものである。ここで、映像信号
入力振幅値に応じて、保護ダイオード１０の数を選ぶな
らば、上記のクリップの問題は解消される。しかし、サ
ージ防護ダイオード１０（ｄ正のサージ電圧に対しても
効果があることが知られているが、女−ジ防獲ダイオー
ド１０の数が増加する程に、ダイオード１０が作動する
電圧レベルが高くなって、トランジスタ６を保護ず ゛
る電圧範囲が狭くなることに加え、集積素子かむやみに
増加するなどの不都合も存在する。
さて、第１図において、映像信号入力端子１に、たとえ
ば２Ｖｐｐ の映像信号が加えられると、端子４に生じ
る映像信号は、第４図二の実線に示すように、その尖頭
値は、トランジスタ６のベース・エミッタ間順方向電圧
、即ちほぼ０．７ Ｖに保持される。しかし、保護ダイ
オード５のクリンプ効果で、映像信号の最小レベル値は
、接地即ち零電位より、保護ダイオード５の順方向電圧
、即ちほぼ０．７Ｖ降下した一〇、７■にクリップさｎ
る。したがって、本来、振幅値２ Ｖ ｐ ｐ の映像
信号は、はぼｉ、４Ｖｐｐになり、同期分離動作に必要
な同期信号部Ｘ２は、本来の値Ｘ１ よシ小さくなって
、同期分離回路が正常に実行するには好しくない状態に
なる。
ば２Ｖｐｐ の映像信号が加えられると、端子４に生じ
る映像信号は、第４図二の実線に示すように、その尖頭
値は、トランジスタ６のベース・エミッタ間順方向電圧
、即ちほぼ０．７ Ｖに保持される。しかし、保護ダイ
オード５のクリンプ効果で、映像信号の最小レベル値は
、接地即ち零電位より、保護ダイオード５の順方向電圧
、即ちほぼ０．７Ｖ降下した一〇、７■にクリップさｎ
る。したがって、本来、振幅値２ Ｖ ｐ ｐ の映像
信号は、はぼｉ、４Ｖｐｐになり、同期分離動作に必要
な同期信号部Ｘ２は、本来の値Ｘ１ よシ小さくなって
、同期分離回路が正常に実行するには好しくない状態に
なる。
発明の目的
本発明は上記の不都合を排除したサージ防護回路を提供
する目的を有する・ 発明の構成 本発明は、エミッタが最低電位もイ＜はこれに近い電位
に接続され、ベース側が外部リードに取り出さ扛た第１
のトランジスタのサージ防護回路であって、前記ベース
側と最低電位側の間には、ＰＮ接合のダイオードが少く
とも２個互いに逆方向に直列接続され、かつ、前記直列
接続体ダイオードの最低電位側から前記ベース側への降
伏電圧は、前記第１のトランジスタのベース・エミッタ
間の逆方向降伏電圧よシも低く設定されたことを特徴と
するサージ防護回路であって、これによれば、入力信号
に影響を与えることなく、耐サージ易性が向上せしめら
れるものとなる・ 実施例の説明 第３図は本発明の一実施例如かかるサージ防蝕回路を示
す。従来例の第１図とは、サージ保護ダイオード１１を
付加したことが相違する。又、第１図に対応するものは
同一番号を付与した。ここで、保護ダイオード１１の逆
方向降伏電圧は、トランジスタ６のベース・エミッタ間
のそれよりも低く設定され、かつ、保護ダイオード５と
１１の直列接続体の接地から端子４までの降伏電圧は、
トランジスタ６のベース・エミッタ間の逆方向降伏電圧
よりも低くなるように設定されている。なお、保護ダイ
オード１１を作るにあたっては、たとえば、半導体集積
装置で構成する場合には、分離層を形成するＰ層とトラ
ンジスタのエミッタ領域を形成するＮ層によるＰＮ接合
ダイオードでよい。こうして作られたダイオードの逆方
向降伏電圧ＶＤは、トランジスタ６のベース・エミ・７
タ間の逆方向降伏電圧■Ｔよシ小さくできることが知ら
れている。なお、−製造条件において、前記ＶＤの値を
ほぼ５．５■に、前記ＶＴＯ値はほぼ７．８ｖを得るこ
とができた。したがって、保護ダイオード５の順方向電
圧を０，７■とすると、保護ダイオード５と１１の直列
接続体の接地から端子４までの降伏電圧ＶＤは、Ｖｐ
＝ ６．２ Ｖ となシ、トランジスタ６のベース・エ
ミッタ間の逆方向降伏電圧電圧ＶＴ＝７，８Ｖよシも小
さくなる。このことは、ソ杜とえは端子４に負のサージ
電圧が入来しても、トランジスタ６のエミッタ・ベース
間に電流路が形成さ扛る前に、保護ダイオード５と１１
の直列接続体がサージ電流を吸収して、トランジスタ６
の劣化もしくは破壊を未然に防止せられる。
する目的を有する・ 発明の構成 本発明は、エミッタが最低電位もイ＜はこれに近い電位
に接続され、ベース側が外部リードに取り出さ扛た第１
のトランジスタのサージ防護回路であって、前記ベース
側と最低電位側の間には、ＰＮ接合のダイオードが少く
とも２個互いに逆方向に直列接続され、かつ、前記直列
接続体ダイオードの最低電位側から前記ベース側への降
伏電圧は、前記第１のトランジスタのベース・エミッタ
間の逆方向降伏電圧よシも低く設定されたことを特徴と
するサージ防護回路であって、これによれば、入力信号
に影響を与えることなく、耐サージ易性が向上せしめら
れるものとなる・ 実施例の説明 第３図は本発明の一実施例如かかるサージ防蝕回路を示
す。従来例の第１図とは、サージ保護ダイオード１１を
付加したことが相違する。又、第１図に対応するものは
同一番号を付与した。ここで、保護ダイオード１１の逆
方向降伏電圧は、トランジスタ６のベース・エミッタ間
のそれよりも低く設定され、かつ、保護ダイオード５と
１１の直列接続体の接地から端子４までの降伏電圧は、
トランジスタ６のベース・エミッタ間の逆方向降伏電圧
よりも低くなるように設定されている。なお、保護ダイ
オード１１を作るにあたっては、たとえば、半導体集積
装置で構成する場合には、分離層を形成するＰ層とトラ
ンジスタのエミッタ領域を形成するＮ層によるＰＮ接合
ダイオードでよい。こうして作られたダイオードの逆方
向降伏電圧ＶＤは、トランジスタ６のベース・エミ・７
タ間の逆方向降伏電圧■Ｔよシ小さくできることが知ら
れている。なお、−製造条件において、前記ＶＤの値を
ほぼ５．５■に、前記ＶＴＯ値はほぼ７．８ｖを得るこ
とができた。したがって、保護ダイオード５の順方向電
圧を０，７■とすると、保護ダイオード５と１１の直列
接続体の接地から端子４までの降伏電圧ＶＤは、Ｖｐ
＝ ６．２ Ｖ となシ、トランジスタ６のベース・エ
ミッタ間の逆方向降伏電圧電圧ＶＴ＝７，８Ｖよシも小
さくなる。このことは、ソ杜とえは端子４に負のサージ
電圧が入来しても、トランジスタ６のエミッタ・ベース
間に電流路が形成さ扛る前に、保護ダイオード５と１１
の直列接続体がサージ電流を吸収して、トランジスタ６
の劣化もしくは破壊を未然に防止せられる。
上記に構成されたサージ防護ダイオードを具えた同期分
離回路が、同期分離機能を充分に実行できる映像信号入
力端子１に加えうる映像信号の振幅値は、第１図に示し
た従来例に比べて保護ダイオード１１の降伏電圧ＶＤだ
け大きくなる。即ち従来、映像信号の最大振幅値が１．
４Ｖｐｐ までであっ／こが、６．９ Ｖ ｐ ｐ ま
で、許容できるものとなる。したがって、振幅値が２
Ｖ ｐ ｐ の映像信号を映像悄−シシ′入力端子１に
加えても、８ｇ４図ハの点線に示すように、映像信号の
最小レベル値は、−１，３Ｖになって、同期信号部は、
本来のＸｌ の値をとることになり、正常な同期分離動
作が可能となる。
離回路が、同期分離機能を充分に実行できる映像信号入
力端子１に加えうる映像信号の振幅値は、第１図に示し
た従来例に比べて保護ダイオード１１の降伏電圧ＶＤだ
け大きくなる。即ち従来、映像信号の最大振幅値が１．
４Ｖｐｐ までであっ／こが、６．９ Ｖ ｐ ｐ ま
で、許容できるものとなる。したがって、振幅値が２
Ｖ ｐ ｐ の映像信号を映像悄−シシ′入力端子１に
加えても、８ｇ４図ハの点線に示すように、映像信号の
最小レベル値は、−１，３Ｖになって、同期信号部は、
本来のＸｌ の値をとることになり、正常な同期分離動
作が可能となる。
発明の効果
以上実施例に説明したように、本発明のサージ防護回路
は、入力信号に何んら影響を与えることなく、回路装置
内の素子がサージで破壊されるのを未然に防止する効果
が得られる。特に、半導体集積装置で構成するならば、
逆方向降伏電圧の異なるＰＮ接合は、極めて容易に作る
ことができ、しかも、集積度をほとんど増加させること
なく構成できる特長が得られ極めて好適である。。
は、入力信号に何んら影響を与えることなく、回路装置
内の素子がサージで破壊されるのを未然に防止する効果
が得られる。特に、半導体集積装置で構成するならば、
逆方向降伏電圧の異なるＰＮ接合は、極めて容易に作る
ことができ、しかも、集積度をほとんど増加させること
なく構成できる特長が得られ極めて好適である。。
第１図および第２図は従来例にかかるサージ防護回路図
、第３図は本発明にかかるサージ防護回路の一実施例回
路図、第４図は信号図を示す。 １・・・・・映像信号入力端子、２・・・・・・結合コ
ンデンサ、３・・・・抵抗、４・・・・・・入力外部リ
ード端子、５゜１０．１１・・・・・サージ防護ダイオ
ード、６・・・・・・同期分離用トランジスタ、７・・
・・・・負荷抵抗、８・川・・出力外部リード端子、９
・・・・・・電源端子。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第３図
、第３図は本発明にかかるサージ防護回路の一実施例回
路図、第４図は信号図を示す。 １・・・・・映像信号入力端子、２・・・・・・結合コ
ンデンサ、３・・・・抵抗、４・・・・・・入力外部リ
ード端子、５゜１０．１１・・・・・サージ防護ダイオ
ード、６・・・・・・同期分離用トランジスタ、７・・
・・・・負荷抵抗、８・川・・出力外部リード端子、９
・・・・・・電源端子。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第３図
Claims (1)
- エミッタが最低電位もしくはこれに近い電位に接続され
、ベースτ１１］が外部リードに取り出された第１のト
ランジスタのサージ防護回路であって、１）ＩＪ記ベー
ス側と最低電位側の間にはＰＮ接合のグイオートが少く
とも２個互いに逆方向に直列接続され、かつ、前記直列
接続体ダイオードの最低電位１１ｉ１かし前記ベース側
への降伏電圧は、前記第１のトランジスタのベース・エ
ミッタ間の逆方向降伏電圧に比へて小さく設定されたこ
とを特徴とするザージ〃ｊ護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58128311A JPH0646850B2 (ja) | 1983-07-13 | 1983-07-13 | サージ防護集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58128311A JPH0646850B2 (ja) | 1983-07-13 | 1983-07-13 | サージ防護集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6020726A true JPS6020726A (ja) | 1985-02-02 |
| JPH0646850B2 JPH0646850B2 (ja) | 1994-06-15 |
Family
ID=14981629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58128311A Expired - Lifetime JPH0646850B2 (ja) | 1983-07-13 | 1983-07-13 | サージ防護集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646850B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201445A (ja) * | 2005-12-26 | 2007-08-09 | Toshiba Corp | 半導体装置 |
| JP2007305917A (ja) * | 2006-05-15 | 2007-11-22 | Nec Electronics Corp | 半導体装置 |
| CN113922339A (zh) * | 2020-10-30 | 2022-01-11 | 珠海迈巨微电子有限责任公司 | 用于电流和/或电压过载保护的装置及集成电路装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56123743U (ja) * | 1980-02-19 | 1981-09-21 |
-
1983
- 1983-07-13 JP JP58128311A patent/JPH0646850B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56123743U (ja) * | 1980-02-19 | 1981-09-21 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201445A (ja) * | 2005-12-26 | 2007-08-09 | Toshiba Corp | 半導体装置 |
| JP2007305917A (ja) * | 2006-05-15 | 2007-11-22 | Nec Electronics Corp | 半導体装置 |
| CN113922339A (zh) * | 2020-10-30 | 2022-01-11 | 珠海迈巨微电子有限责任公司 | 用于电流和/或电压过载保护的装置及集成电路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646850B2 (ja) | 1994-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781389A (en) | Transistor protection circuit | |
| US4178619A (en) | Protective integrated circuit network, particularly for connection to an inductive load | |
| JP2004537864A (ja) | トランジスタの差動ペアに用いられるｅｓｄ保護装置 | |
| JP3276996B2 (ja) | 保護回路 | |
| JP3318774B2 (ja) | 半導体装置および固体撮像装置 | |
| JPS6068721A (ja) | Ｅｃｌ回路 | |
| JPS6020726A (ja) | サ−ジ防護回路 | |
| US5786972A (en) | Temperature-compensated voltage clamp with forced pass transistor voltage sharing | |
| US20030107424A1 (en) | ESD protection circuit | |
| JPS5815277A (ja) | 入力保護回路 | |
| JPS5879743A (ja) | モノリシツク集積回路 | |
| JPS57124464A (en) | Semiconductor integrated circuit device | |
| JPH03222516A (ja) | 半導体装置 | |
| JPH0287674A (ja) | サージ保護回路 | |
| JPS6290963A (ja) | Ｍｏｓ半導体回路 | |
| JPH06178445A (ja) | 半導体装置の入出力保護回路 | |
| JPH0454976B2 (ja) | ||
| JPS61100954A (ja) | 半導体装置 | |
| JPS59105369A (ja) | 半導体装置 | |
| JPH10242484A (ja) | クランプ素子 | |
| JPS6281048A (ja) | 入力保護回路 | |
| JPH04260366A (ja) | 入力保護回路 | |
| JPS6230361A (ja) | Ｃｍｏｓ入力保護回路 | |
| JPS6055653A (ja) | 静電保護回路 | |
| JPS60115253A (ja) | 半導体集積回路装置 |