JPH10243662A - ３レベルインバータの出力電圧検出装置 - Google Patents
３レベルインバータの出力電圧検出装置Info
- Publication number
- JPH10243662A JPH10243662A JP9040200A JP4020097A JPH10243662A JP H10243662 A JPH10243662 A JP H10243662A JP 9040200 A JP9040200 A JP 9040200A JP 4020097 A JP4020097 A JP 4020097A JP H10243662 A JPH10243662 A JP H10243662A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- output voltage
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 19
- 230000007935 neutral effect Effects 0.000 abstract description 4
- 238000005259 measurement Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 直列電源電圧が異なる場合でも出力電圧を検
出する。 【解決手段】 ３レベルインバータ１の直列電源Ｖｄｃ
１，Ｖｄｃ２の中性点Ｎと出力端子Ｕ間に発生する電圧
を分圧器１１で分圧し、その電圧Ｖ1を電圧Ｅ1，Ｅ2と
コンパレータ１３，１４で比較し、ホトカプラ１５，１
６を介して１ビットデータＤ１，Ｄ２を得る。このデー
タＤ１，Ｄ２をＡＮＤ回路１５，２６に入力して出力電
圧を２ビットのディジタル量として検出し、カウンタ２
７，２８で出力電圧のＰＷＭ１周期間における出力電圧
＋Ｖｄｃ１と−Ｖｄｃ２のパルス幅時間Ｔ１，Ｔ２を求
め、乗算器４３，４４でＴ１，Ｔ２に出力電圧＋Ｖｄｃ
１，Ｖｄｃ２を掛け、加算器４５で加算し、除算器４６
でＰＷＭ１周期間ＴＣで割り、出力電圧の平均値を求め
る。
出する。 【解決手段】 ３レベルインバータ１の直列電源Ｖｄｃ
１，Ｖｄｃ２の中性点Ｎと出力端子Ｕ間に発生する電圧
を分圧器１１で分圧し、その電圧Ｖ1を電圧Ｅ1，Ｅ2と
コンパレータ１３，１４で比較し、ホトカプラ１５，１
６を介して１ビットデータＤ１，Ｄ２を得る。このデー
タＤ１，Ｄ２をＡＮＤ回路１５，２６に入力して出力電
圧を２ビットのディジタル量として検出し、カウンタ２
７，２８で出力電圧のＰＷＭ１周期間における出力電圧
＋Ｖｄｃ１と−Ｖｄｃ２のパルス幅時間Ｔ１，Ｔ２を求
め、乗算器４３，４４でＴ１，Ｔ２に出力電圧＋Ｖｄｃ
１，Ｖｄｃ２を掛け、加算器４５で加算し、除算器４６
でＰＷＭ１周期間ＴＣで割り、出力電圧の平均値を求め
る。
Description
【０００１】
【発明の属する技術分野】本発明は、３レベルＰＷＭイ
ンバータの電圧検出装置に関するものである。
ンバータの電圧検出装置に関するものである。
【０００２】
【従来の技術】３レベルインバータの回路構成は図４に
示すように、従来２レベルインバータの構成を２段直列
接続したものである。電源は２個の直列コンデンサＣ
１，Ｃ２により中間電圧が作成される。コンデンサの中
間点Ｎより各アームの中間点にそれぞれクランプダイオ
ードＤ01〜Ｄ06が接続される。電圧指令は＋Ｖｄｃ１，
−Ｖｄｃ２，０の３レベルで与えられる。
示すように、従来２レベルインバータの構成を２段直列
接続したものである。電源は２個の直列コンデンサＣ
１，Ｃ２により中間電圧が作成される。コンデンサの中
間点Ｎより各アームの中間点にそれぞれクランプダイオ
ードＤ01〜Ｄ06が接続される。電圧指令は＋Ｖｄｃ１，
−Ｖｄｃ２，０の３レベルで与えられる。
【０００３】従来の２レベルインバータでは出力電位が
“Ｈ”／“Ｌ”のどちらかであり、ディジタルの“１”
／“０”で置き換えて検出を行っている。３レベルイン
バータの場合には出力電圧が“＋Ｖｄｃ１”／“０”／
“−Ｖｄｃ２”の３種類存在する。そのため、出力電圧
の計測が複雑になる。
“Ｈ”／“Ｌ”のどちらかであり、ディジタルの“１”
／“０”で置き換えて検出を行っている。３レベルイン
バータの場合には出力電圧が“＋Ｖｄｃ１”／“０”／
“−Ｖｄｃ２”の３種類存在する。そのため、出力電圧
の計測が複雑になる。
【０００４】２レベルインバータではデッドタイム補償
をＰＷＭ指令と実際のＰＷＭ出力との時間遅れを計測し
てフィードバックしている。このデッドタイム補償方式
を３レベルインバータに採用するためにはＰＷＭ指令と
実ＰＷＭ出力との誤差成分を計測する必要がある。
をＰＷＭ指令と実際のＰＷＭ出力との時間遅れを計測し
てフィードバックしている。このデッドタイム補償方式
を３レベルインバータに採用するためにはＰＷＭ指令と
実ＰＷＭ出力との誤差成分を計測する必要がある。
【０００５】
【発明が解決しようとする課題】しかし、上記３レベル
の内の“Ｖｄｃ１”と“Ｖｄｃ２”とは常に同一電圧で
あるとは限らず、異なる値をとることもある。そのた
め、単に上下のアームスイッチング状態を“１”／
“０”の組み合わせで現したのでは電源電圧の違いを現
すことができない。
の内の“Ｖｄｃ１”と“Ｖｄｃ２”とは常に同一電圧で
あるとは限らず、異なる値をとることもある。そのた
め、単に上下のアームスイッチング状態を“１”／
“０”の組み合わせで現したのでは電源電圧の違いを現
すことができない。
【０００６】本発明は、このような問題点に鑑みてなさ
れたものであり、その目的とするところは、３レベルイ
ンバータの直列電源の電圧が異なる場合でも正確に出力
電圧又は出力誤差電圧を検出することができる３レベル
インバータの出力電圧検出装置を提供することにある。
れたものであり、その目的とするところは、３レベルイ
ンバータの直列電源の電圧が異なる場合でも正確に出力
電圧又は出力誤差電圧を検出することができる３レベル
インバータの出力電圧検出装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、第１，第２の
直流電源を直列に接続し、２ビットの組み合わせで３レ
ベルの指令を表す電圧指令で制御される３レベルインバ
ータの出力電圧検出装置において、第１の直流電源の＋
電圧と出力電圧との関係を１ビットのディジタル量で表
すと共に第２の直流電源の−電圧と出力電圧との関係を
１ビットのデータで表すことにより、出力電圧を２ビッ
トのディジタル量で検出することのできる電圧検出回路
と、その電圧検出情報から、第１の直流電源の＋電圧を
出力している場合のみ時間をカウントする第１のカウン
タと、第２の直流電源の−電圧を出力している場合のみ
時間をカウントする第２のカウンタと、第１及び第２の
カウンタとをインバータのＰＷＭ周期毎に読み出し、そ
の値にそれぞれ前記＋電圧及び−電圧の振幅を乗算する
第１及び第２の乗算器と、その乗算結果を加算する加算
器と、その加算結果をＰＷＭ周期で除算する除算器とに
より構成され、出力電圧のＰＷＭ周期間の平均電圧を検
出することを特徴とする。
直流電源を直列に接続し、２ビットの組み合わせで３レ
ベルの指令を表す電圧指令で制御される３レベルインバ
ータの出力電圧検出装置において、第１の直流電源の＋
電圧と出力電圧との関係を１ビットのディジタル量で表
すと共に第２の直流電源の−電圧と出力電圧との関係を
１ビットのデータで表すことにより、出力電圧を２ビッ
トのディジタル量で検出することのできる電圧検出回路
と、その電圧検出情報から、第１の直流電源の＋電圧を
出力している場合のみ時間をカウントする第１のカウン
タと、第２の直流電源の−電圧を出力している場合のみ
時間をカウントする第２のカウンタと、第１及び第２の
カウンタとをインバータのＰＷＭ周期毎に読み出し、そ
の値にそれぞれ前記＋電圧及び−電圧の振幅を乗算する
第１及び第２の乗算器と、その乗算結果を加算する加算
器と、その加算結果をＰＷＭ周期で除算する除算器とに
より構成され、出力電圧のＰＷＭ周期間の平均電圧を検
出することを特徴とする。
【０００８】または、第１の直流電源の＋電圧と出力電
圧との関係を１ビットのディジタル量で表すと共に、第
２の直流電源の−電圧と出力電圧との関係を１ビットの
ディジタル量で表すことにより、出力電圧を２ビットの
ディジタル量で検出することのできる電圧検出回路と、
電圧指令と電圧検出とを入力とし第１ないし第４のイネ
ーブル出力を発生する論理回路と、その第１のイネーブ
ル出力により＋電圧の誤差成分が発生しているときにの
み時間をカウントする第１のカウンタと、第２のイネー
ブル出力により−電圧の誤差成分が発生しているときの
みカウントする第２のカウンタと、第３のイネーブル出
力により＋電圧の誤差成分が発生しているときのみカウ
ントとする第３のカウンタと、第４のイネーブル出力に
より−電圧の誤差成分が発生しているときのみカウント
する第４のカウンタと、第１ないし第４カウンタの値を
ＰＷＭ周期毎に読み出し、さらに極性を考慮して合成し
た時間成分に＋電圧，−電圧の振幅を乗算する第１，第
２の乗算器と、その乗算結果を加算する加算器と、その
加算結果をＰＷＭ周期で除算する除算器とにより構成さ
れ、出力電圧のＰＷＭ周期間の平均誤差電圧を検出する
ことを特徴とする。
圧との関係を１ビットのディジタル量で表すと共に、第
２の直流電源の−電圧と出力電圧との関係を１ビットの
ディジタル量で表すことにより、出力電圧を２ビットの
ディジタル量で検出することのできる電圧検出回路と、
電圧指令と電圧検出とを入力とし第１ないし第４のイネ
ーブル出力を発生する論理回路と、その第１のイネーブ
ル出力により＋電圧の誤差成分が発生しているときにの
み時間をカウントする第１のカウンタと、第２のイネー
ブル出力により−電圧の誤差成分が発生しているときの
みカウントする第２のカウンタと、第３のイネーブル出
力により＋電圧の誤差成分が発生しているときのみカウ
ントとする第３のカウンタと、第４のイネーブル出力に
より−電圧の誤差成分が発生しているときのみカウント
する第４のカウンタと、第１ないし第４カウンタの値を
ＰＷＭ周期毎に読み出し、さらに極性を考慮して合成し
た時間成分に＋電圧，−電圧の振幅を乗算する第１，第
２の乗算器と、その乗算結果を加算する加算器と、その
加算結果をＰＷＭ周期で除算する除算器とにより構成さ
れ、出力電圧のＰＷＭ周期間の平均誤差電圧を検出する
ことを特徴とする。
【０００９】
実施の形態１ 図１について、１は３レベルインバータの一相分（Ｕ
相）示すもので、ＳＵ１〜ＳＵ４はＩＧＢＴ，ＧＴＯ等
スイッチング素子、Ｄは帰還用ダイオード、Ｄ01，Ｄ02
は電圧クランプ用ダイオード、Ｃ１，Ｃ２は電源電位分
割用コンデンサである。
相）示すもので、ＳＵ１〜ＳＵ４はＩＧＢＴ，ＧＴＯ等
スイッチング素子、Ｄは帰還用ダイオード、Ｄ01，Ｄ02
は電圧クランプ用ダイオード、Ｃ１，Ｃ２は電源電位分
割用コンデンサである。
【００１０】２は３レベルインバータの出力電圧検出回
路で、１１は中性点Ｎと出力端子Ｕ間に接続された抵抗
Ｒ11，Ｒ12からなる分圧器、１２は電圧−Ｅ1，−Ｅ2を
出力する比較電圧源、１３，１４はそれぞれ分圧器１１
からの分圧電圧Ｖ1を電圧−Ｅ1，−Ｅ2と比較するコン
パレータ、１５，１６はコンパレータ１３，１４に接続
されたホトカプラ。
路で、１１は中性点Ｎと出力端子Ｕ間に接続された抵抗
Ｒ11，Ｒ12からなる分圧器、１２は電圧−Ｅ1，−Ｅ2を
出力する比較電圧源、１３，１４はそれぞれ分圧器１１
からの分圧電圧Ｖ1を電圧−Ｅ1，−Ｅ2と比較するコン
パレータ、１５，１６はコンパレータ１３，１４に接続
されたホトカプラ。
【００１１】２５はホトカプラ１５，１６の出力Ｄ１，
Ｄ２を論理積で出力するＡＮＤ回路、２６はホトカプラ
１５，１６の出力Ｄ１，Ｄ２をそれぞれ反転させ論理積
で出力するＡＮＤ回路、２７，２８はそれぞれＡＮＤ回
路２５，２６の出力のパルス幅時間Ｔ１，Ｔ２を計測す
るカウンタ、４３，４４はそれぞれカウンタ２７，２８
で計測したパルス幅時間Ｔ１，Ｔ２とインバータ１の出
力電圧成分Ｖｄｃ１，Ｖｄｃ２を掛ける乗算器、４５は
乗算器４３，４４の出力を加算する加算器、４６は加算
器４５の出力をＰＷＭ周期ＴＣで割る除算器である。
Ｄ２を論理積で出力するＡＮＤ回路、２６はホトカプラ
１５，１６の出力Ｄ１，Ｄ２をそれぞれ反転させ論理積
で出力するＡＮＤ回路、２７，２８はそれぞれＡＮＤ回
路２５，２６の出力のパルス幅時間Ｔ１，Ｔ２を計測す
るカウンタ、４３，４４はそれぞれカウンタ２７，２８
で計測したパルス幅時間Ｔ１，Ｔ２とインバータ１の出
力電圧成分Ｖｄｃ１，Ｖｄｃ２を掛ける乗算器、４５は
乗算器４３，４４の出力を加算する加算器、４６は加算
器４５の出力をＰＷＭ周期ＴＣで割る除算器である。
【００１２】この電圧検出回路の動作を説明する。スイ
ッチイグ素子ＳＵ１，ＳＵ２が共にＯＮし、出力端子Ｕ
の電位がＶｄｃ１となると、分圧器１１の出力電圧は＋
Ｖ1となり、コンパレータ１３，１４の出力は共に
“１”となるので、ホトカプラ１５，１６の出力Ｄ１，
Ｄ２は共に“１”となる。
ッチイグ素子ＳＵ１，ＳＵ２が共にＯＮし、出力端子Ｕ
の電位がＶｄｃ１となると、分圧器１１の出力電圧は＋
Ｖ1となり、コンパレータ１３，１４の出力は共に
“１”となるので、ホトカプラ１５，１６の出力Ｄ１，
Ｄ２は共に“１”となる。
【００１３】また、スイッチング素子ＳＵ３，ＳＵ４が
共にＯＮし、出力端子Ｕの電位が−Ｖｄｃ２となると、
分圧器１１の出力電圧は−Ｖ1となるので、コンパレー
タ１３，１４の出力Ｄ１，Ｄ２は共に“０”でホトカプ
ラ１５，１６の出力は共に“０”となる。
共にＯＮし、出力端子Ｕの電位が−Ｖｄｃ２となると、
分圧器１１の出力電圧は−Ｖ1となるので、コンパレー
タ１３，１４の出力Ｄ１，Ｄ２は共に“０”でホトカプ
ラ１５，１６の出力は共に“０”となる。
【００１４】また、スイッチング素子ＳＵ２又はＳＵ３
がＯＮし、出力端子Ｕの電位が０レベル（中性点Ｎ電
位）となると、分圧器１１の出力電圧Ｖ1は０レベルと
なるので、コンパレータ１３の出力が“０”、ホトカプ
ラ１５の出力Ｄ２が“０”、２コンパレータ１４の出力
が“１”、ホトカプラ１６の出力が“１”となる。
がＯＮし、出力端子Ｕの電位が０レベル（中性点Ｎ電
位）となると、分圧器１１の出力電圧Ｖ1は０レベルと
なるので、コンパレータ１３の出力が“０”、ホトカプ
ラ１５の出力Ｄ２が“０”、２コンパレータ１４の出力
が“１”、ホトカプラ１６の出力が“１”となる。
【００１５】
【表１】
【００１６】しかして、端子Ｕからの出力電圧レベルは
ホトカプラ２５，２６の出力Ｄ１，Ｄ２の２ビットの組
み合わせで表１のように現すことができるので、ＡＮＤ
回路２５，２６はそれぞれ表１の組み合わせで出力電圧
＋Ｖｄｃ１，−Ｖｄｃ２を出力する。
ホトカプラ２５，２６の出力Ｄ１，Ｄ２の２ビットの組
み合わせで表１のように現すことができるので、ＡＮＤ
回路２５，２６はそれぞれ表１の組み合わせで出力電圧
＋Ｖｄｃ１，−Ｖｄｃ２を出力する。
【００１７】カウンタ２７及び２８はそれぞれＡＮＤ回
路２５及び２７の出力している期間、即ち、ＰＷＭ周期
ＴＣのうち＋Ｖｄｃ１及び−Ｖｄｃ２を出力して期間ク
ロックをカウントして＋Ｖｄｃ１出力時間Ｔ１及び−Ｖ
ｄｃ２出力時間Ｔ２を計測する。
路２５及び２７の出力している期間、即ち、ＰＷＭ周期
ＴＣのうち＋Ｖｄｃ１及び−Ｖｄｃ２を出力して期間ク
ロックをカウントして＋Ｖｄｃ１出力時間Ｔ１及び−Ｖ
ｄｃ２出力時間Ｔ２を計測する。
【００１８】そして、乗算器４３，４４，加算器４５，
除算器４６により、各計測時間Ｔ１，Ｔ２に直流電圧成
分“Ｖｄｃ１”と“Ｖｄｃ２”とを個々に乗算し、それ
らを加算した上で、ＰＷＭ周期ＴＣで除算することで、
３レベルインバータの出力電圧のＰＷＭ周期間の平均値
が得られる。
除算器４６により、各計測時間Ｔ１，Ｔ２に直流電圧成
分“Ｖｄｃ１”と“Ｖｄｃ２”とを個々に乗算し、それ
らを加算した上で、ＰＷＭ周期ＴＣで除算することで、
３レベルインバータの出力電圧のＰＷＭ周期間の平均値
が得られる。
【００１９】実施の形態２ 図２について、図中、上記図１と同一構成部分は同一符
号を付してその重複する説明を省略する。図中、２１は
電源＋Ｖｄｃ１と出力端子Ｕとの間に抵抗Ｒ１３を介し
て接続されたホトカプラ、２２は出力端子Ｕと電源−Ｖ
ｄｃ１との間に抵抗Ｒ１４を介して接続されたホトカプ
ラ、Ｒ15，Ｒ16はホトカプラ２１，２２のプルアップ抵
抗。
号を付してその重複する説明を省略する。図中、２１は
電源＋Ｖｄｃ１と出力端子Ｕとの間に抵抗Ｒ１３を介し
て接続されたホトカプラ、２２は出力端子Ｕと電源−Ｖ
ｄｃ１との間に抵抗Ｒ１４を介して接続されたホトカプ
ラ、Ｒ15，Ｒ16はホトカプラ２１，２２のプルアップ抵
抗。
【００２０】２３はホトカプラ２１の出力を通すバッフ
ァ、２４はホトカプラ２２出力を反転させるインバー
タ、２５はバッファ２３の出力Ｄ１とインバータ２４の
出力Ｄ２の論理積で出力するＡＮＤ回路、２６はダイオ
ード２３からの出力Ｄ１とインバータ２４の出力Ｄ２を
それぞれ反転させ論理積で出力するＡＮＤ回路である。
その他の回路は図１と変わりがない。
ァ、２４はホトカプラ２２出力を反転させるインバー
タ、２５はバッファ２３の出力Ｄ１とインバータ２４の
出力Ｄ２の論理積で出力するＡＮＤ回路、２６はダイオ
ード２３からの出力Ｄ１とインバータ２４の出力Ｄ２を
それぞれ反転させ論理積で出力するＡＮＤ回路である。
その他の回路は図１と変わりがない。
【００２１】この場合、出力端子Ｕの電位が＋Ｖｄｃ１
となるとホトカプラ２１はＯＦＦとなり“１”を出力
し、ホトカプラ２２はＯＮしており“０”を出力するの
で、バッファ２３及びインバータ２４の出力Ｄ１，Ｄ２
の出力は共に“１”となる。
となるとホトカプラ２１はＯＦＦとなり“１”を出力
し、ホトカプラ２２はＯＮしており“０”を出力するの
で、バッファ２３及びインバータ２４の出力Ｄ１，Ｄ２
の出力は共に“１”となる。
【００２２】また、出力端子Ｕの電位が−Ｖｄｃ２とな
ると、ホトカプラ２２がＯＦＦで“１”を出力し、ホト
カプラ２１はＯＮで“０”を出力するので、バッファ２
３及びインバータ２４の出力Ｄ１，Ｄ２の出力は共に
“０”となる。
ると、ホトカプラ２２がＯＦＦで“１”を出力し、ホト
カプラ２１はＯＮで“０”を出力するので、バッファ２
３及びインバータ２４の出力Ｄ１，Ｄ２の出力は共に
“０”となる。
【００２３】また、出力端子Ｕの電位が０レベル（中性
点電位）となると、ホトカプラ２１及び２２は共に
“０”を出力するので、ダイオード２３の出力Ｄ１は
“０”、インバータ２４の出力Ｄ２は“１”となる。
点電位）となると、ホトカプラ２１及び２２は共に
“０”を出力するので、ダイオード２３の出力Ｄ１は
“０”、インバータ２４の出力Ｄ２は“１”となる。
【００２４】すなわち、この回路のＤ１，Ｄ２出力と電
圧レベルの関係は表１と同じくなるので、実施の形態１
と同様に除算器４６から３レベルインバータの出力電圧
のＰＷＭ周期間の平均値が得られる。
圧レベルの関係は表１と同じくなるので、実施の形態１
と同様に除算器４６から３レベルインバータの出力電圧
のＰＷＭ周期間の平均値が得られる。
【００２５】実施の形態３ 図３について１パルス平均誤差電圧検出の例を説明す
る。図中、上記図１，図２と同一構成部分は同一符号を
付してその重複する説明を省略する。図中、３１及び３
２はそれぞれＰＷＭ指令Ｓ１及びＳ２が入力し、インバ
ータ１のスイッチング素子ＳＵ１，ＳＵ３及びＳＵ２，
ＳＵ４へ出力するデッドタイム回路、３３はＰＷＭ指令
Ｓ１，Ｓ２とバッファ２３の出力Ｄ１及びインバータ２
４の出力Ｄ２が入力し、表３の論理でイネーブル信号Ｅ
Ｎ１〜ＥＮ４を出力するロジック回路である。ＰＷＭ指
令は“Ｓ１，Ｓ２”の２ビットの組み合わせで、表２で
定義する。
る。図中、上記図１，図２と同一構成部分は同一符号を
付してその重複する説明を省略する。図中、３１及び３
２はそれぞれＰＷＭ指令Ｓ１及びＳ２が入力し、インバ
ータ１のスイッチング素子ＳＵ１，ＳＵ３及びＳＵ２，
ＳＵ４へ出力するデッドタイム回路、３３はＰＷＭ指令
Ｓ１，Ｓ２とバッファ２３の出力Ｄ１及びインバータ２
４の出力Ｄ２が入力し、表３の論理でイネーブル信号Ｅ
Ｎ１〜ＥＮ４を出力するロジック回路である。ＰＷＭ指
令は“Ｓ１，Ｓ２”の２ビットの組み合わせで、表２で
定義する。
【００２６】
【表２】
【００２７】
【表３】
【００２８】３５〜３８はそれぞれイネーブル信号ＥＮ
１〜ＥＮ４でカウントイネーブルとなり誤差電圧時間ク
ロックをカウントする第１〜第４のカウンタ、４１は第
１，第２のカウンタ３５，３６の出力をＰＷＭ周期毎に
読み出して図示の極性で合成する加算器、４２は第３，
第４のカウンタ３７，３８の出力をＰＷＭ周期毎に読み
出して図示の極性で合成する加算器、４３は減算器４１
の出力とインバータ電圧Ｖｄｃ１とを乗算する乗算器、
４４は減算器４２の出力とインバータ電圧Ｖｄｃ２とを
乗算する乗算器である。その他の構成は図２と変わりが
ない。
１〜ＥＮ４でカウントイネーブルとなり誤差電圧時間ク
ロックをカウントする第１〜第４のカウンタ、４１は第
１，第２のカウンタ３５，３６の出力をＰＷＭ周期毎に
読み出して図示の極性で合成する加算器、４２は第３，
第４のカウンタ３７，３８の出力をＰＷＭ周期毎に読み
出して図示の極性で合成する加算器、４３は減算器４１
の出力とインバータ電圧Ｖｄｃ１とを乗算する乗算器、
４４は減算器４２の出力とインバータ電圧Ｖｄｃ２とを
乗算する乗算器である。その他の構成は図２と変わりが
ない。
【００２９】ＰＷＭ指令は、“Ｓ１，Ｓ２”の２ビット
の組み合わせで表３で定義されているので、誤差電圧は
電圧指令“Ｓ１，Ｓ２”と電圧検出“Ｄ１，Ｄ２”とに
より判定できる。そこで、表３を用いて誤差電圧を判定
する。
の組み合わせで表３で定義されているので、誤差電圧は
電圧指令“Ｓ１，Ｓ２”と電圧検出“Ｄ１，Ｄ２”とに
より判定できる。そこで、表３を用いて誤差電圧を判定
する。
【００３０】ロジック回路３３はＰＷＭ指令Ｓ１，Ｓ２
と、バッファ２３の出力Ｄ１及びインバータ２４の出力
Ｄ１，Ｄ２より表３の論理でイネーブル信号ＥＮ１〜Ｅ
Ｎ４を出力する。すなわち、＋Ｖｄｃ１の誤差成分のと
きはＥＮ１信号で第１のカウンタ３５をカウントイネー
ブルにする。−Ｖｄｃ１の誤差成分のときはＥＮ２信号
で第２のカウンタ３６をカウントイネーブルにする。
と、バッファ２３の出力Ｄ１及びインバータ２４の出力
Ｄ１，Ｄ２より表３の論理でイネーブル信号ＥＮ１〜Ｅ
Ｎ４を出力する。すなわち、＋Ｖｄｃ１の誤差成分のと
きはＥＮ１信号で第１のカウンタ３５をカウントイネー
ブルにする。−Ｖｄｃ１の誤差成分のときはＥＮ２信号
で第２のカウンタ３６をカウントイネーブルにする。
【００３１】＋Ｖｄｃ２の誤差成分のときはＥＮ３信号
で第３のカウンタ３７をカウントイネーブルにする。−
Ｖｄｃ２の誤差成分のときはＥＮ４信号で第４のカウン
タ３８をカウントイネーブルにする。そして、これらの
組み合わせの誤差のときには，上記のＥＮ１〜ＥＮ４信
号を組み合わせて等価な計測を行う。
で第３のカウンタ３７をカウントイネーブルにする。−
Ｖｄｃ２の誤差成分のときはＥＮ４信号で第４のカウン
タ３８をカウントイネーブルにする。そして、これらの
組み合わせの誤差のときには，上記のＥＮ１〜ＥＮ４信
号を組み合わせて等価な計測を行う。
【００３２】上記表３の出力により、ＰＷＭ周期間に第
１〜第４のカウンタ３５〜３８は各誤差電圧を検出する
ので、これをＰＷＭ周期毎に読み出して、各誤差電圧の
極性を考慮して第１，第２のカウントを加算器４１で合
成し、第３，第４のカウント値を加算器４１で合成す
る。
１〜第４のカウンタ３５〜３８は各誤差電圧を検出する
ので、これをＰＷＭ周期毎に読み出して、各誤差電圧の
極性を考慮して第１，第２のカウントを加算器４１で合
成し、第３，第４のカウント値を加算器４１で合成す
る。
【００３３】そして、それぞれの合成値を各電圧振幅成
分Ｖｄｃ１及びＶｄｃ２を乗算器４３及び４４で乗算
後、除算器４６でＰＷＭ周期ＴＣで除算することでＰＷ
Ｍ周期間の誤差電圧が得られる。
分Ｖｄｃ１及びＶｄｃ２を乗算器４３及び４４で乗算
後、除算器４６でＰＷＭ周期ＴＣで除算することでＰＷ
Ｍ周期間の誤差電圧が得られる。
【００３４】実施の形態１及び２では出力電圧成分の平
均値を計測しているが、この実施の形態３では誤差成分
を計測しているので計測カウンタのビット数が少なくて
すむ利点がある。
均値を計測しているが、この実施の形態３では誤差成分
を計測しているので計測カウンタのビット数が少なくて
すむ利点がある。
【００３５】
【発明の効果】本発明は、３レベルインバータの各上下
アームのパルス幅をそれぞれ計測して出力電圧の平均値
や、電圧指令を出力電圧との平均誤差電圧成分を求めて
いるので、インバータの上下２つの直流電源電圧が異な
る場合でも出力電圧又は誤差電圧を正確に計測できる。
アームのパルス幅をそれぞれ計測して出力電圧の平均値
や、電圧指令を出力電圧との平均誤差電圧成分を求めて
いるので、インバータの上下２つの直流電源電圧が異な
る場合でも出力電圧又は誤差電圧を正確に計測できる。
【図１】実施の形態１にかかる３レベルインバータの出
力電圧検出回路構成図。
力電圧検出回路構成図。
【図２】実施の形態２にかかる３レベルインバータの出
力電圧検出回路構成図。
力電圧検出回路構成図。
【図３】実施の形態３にかかる３レベルインバータの出
力電圧検出回路構成形図。
力電圧検出回路構成形図。
【図４】３レベルインバータの回路構成図。
１…３レベルインバータ ２…出力電圧検出回路 １１…分圧器 １２…比較電圧源 １３，１４…コンパレータ １５，１６，２１，２２…ホトカプラ（ディジタル絶縁
部材） ２５，２６…ＡＮＤ回路 ２７，２８…パルス幅時間計測カウンタ（第１，第２の
カウンタ） ３１，３２…デッドタイム回路 ３３…ロジック回路 ３５〜３８…誤差電圧時間計測カウンタ（第１〜第４の
カウンタ） ４１，４２，４５…加算器 ４３，４４…第１，第２の乗算器 ４６…除算器 Ｖｄｃ１，Ｖｄｃ２…第１，第２の直流電源（電圧）
部材） ２５，２６…ＡＮＤ回路 ２７，２８…パルス幅時間計測カウンタ（第１，第２の
カウンタ） ３１，３２…デッドタイム回路 ３３…ロジック回路 ３５〜３８…誤差電圧時間計測カウンタ（第１〜第４の
カウンタ） ４１，４２，４５…加算器 ４３，４４…第１，第２の乗算器 ４６…除算器 Ｖｄｃ１，Ｖｄｃ２…第１，第２の直流電源（電圧）
Claims (2)
- 【請求項１】 第１，第２の直流電源を直列に接続し、
２ビットの組み合わせで３レベルの指令を表す電圧指令
で制御される３レベルインバータの出力電圧検出装置に
おいて、 第１の直流電源の＋電圧と出力電圧との関係を１ビット
のディジタル量で表すと共に第２の直流電源の−電圧と
出力電圧との関係を１ビットのデータで表すことによ
り、出力電圧を２ビットのディジタル量で検出すること
のできる電圧検出回路と、 その電圧検出情報から、第１の直流電源の＋電圧を出力
している場合のみ時間をカウントする第１のカウンタ
と、第２の直流電源の−電圧を出力している場合のみ時
間をカウントする第２のカウンタと、 第１及び第２のカウンタとをインバータのＰＷＭ周期毎
に読み出し、その値にそれぞれ前記＋電圧及び−電圧の
振幅を乗算する第１及び第２の乗算器と、 その乗算結果を加算する加算器と、 その加算結果をＰＷＭ周期で除算する除算器と、で構成
され、出力電圧のＰＷＭ周期間の平均電圧を検出するこ
とを特徴とする３レベルインバータの出力電圧検出装
置。 - 【請求項２】 第１，第２の直流電源を直列に接続し、
２ビットの組み合わせで３レベルの指令を表す電圧指令
で制御される３レベルインバータにおいて、 第１の直流電源の＋電圧と出力電圧との関係を１ビット
のディジタル量で表すと共に、第２の直流電源の−電圧
と出力電圧との関係を１ビットのディジタル量で表すこ
とにより、出力電圧を２ビットのディジタル量で検出す
ることのできる電圧検出回路と、 電圧指令と電圧検出とを入力とし第１ないし第４のイネ
ーブル出力を発生する論理回路と、 その第１のイネーブル出力により＋電圧の誤差成分が発
生しているときにのみ時間をカウントする第１のカウン
タと、第２のイネーブル出力により−電圧の誤差成分が
発生しているときのみカウントする第２のカウンタと、
第３のイネーブル出力により＋電圧の誤差成分が発生し
ているときのみカウントとする第３のカウンタと、第４
のイネーブル出力により−電圧の誤差成分が発生してい
るときのみカウントする第４のカウンタと、 第１ないし第４カウンタの値をＰＷＭ周期毎に読み出
し、さらに極性を考慮して合成した時間成分に＋電圧，
−電圧の振幅を乗算する第１，第２の乗算器と、 その乗算結果を加算する加算器と、 その加算結果をＰＷＭ周期で除算する除算器と、で構成
され、出力電圧のＰＷＭ１周期の平均誤差電圧を検出す
ることを特徴とする３レベルインバータの出力電圧検出
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9040200A JPH10243662A (ja) | 1997-02-25 | 1997-02-25 | ３レベルインバータの出力電圧検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9040200A JPH10243662A (ja) | 1997-02-25 | 1997-02-25 | ３レベルインバータの出力電圧検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10243662A true JPH10243662A (ja) | 1998-09-11 |
Family
ID=12574152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9040200A Pending JPH10243662A (ja) | 1997-02-25 | 1997-02-25 | ３レベルインバータの出力電圧検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10243662A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2440559A (en) * | 2006-08-04 | 2008-02-06 | Siemens Plc | Voltage source inverter output voltage error compensation |
-
1997
- 1997-02-25 JP JP9040200A patent/JPH10243662A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2440559A (en) * | 2006-08-04 | 2008-02-06 | Siemens Plc | Voltage source inverter output voltage error compensation |
| GB2440559B (en) * | 2006-08-04 | 2009-02-25 | Siemens Plc | Voltage source inverter output voltage error compensation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106370911B (zh) | 电流检测电路 | |
| JPS62503132A (ja) | 時間に関連した誤り検出装置とその方法 | |
| JP4003501B2 (ja) | 三相ｐｗｍ整流器の制御装置 | |
| JPS62251674A (ja) | 周波数異常検出回路 | |
| JP3125556B2 (ja) | 多相クロック時間計測回路 | |
| EP0858162B1 (en) | Pulse modulation operation circuit | |
| JP3496943B2 (ja) | デッドタイム補償装置 | |
| JP2699522B2 (ja) | 時間計測装置 | |
| JP2955038B2 (ja) | Ｐｗｍ波形発生回路 | |
| JP2541049Y2 (ja) | 電力計 | |
| JP2000357968A (ja) | Ａ／ｄ変換器およびｄ／ａ変換器 | |
| JP5055016B2 (ja) | 位相差計測回路 | |
| JPH039267A (ja) | 直流電流測定方法 | |
| JP3068039B2 (ja) | 同期判定装置 | |
| JPH0318950Y2 (ja) | ||
| JPH01318179A (ja) | 乗算器 | |
| JPH11136948A (ja) | Ｐｗｍ変換器のスイッチング信号出力装置 | |
| JP2658527B2 (ja) | 停電検出回路 | |
| JPH1094258A (ja) | インバータの並列制御装置 | |
| JPS614306A (ja) | Ｆｍ検波回路 | |
| JPH02114890A (ja) | パルス幅変調電圧検出装置 | |
| JPH01145580A (ja) | 異常信号検出回路 | |
| JPS6280565A (ja) | 無効電力検出装置 | |
| JPS60220871A (ja) | 位相差検出装置 | |
| JPS61288513A (ja) | パルス発生回路 |