JPH10253394A - 差動入力回路 - Google Patents

Abstract

(57)【要約】 【課題】 本発明はセンサの両端に現れる出力を逆相信
号として取り入れて処理する差動入力回路に関し、バイ
アス点を確定する機能を実現しつつ、無限大の入力イン
ピーダンスを発生させることを目的とする。 【解決手段】 センサ１０の端子１８，２０を信号線２
８，５５に接続する。信号線２８に抵抗器３０および第
１電流源３４を接続する。抵抗器３０を基準電圧ライン
３２に接続する。信号線５５に抵抗器５６および第２電
流源５８を接続する。抵抗器５６をグランドラインに接
地する。抵抗器３０の抵抗値Ｒ３と抵抗器５６の抵抗値
Ｒ４を共に所定値Ｒとする。第１電流源３４に、抵抗器
５６を流れる電流Ｉ４と等しい電流Ｉ１を流通させる。
第２電流源５８に、抵抗器３０を流れる電流Ｉ３と等し
い電流Ｉ２を流通させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、差動入力回路に係
り、特に、センサ等のデバイスの両端に現れる出力を逆
相信号として取り入れて処理する差動入力回路に関す
る。

【０００２】

【従来の技術】従来より、例えば、特開平８−２６５１
１７号に開示される如く、センサの両端に現れる出力を
逆相信号として取り入れて処理する差動入力回路が知ら
れている。図８は、従来の差動入力回路の要部の回路図
を示す。図８に示す差動入力回路には、センサ１０が接
続されている。センサ１０は、出力発生部１２と、内部
抵抗発生部１４，１６とを備えている。

【０００３】出力発生部１２は、被検出物の状態に応じ
て、その両端に電位差Ｖｉを発生する。内部抵抗発生部
１４，１６は、出力発生部１２の両側で、それぞれセン
サ１０の内部抵抗ＲＳの半分に相当する“ＲＳ／２”の
抵抗を発生する。内部抵抗発生部１４，１６は、それぞ
れセンサ１０の出力端子１８，２０に接続されている。
尚、以下の記載において、内部抵抗発生部１４および１
６が発生する抵抗値を区別する必要がある場合は、内部
抵抗発生部１４の抵抗値をＲ１、内部抵抗発生部１６の
抵抗値をＲ２と称す。

【０００４】センサ１０の出力端子１８，２０から出力
される信号を差動入力回路で受ける場合は、センサ１０
のバイアス点を確定する必要がある。このため、従来の
差動入力回路は、抵抗器２２および２４、および、基準
電源２６からなるバイアス回路を備えている。抵抗器２
２の一端、および、抵抗器２４の一端は、それぞれセン
サ１０の出力端子１８，２０に接続されている。また、
抵抗器２２の他端と抵抗器２４の他端とは、共に基準電
源２６に接続されている。

【０００５】抵抗器２２および２４は、共に所定値Ｒの
抵抗を発生する。また、基準電源２６は、所定値Ｖｒｅ
ｆの基準電圧を発生する。尚、以下の記載において、抵
抗器２２および２４が発生する抵抗値を区別する必要が
ある場合は、抵抗器２２の抵抗値をＲ３、抵抗器２４の
抵抗値をＲ４と称す。図８に示すように、出力発生部１
２の一端に発生する電圧を発生電圧ＶＳ１、その他端に
発生する電圧を発生電圧ＶＳ２とすると、出力発生部１
２が発生する電位差Ｖｉ、基準電圧Ｖｒｅｆ、発生電圧
ＶＳ１およびＶＳ２の間には、次式の関係が成立する。

【０００６】 Ｖｉ＝ＶＳ１−ＶＳ２ ・・・（１） ＶＳ１−Ｖｒｅｆ＝Ｖｒｅｆ−ＶＳ２ ・・・（２） これらを整理すると、発生電圧ＶＳ１およびＶＳ２は、
それぞれ次式のように表すことができる。 ＶＳ１＝Ｖｒｅｆ＋Ｖｉ／２ ・・・（３） ＶＳ２＝Ｖｒｅｆ−Ｖｉ／２ ・・・（４） 上記（３）式および（４）式は、発生電圧ＶＳ１および
ＶＳ２が、共に基準電圧Ｖｒｅｆを中心値として、電位
差Ｖｉの半分（Ｖｉ／２）の振幅で、互いに逆の位相で
振幅することを表している。このように、図８に示す回
路によれば、出力発生部１２の両端に発生する発生電圧
ＶＳ１およびＶＳ２を、基準電圧Ｖｒｅｆを中心として
逆の位相で振幅させることができる。この場合、発生電
圧ＶＳ１およびＶＳ２の差を検出することで、被検出物
の状態を精度良く検知することができる。

【０００７】

【発明が解決しようとする課題】しかし、センサ１０に
は上記の如く内部抵抗が存在する。このため、図８に示
す回路では、出力発生部１２の両端に発生する発生電圧
ＶＳ１およびＶＳ２を、センサ１０の出力電圧としてそ
のまま取り出すことはできない。以下、センサ１０の出
力端子１８，２０に現れる出力電圧を、図８に示す如
く、それぞれ出力電圧ＶＩＮ１およびＶＩＮ２と称す。

【０００８】図８に示す回路において、センサ１０の一
方の端子１８に現れる出力電圧ＶＩＮ１は、具体的に
は、発生電圧ＶＳ１と基準電圧Ｖｒｅｆとの差圧をＲ３
とＲ１とで分圧した値を、基準電圧Ｖｒｅｆに加算した
値、すなわち、次式（５）で表される値となる。また、
センサ１０の他方の端子２０に現れる出力電圧ＶＩＮ２
は、発生電圧ＶＳ２と基準電圧Ｖｒｅｆとの差圧をＲ４
とＲ２とで分圧した値を、基準電圧Ｖｒｅｆから減算し
た値、すなわち、次式（６）で表される値となる。

【０００９】 ＶＩＮ１＝Ｖｒｅｆ＋（Ｖｉ／２）・｛Ｒ３／（Ｒ３＋Ｒ１）｝ ・・・（５） ＶＩＮ２＝Ｖｒｅｆ−（Ｖｉ／２）・｛Ｒ４／（Ｒ４＋Ｒ２）｝ ・・・（６） 図９は、出力発生部１２の両端に発生する電位差Ｖｉが
振幅Ｖ₀ で変化した場合に、発生電圧ＶＳ１およびＶＳ
２に生ずる変化（図９中にそれぞれ破線または二点鎖線
で示す曲線）、および、出力電圧ＶＩＮ１およびＶＩＮ
２に生ずる変化（図９中にそれぞれ実線または一点鎖線
で示す曲線）を示す。

【００１０】上記（３）式乃至（６）式、および、上記
図９に示す如く、センサ１０の出力電圧ＶＩＮ１および
ＶＩＮ２の振幅は、出力発生部１２から発せられる発生
電圧ＶＳ１およびＶＳ２の振幅に比べて減衰されてい
る。このように、上記図８に示す従来の回路によって
は、出力発生部１２の両端に生ずる発生電圧ＶＳ１およ
びＶＳ２を、センサ１０の出力電圧ＶＩＮ１およびＶＩ
Ｎ２として、そのまま取り出すことができなかった。

【００１１】本発明は、上記の点に鑑みてなされたもの
であり、実質的に無限大の入力インピーダンスを有し、
センサの発生電圧をそのまま出力電圧として取り出すこ
とのできる差動入力回路を提供することを目的とする。

【００１２】

【課題を解決するための手段】上記の目的は、請求項１
に記載する如く、第１入力端子と第２入力端子とで信号
を受ける差動入力回路において、第１の基準電圧を発生
する第１基準電圧発生手段と、前記第１の基準電圧に比
して低圧の第２の基準電圧を発生する第２基準電圧発生
手段と、所定の抵抗値を有し、前記第１入力端子と前記
第１基準電圧発生手段との間に介在する第１抵抗器と、
所定の抵抗値を有し、前記第２入力端子と前記第２基準
電圧発生手段との間に介在する第２抵抗器と、前記第１
入力端子に接続され、前記第２抵抗器を流れる電流と等
しい電流を前記第１入力端子側から流出させる第１電流
源と、前記第２入力端子に接続され、前記第１抵抗器を
流れる電流と等しい電流を前記第２入力端子側に流入さ
せる第２電流源と、を備える差動入力回路により達成さ
れる。

【００１３】本発明において、第１入力端子および第２
入力端子には、両端に電位差Ｖｉを発生するデバイスが
接続される。第１入力端子には第１抵抗器を通って第１
基準発生手段から所定電流ＩＡが流入する。また、第１
入力端子からは第１電流源を通って所定電流ＩＢが流出
する。第２入力端子には、第２電流源を通って、第１抵
抗器を流れる電流と等しい電流ＩＡが流入する。また、
第２入力端子からは、第２基準電圧発生手段に向けて、
第１電流源を流れる電流と等しい電流ＩＢが流出する。

【００１４】第１入力端子および第２入力端子にデバイ
スが接続された状態で、電流ＩＡが電流ＩＢに比して多
量になると、第１入力端子および第２入力端子の双方に
おいて、流入する電流ＩＡが流出する電流ＩＢに比して
多量となる。このような状態を実現するためには、第１
入力端子および第２入力端子の双方から、ＩＳ＝ＩＡ−
ＩＢで表される電流をデバイス側へ流出させることが必
要である。

【００１５】また、第１入力端子および第２入力端子に
デバイスが接続された状態で、電流ＩＡが電流ＩＢに比
して少量になると、第１入力端子および第２入力端子の
双方において、流入する電流ＩＡが流出する電流ＩＢに
比して少量となる。このような状態を実現するために
は、デバイス側から第１入力端子および第２入力端子の
双方へ、ＩＳ＝ＩＢ−ＩＡで表される電流を流入させる
ことが必要である。

【００１６】第１入力端子および第２入力端子に接続さ
れるデバイスが、電流の収支の均衡を要求するものであ
る場合は、第１入力端子および第２入力端子の双方から
デバイス側へ電流を供給すること、および、デバイス側
から第１入力端子および第２入力端子の双方に電流を供
給することができない。従って、このようなデバイスが
接続されている場合は、電流ＩＡと電流ＩＢとが等しい
値に制御される。

【００１７】電流ＩＡと電流ＩＢとが等しい値に制御さ
れている場合、第１入力端子とデバイスとの間、およ
び、第２入力端子とデバイスとの間で電流が授受されな
い。従って、この場合、差動入力回路において、見かけ
上無限大の入力インピーダンスが実現される。差動入力
回路の入力インピーダンスが無限大であると、デバイス
の内部抵抗等の影響を受けることなく、デバイスの両端
に発生する電圧を正確に検出することが可能となる。

【００１８】本発明において、第１入力端子に現れる電
圧ＶＩＮ１は、第１抵抗器の抵抗値Ｒ、第１の基準電圧
Ｖ_B 、および、第１抵抗器を流れる電流ＩＡを用いて次
式の如く表すことができる。 ＶＩＮ１＝Ｖ_B −ＩＡ・Ｒ 一方、同様の状況下で、第２入力端子に現れる電圧ＶＩ
Ｎ２は、第２抵抗器の抵抗値Ｒ、第２の基準電圧Ｖ_G 、
および、第２抵抗器を流れる電流ＩＢを用いて次式の如
く表すことができる。

【００１９】ＶＩＮ２＝Ｖ_G ＋ＩＢ・Ｒ 第１入力端子および第２入力端子に、電流の収支の均衡
を要求するデバイスが接続されている場合は、上記の如
く電流ＩＡと電流ＩＢとが等しい値に制御される。その
値をＩとすると、ＶＩＮ１およびＶＩＮ２は、次式の如
く表すことができる。

【００２０】ＶＩＮ１＝Ｖ_B −Ｉ・Ｒ ＶＩＮ２＝Ｖ_G ＋Ｉ・Ｒ 電流Ｉは、デバイスの両端に現れる電位差が変化するこ
とにより変化する。上記の式に示す如く、第１入力端子
に現れる電圧ＶＩＮ１、および、第２入力端子に現れる
電圧ＶＩＮ２は、電流Ｉが変化した場合に、同じ振幅で
互いに逆相に、すなわち、ある基準電圧を中心として互
いに逆相に変化する。

【００２１】

【発明の実施の形態】図１は、本発明の一実施例である
差動入力回路の回路図を示す。本実施例の差動入力回路
には、センサ１０が接続されている。センサ１０は、被
検出物の状態に応じた電位差Ｖｉを発生する出力発生部
１２と、所定の抵抗値ＲＳ／２を有する内部抵抗発生部
１４，１６とを備えている。内部抵抗発生部１４，１６
は、それぞれセンサ１０の出力端子１８または２０に接
続されている。以下、内部抵抗発生部１４，１６の抵抗
値を、他の抵抗器の抵抗値と区別する必要がある場合
は、それらの抵抗値をそれぞれＲ１またはＲ２と称す。

【００２２】センサ１０の端子１８は、信号線２８に接
続されている。信号線２８には、所定の抵抗値Ｒを有す
る抵抗器３０が接続されている。抵抗器３０には、基準
電圧ライン３２が接続されている。基準電圧ライン３２
には、所定の基準電圧２Ｖｒｅｆの電位が与えられてい
る。以下、差動入力回路の作動中に、抵抗器３０を通っ
て流れる電流を電流Ｉ３と称す。また、抵抗器３０の抵
抗値を他の抵抗器の抵抗値と区別する必要がある場合
は、その抵抗値をＲ３と称す。

【００２３】信号線２８には、また、第１電流源３４が
接続されている。第１電流源３４の他端はグランドライ
ンに接地されている。以下、差動入力回路の作動中に、
第１電流源３４を通ってグランドラインに流れ込む電流
を電流Ｉ１と称す。信号線２８には、更に、オペアンプ
３６の非反転端子３８が接続されている。また、オペア
ンプ３６の出力端子４０および反転端子４２は、それぞ
れ第１トランジスタ４４のベース端子４６またはエミッ
タ端子４８に接続されている。第１トランジスタ４４の
コレクタ端子５０は、図１中にを付して表す端子（以
下、端子と称す）を介して、後述の如くグランドライ
ンに接地されている。

【００２４】第１トランジスタ４４は、ＰＮＰ型のトラ
ンジスタである。第１トランジスタ４４のエミッタ端子
４８、および、オペアンプ３６の反転端子４２は、抵抗
器５４を介して基準電圧ライン３２に接続されている。
抵抗器５４は、所定の抵抗値Ｒを有している。以下、抵
抗器５４の抵抗値を他の抵抗器の抵抗値と区別する必要
がある場合は、抵抗器５４の抵抗値をＲ５と称す。ま
た、差動入力回路の作動中に第１トランジスタ４４を通
って端子に流れ込む電流を電流Ｉ５と称す。

【００２５】センサ１０の他方の端子２０は、信号線５
５に接続されている。信号線５５には、所定の抵抗値Ｒ
を有する抵抗器５６が接続されている。抵抗器５６は、
グランドラインに接地されている。以下、差動入力回路
の作動中に、抵抗器５６を通ってグランドラインに流れ
込む電流を電流Ｉ４と称す。また、抵抗器３０の抵抗値
を他の抵抗器の抵抗値と区別する必要がある場合は、そ
の抵抗値をＲ４と称す。

【００２６】信号線５５には、また、第２電流源５８が
接続されている。第２電流源５８には、基準電圧ライン
３２が接続されている。以下、差動入力回路の作動中
に、第２電流源５８を通って流れる電流を電流Ｉ２と称
す。信号線５５には、更に、オペアンプ６０の非反転端
子６２が接続されている。また、オペアンプ６０の出力
端子６４および反転端子６６は、それぞれ第２トランジ
スタ６８のベース端子７０またはエミッタ端子７２に接
続されている。第２トランジスタ６８のコレクタ端子７
４は、図１中にを付して表す端子（以下、端子と称
す）を介して、後述の如く基準電圧ライン３２に接続さ
れている。

【００２７】第２トランジスタ６８は、ＮＰＮ型のトラ
ンジスタである。第２トランジスタ６８のエミッタ端子
７２、および、オペアンプ６０の反転端子６６は、抵抗
器７８を介してグランドラインに接地されている。抵抗
器７８は、所定の抵抗値Ｒを有している。以下、抵抗器
７８の抵抗値を他の抵抗器の抵抗値と区別する必要があ
る場合は、抵抗器７８の抵抗値をＲ６と称す。また、差
動入力回路の作動中に、端子から第２トランジスタ６
８に流れ込む電流を電流Ｉ６と称す。

【００２８】本実施例において、第１電流源３４は、差
動入力回路の作動中にその内部を流通する電流Ｉ１が、
第２トランジスタ７０に流れ込む電流Ｉ６と同じ値にな
るように構成されている。図２中に破線で囲まれる部分
は、上記の機能を実現する第１電流源３４の回路図を示
す。すなわち、上記の機能は、図１に示す端子を図２
に示す端子に接続すると共に、図１に示す端子およ
び端子を、図２に示す端子および端子につなぎ変
えることにより実現される。

【００２９】図２に示す第１電流源３４は、１組のＰＮ
Ｐ型トランジスタ８０，８２を備えている。トランジス
タ８０のエミッタ端子およびトランジスタ８２のエミッ
タ端子は、共に基準電圧ライン３２に接続されている。
トランジスタ８０のベース端子とトランジスタ８２のベ
ース端子とは互いに接続されている。また、トランジス
タ８０のベース端子は、そのコレクタ端子と共に端子
に接続されている。

【００３０】上記の構成によれば、１組のトランジスタ
８０および８２は、互いに等しい電流を流通させるカレ
ントミラーを構成する。このため、トランジスタ８２を
流通する電流は、トランジスタ８０を流通する電流と等
しい値に制御される。図２に示す回路において、トラン
ジスタ８０を流れる電流は、端子から第２トランジス
タ６８へ流れ込む電流と同量である。また、上述の如
く、差動入力回路の作動中に端子から第２トランジス
タ６８へ流れ込む電流はＩ６である。従って、図２に示
す回路によれば、差動入力回路の作動中にトランジスタ
８２を流通する電流がＩ６に制御される。

【００３１】図２に示す第１電流源３４は、１組のＮＰ
Ｎ型トランジスタ８４，８６を備えている。トランジス
タ８４のエミッタ端子およびトランジスタ８６のエミッ
タ端子は、共に端子を介してグランドラインに接地さ
れている。トランジスタ８４のベース端子とトランジス
タ８６のベース端子とは互いに接続されている。また、
トランジスタ８４のベース端子は、そのコレクタ端子と
共に上述したＰＮＰ型トランジスタ８２のコレクタ端子
に接続されている。

【００３２】上記の構成によれば、１組のトランジスタ
８４および８６は、互いに等しい電流を流通させるカレ
ントミラーを構成する。このため、トランジスタ８６を
流通して、端子から端子へ流れる電流は、トランジ
スタ８４を流通する電流と等しい値に制御される。図２
に示す回路において、トランジスタ８４を流れる電流
は、トランジスタ８２を流れる電流、すなわち、電流Ｉ
６と同量である。従って、図２に示す第１電流源３４に
よれば、差動入力回路の作動中に端子からグランドラ
インへ向けて流れ込む電流、すなわち、電流Ｉ１を、電
流Ｉ６と同じ値に制御することができる。

【００３３】本実施例において、第２電流源５８は、差
動入力回路の作動中にその内部を流通する電流Ｉ２が、
第１トランジスタ４４を流通する電流Ｉ５と同じ値にな
るように構成されている。図３中に破線で囲まれる部分
は、上記の機能を実現する第２電流源５８の回路図を示
す。すなわち、上記の機能は、図１に示す端子を図３
に示す端子に接続すると共に、図１に示す端子およ
び端子を、図３に示す端子および端子につなぎ変
えることにより実現される。

【００３４】図３に示す第２電流源５８は、１組のＮＰ
Ｎ型トランジスタ８８，９０を備えている。トランジス
タ８８のエミッタ端子およびトランジスタ９０のエミッ
タ端子は、共にグランドラインに接地されている。トラ
ンジスタ８８のベース端子とトランジスタ９０のベース
端子とは互いに接続されている。また、トランジスタ８
８のベース端子は、そのコレクタ端子と共に端子に接
続されている。

【００３５】上記の構成によれば、１組のトランジスタ
８８および９０は、互いに等しい電流を流通させるカレ
ントミラーを構成する。このため、トランジスタ９０を
流通する電流は、端子からトランジスタ８８に流れ込
む電流と等しい値に制御される。図３に示す回路におい
て、端子からトランジスタ８８に流れ込む電流は、第
１トランジスタ４４を流通する電流と同量である。ま
た、上述の如く、差動入力回路の作動中に第１トランジ
スタ４４を流通する電流はＩ５である。従って、図３に
示す回路によれば、差動入力回路の作動中にトランジス
タ９０を流通する電流がＩ５に制御される。

【００３６】図３に示す第２電流源５８は、１組のＰＮ
Ｐ型トランジスタ９２，９４を備えている。トランジス
タ９２のエミッタ端子およびトランジスタ９４のエミッ
タ端子は、共に端子を介して基準電圧ライン３２に接
続されている。トランジスタ９２のベース端子とトラン
ジスタ９４のベース端子とは互いに接続されている。ま
た、トランジスタ９２のベース端子は、そのコレクタ端
子と共に上述したＮＰＮ型トランジスタ９０のコレクタ
端子に接続されている。

【００３７】上記の構成によれば、１組のトランジスタ
９２および９４は、互いに等しい電流を流通させるカレ
ントミラーを構成する。このため、トランジスタ９４を
流通して、端子から端子へ流れる電流は、トランジ
スタ９２を流通する電流と等しい値に制御される。図３
に示す回路において、トランジスタ９２を流れる電流
は、トランジスタ９０を流れる電流、すなわち、電流Ｉ
５と同量である。従って、図３に示す第２電流源５８に
よれば、差動入力回路の作動中に端子および端子を
流通する電流、すなわち、電流Ｉ２を電流Ｉ５と同じ値
に制御することができる。

【００３８】次に、本実施例の差動入力回路の動作につ
いて説明する。尚、以下の記載においては、センサ１０
の出力発生部１２の両端に現れる電圧を発生電圧ＶＳ１
およびＶＳ２と、センサ１０の端子１８および２０に現
れる電圧を出力電圧ＶＩＮ１およびＶＩＮ２と、また、
端子２０からセンサ１０に流入して端子１８から流出す
る電流を電流ＩＳと称す。

【００３９】本実施例の差動入力回路において、オペア
ンプ３６、第１トランジスタ４４、および、抵抗器５４
は、第１トランジスタ４４を流通する電流Ｉ５を、セン
サ１０の出力電圧ＶＩＮ１に応じた値に制御する電圧−
電流変換回路として機能する。すなわち、本実施例の回
路において、オペアンプ３６および第１トランジスタ４
４は、オペアンプ３６の非反転端子３８と反転端子４２
とが等電位となるように作動する。このため、第１トラ
ンジスタ４４のエミッタ端子には、オペアンプ３６の非
反転端子３８と同様に、出力電圧ＶＩＮ１が現れる。

【００４０】第１トランジスタ４４のエミッタ端子４８
に出力電圧ＶＩＮ１が現れると、抵抗器５４の両端に
は、２Ｖｒｅｆ−ＶＩＮ１で表される電位差が発生す
る。この場合、抵抗器５４を流れる電流、すなわち、抵
抗器５４を通って第１トランジスタ４４を流れる電流Ｉ
５は、次式で表される値に制御される。 Ｉ５＝（２Ｖｒｅｆ−ＶＩＮ１）／Ｒ５ ・・・（７） 同様に、本実施例の差動入力回路において、オペアンプ
６０、第２トランジスタ６８、および、抵抗器７８は、
第２トランジスタ６８を流通する電流Ｉ６を、センサ１
０の出力電圧ＶＩＮ２に応じた値に制御する電圧−電流
変換回路として機能する。すなわち、本実施例の回路に
おいて、オペアンプ６０および第２トランジスタ６８
は、オペアンプ６０の非反転端子６２と反転端子６６と
が等電位となるように作動する。このため、第２トラン
ジスタ６８のエミッタ端子には、オペアンプ６０の非反
転端子６２と同様に、出力電圧ＶＩＮ２が現れる。

【００４１】第２トランジスタ６８のエミッタ端子７２
に出力電圧ＶＩＮ２が現れると、抵抗器７８の両端に
は、ＶＩＮ２の電位差が発生する。この場合、抵抗器７
８を流れる電流、すなわち、第２トランジスタ６８を流
れる電流Ｉ６は、次式で表される値に制御される。 Ｉ６＝ＶＩＮ２／Ｒ６ ・・・（８） オペアンプ３６の入力インピーダンスは、実質的に無限
大とみなすことができる。従って、抵抗器３０を流れる
電流Ｉ３と、第１電流源３４を流れる電流Ｉ１と、セン
サ１０を流れる電流ＩＳとの間には、次式の関係が成立
する。

【００４２】 ＩＳ＝Ｉ１−Ｉ３ ・・・（９） センサ１０の端子１８に出力電圧ＶＩＮ１が現れている
場合、抵抗器３０の両端には、２Ｖｒｅｆ−ＶＩＮ１で
表される電位差が発生する。この場合、抵抗器３０を流
れる電流Ｉ３は、次式の如く表すことができる。 Ｉ３＝（２Ｖｒｅｆ−ＶＩＮ１）／Ｒ３ ・・・（１０） また、上述の如く、第１電流源３４を流れる電流Ｉ１
は、電流Ｉ６と等しい値に制御され。更に、本実施例の
差動入力回路において、抵抗器７８の抵抗値Ｒ６および
抵抗器３０の抵抗値Ｒ３は、上述の如く共にＲである。
従って、上記（９）式の関係は、上記（８）式および
（１０）式の関係を用いて、次式の如く書き換えること
ができる。

【００４３】 ＩＳ＝ＶＩＮ２／Ｒ−（２Ｖｒｅｆ−ＶＩＮ１）／Ｒ ・・・（１１） 同様に、オペアンプ６０の入力インピーダンスは、実質
的に無限大とみなすことができる。従って、抵抗器５４
を流れる電流Ｉ４と、第２電流源５８を流れる電流Ｉ２
と、センサ１０に流れ込む電流ＩＳとの間には、次式の
関係が成立する。

【００４４】 ＩＳ＝Ｉ２−Ｉ４ ・・・（１２） センサ１０の端子２０に出力電圧ＶＩＮ２が現れている
場合、抵抗器５６の両端には、ＶＩＮ２の電位差が発生
する。この場合、抵抗器５６を流れる電流Ｉ４は、次式
の如く表すことができる。 Ｉ４＝ＶＩＮ２／Ｒ４ ・・・（１３） また、上述の如く、第２電流源５８を流れる電流Ｉ２
は、電流Ｉ５と等しい値に制御される。更に、本実施例
の差動入力回路において、抵抗器５４の抵抗値Ｒ５およ
び抵抗器５６の抵抗値Ｒ４は、上述の如く共にＲであ
る。従って、上記（１２）式の関係は、上記（７）式お
よび（１３）式の関係を用いて、次式の如く書き換える
ことができる。

【００４５】 ＩＳ＝（２Ｖｒｅｆ−ＶＩＮ１）／Ｒ−ＶＩＮ２／Ｒ ・・・（１４） 上記（１１）式の関係、および、上記（１４）式の関係
は、ＩＳ＝０が成立する場合に限り両立する。従って、
本実施例の作動入力装置によれば、センサ１０１０を流
れる電流ＩＳを常に“０”とすることができる。電流Ｉ
Ｓが“０”であれば、センサ１０の内部抵抗Ｒ１，Ｒ２
による電圧降下は生じない。このため、本実施例の作動
入力装置においては、出力発生部１２の両端に生ずる電
位差Ｖｉと、センサ１０の出力電圧ＶＩＮ１およびＶＩ
Ｎ２との間に次式（１５）および（１６）の関係が成立
する。

【００４６】 Ｖｉ＝ＶＩＮ１−ＶＩＮ２ ・・・（１５） ＶＩＮ１＝２Ｖｒｅｆ−Ｉ３・Ｒ３ ＝２Ｖｒｅｆ−Ｉ１・Ｒ３ ・・・（１６） 上記の如く、差動入力回路においては、Ｒ３＝Ｒ、Ｉ１
＝Ｉ６が成立している。このため、上記（１６）式の関
係は、上記（８）式の関係（Ｉ６＝ＶＩＮ２／Ｒ）を用
いて、次式の如く書き換えることができる。

【００４７】 ＶＩＮ１＝２Ｖｒｅｆ−ＶＩＮ２ ・・・（１７） 上記（１５）式および（１７）式の関係より、出力電圧
ＶＩＮ１，ＶＩＮ２は、それぞれ次式の如く表すことが
できる。 ＶＩＮ１＝Ｖｒｅｆ＋Ｖｉ／２ ・・・（１８） ＶＩＮ２＝Ｖｒｅｆ−Ｖｉ／２ ・・・（１９） 上記（１８）式および（１９）式に示すように、センサ
１０の出力電圧ＶＩＮ１およびＶＩＮ２は、基準電圧Ｖ
ｒｅｆを中心として、出力発生部１２の両端に発生する
電位差Ｖｉの半分の振幅で、互いに逆の位相で変化す
る。このように、本実施例の差動入力回路によれば、出
力発生部１２の両端に発生する電位差Ｖｉを、基準電圧
Ｖｒｅｆをバイアス電圧として、センサ１０の端子１
８，２０間にそのまま発生させることができる。

【００４８】作動入力装置が有する上記の機能は、セン
サ１０の一方の端子１８に接続される第１電流源３４
が、抵抗器５６を流れる電流Ｉ４（＝Ｉ６）と同じ量の
電流Ｉ１（＝Ｉ６）を流通させると共に、センサ１０の
他方の端子２０に接続される第２電流源５８が、抵抗器
３０を流れる電流Ｉ３（＝Ｉ５）と同じ量の電流Ｉ２
（＝Ｉ５）を流通させることのより実現されている。

【００４９】すなわち、図１に示す回路において、例え
ばセンサ１０の出力電圧ＶＩＮ１がΔＶだけ増加する
と、抵抗器３０を流れる電流Ｉ３はΔＶ／Ｒだけ減少す
る。この場合、電流Ｉ３（＝Ｉ５）の減少に伴って、第
２電流源５８を流れる電流Ｉ２もΔＶ／Ｒだけ減少す
る。電流Ｉ３が上記の如くΔＶ／Ｒだけ減少した場合
に、第１電流源３４を流通する電流Ｉ１が変化しないと
すれば、電流Ｉ３の減少分を補うべく、センサ１０の端
子１８から第１電流源３４へ流入する向きに、ΔＶ／Ｒ
の大きさを有する電流ＩＳ（以下、ＩＳ₍₊₎ と称す）が
流れるはずである。

【００５０】一方、第１電流源３４を流れる電流Ｉ１
（＝Ｉ６）に変化が生じていないとすれば、電流Ｉ１と
等しい電流Ｉ４（＝Ｉ６）にも変化が生じていないはず
である。第２電流源５８を流れる電流Ｉ２が上記の如く
ΔＶ／Ｒだけ減少した場合に、抵抗器５６を流れる電流
Ｉ４が変化しないとすれば、電流Ｉ２の減少分を補うべ
く、センサ１０の端子２０から抵抗器５６へ流入する向
きに、ΔＶ／Ｒの大きさを有する電流ＩＳ（以下、ＩＳ
_(-) と称す）が流れるはずである。

【００５１】このように、出力電圧ＶＩＮ１がΔＶだけ
増加することにより、電流Ｉ３およびＩ２がΔＶ／Ｒだ
け減少した場合に、電流Ｉ１およびＩ４に変化が生じな
いとすれば、センサ１０に、互いに逆向きの電流ＩＳ
_(-) およびＩＳ₍₊₎ が同時に流通するという矛盾が生ず
る。差動入力回路は、このような矛盾が生じないよう
に、電流Ｉ３およびＩ２がΔＶ／Ｒだけ減少した場合
は、電流Ｉ１およびＩ４が同様にΔＶ／Ｒだけ減少する
ように作動する。この場合、センサ１０を流れる電流Ｉ
Ｓが“０”となり、上記の矛盾が解消される。また、電
流Ｉ４がΔＶ／Ｒだけ減少すると、センサ１０の出力電
圧ＶＩＮ２は、出力電圧ＶＩＮ１と逆の位相で変化し
て、ΔＶだけ減少する。

【００５２】このように、第１電流源３４を流れる電流
Ｉ１を電流Ｉ４と同じ値に、また、第２電流源５８を流
れる電流Ｉ２を電流Ｉ３と同じ値に制御すれば、センサ
１０を流れる電流ＩＳを“０”として、すなわち、差動
入力回路の入力インピーダンスを見かけ上無限大とし
て、出力発生部１２に生ずる電位差Ｖｉをそのまま出力
電圧ＶＩＮ１，ＶＩＮ２として取り出すことができると
共に、出力電圧ＶＩＮ１，ＶＩＮ２を、等しい振幅で、
かつ、互いに逆の位相で、すなわち、所定の基準電圧Ｖ
ｒｅｆを中心として対称に変化させることができる。

【００５３】次に、図４を参照して、本実施例の差動入
力回路の耐ノイズ性を高める手法について説明する。上
記図１に示す如く、センサ１０の出力電圧ＶＩＮ１，Ｖ
ＩＮ２を差動入力回路で受ける構成によれば、例えば容
量性のノイズのように、センサ１０の一方の端子１８と
差動入力回路とを結ぶ信号線、および、センサ１０の他
方の端子２０と差動入力回路とを結ぶ信号線の双方に等
しく重畳するノイズを相殺することができる。この点、
差動入力回路は、高い耐ノイズ性を有している。

【００５４】しかしながら、差動入力回路を構成する素
子のバラツキ等に起因して、端子１８に接続される回路
と端子２０に接続される回路とが不均等である場合は、
信号線に重畳したノイズによって誘発される電圧に差が
生じ、ノイズ成分が除去できないことがある。このよう
なノイズ成分を抑制するためには、信号線に重畳するノ
イズによって誘発される電圧が低いことが望ましい。ま
た、ノイズによって誘発される電圧を低圧とするために
は、差動入力回路が、２本の信号線に対して同相で入力
される信号に対して小さな入力インピーダンスを示すこ
とが望ましい。

【００５５】図４は、上記図１に示す回路において、内
部抵抗発生部１４，１６に、出力発生部１２に代えてノ
イズ電源９６を接続した回路図を示す。図４に示す回路
構成によれば、本実施例の差動入力回路に対して同相の
信号を供給することができる。以下、ノイズ電源９６が
発生する電圧を発生電圧Ｖ_N 、端子１８から流出する電
流を電流ＩＳ１、端子２０から流出する電流を電流ＩＳ
２と称す。また、端子１８，２０に発生する電圧を、上
記図１の場合と同様に、出力電圧ＶＩＮ１，ＶＩＮ２と
称す。

【００５６】上述の如く、オペアンプ３６，６０は大き
な入力インピーダンスを有している。このため、電流Ｉ
Ｓ１と電流Ｉ１と電流Ｉ３との間、および、電流ＩＳ２
と電流Ｉ２と電流Ｉ４との間には、それぞれ次式（２
０）および（２１）の関係が成立する。 ＩＳ１＝Ｉ１−Ｉ３ ・・・（２０） ＩＳ２＝Ｉ４−Ｉ２ ・・・（２１） 電流Ｉ１は、Ｉ１＝Ｉ６＝ＶＩＮ２／Ｒで表すことがで
きる（上記（８）式参照）。電流Ｉ３は、Ｉ３＝（２Ｖ
ｒｅｆ−ＶＩＮ１）／Ｒで表すことができる（上記（１
０）式参照）。従って、上記（２０）式は、次式の如く
表すことができる。

【００５７】 ＩＳ１＝（ＶＩＮ２／Ｒ）−（２Ｖｒｅｆ−ＶＩＮ１）／Ｒ・・・（２２） 電流Ｉ４は、Ｉ４＝ＶＩＮ２／Ｒで表すことができる
（上記（１３）式参照）。電流Ｉ２は、Ｉ２＝Ｉ５＝
（２Ｖｒｅｆ−ＶＩＮ１）／Ｒで表すことができる（上
記（７）式参照）。従って、上記（２１）式は、次式の
如く表すことができる。

【００５８】 ＩＳ２＝（ＶＩＮ２／Ｒ）−（２Ｖｒｅｆ−ＶＩＮ１）／Ｒ・・・（２３） 上記（２２）式および（２３）式に示すように、図４に
示す回路においては、ＩＳ１＝ＩＳ２の関係が成立す
る。内部抵抗発生部１４，１６の抵抗値Ｒ１，Ｒ２は、
共にＲＳ／２である。従って、出力電圧ＶＩＮ１，ＶＩ
Ｎ２の間には、ＶＩＮ１＝ＶＩＮ２の関係が成立する。

【００５９】出力電圧ＶＩＮ２＝Ｉ４・Ｒは、上記（２
１）式、および、（７）式の関係を用いて、次式の如く
表すことができる。 ＶＩＮ２＝（Ｉ２＋ＩＳ２）・Ｒ ＝２Ｖｒｅｆ−ＶＩＮ１＋ＩＳ２・Ｒ ・・・（２４） 従って、ＶＩＮ１およびＶＩＮ２は、次式の如く表すこ
とができる。

【００６０】 ＶＩＮ１＝ＶＩＮ２＝Ｖｒｅｆ＋ＩＳ２・（Ｒ／２） ・・・（２５） このように、差動入力回路は、同相の信号に対しては、
端子１８に接続される側、および、端子２０に接続され
る側の双方において、等しくＲ／２の入力インピーダン
スを示す。本実施例において、差動入力回路が備える抵
抗器３０，５６，５４，７８の抵抗値Ｒは、十分に小さ
な値に設定されている。このため、本実施例の差動入力
回路は、逆相の信号に対して見かけ上無限大の入力イン
ピーダンスを示す一方、同相の信号に対しては十分に小
さな入力インピーダンスを示す。このため、本実施例の
差動入力回路によれば、センサ１０の出力発生部１２に
発生する発生電圧ＶＳ１，ＶＳ２をそのままセンサ１０
の出力電圧ＶＩＮ１，ＶＩＮ２として取り出すことがで
きると共に、重畳性のノイズに対する高い耐ノイズ性を
確保することができる。

【００６１】次に、本実施例の差動入力回路を用いて、
磁気抵抗素子のように、被検出物の状態に応じて抵抗値
を変化させる抵抗変化型センサの出力信号を検出する手
法について説明する。図５は、従来の差動入力回路に磁
気抵抗素子９８を接続した回路図を示す。磁気抵抗素子
９８の抵抗値ＲＭを検出する手法としては、従来より、
図５に示す如く、磁気抵抗素子９８にプルアップ抵抗１
００およびプルダウン抵抗１０２を接続し、かつ、抵抗
器２２、２４および基準電源２６によりバイアス点を確
定して、磁気抵抗素子９８の両端に抵抗値ＲＭに応じた
出力電圧ＶＩＮ１，ＶＩＮ２を発生させる手法が知られ
ている。

【００６２】しかしながら、図５に示す回路構成によれ
ば、磁気抵抗素子９８と並列に抵抗器２２，２４が接続
されるため、出力電圧ＶＩＮ１，ＶＩＮ２の特性が抵抗
値ＲＭに対して比例しない。このため、図５に示す回路
構成によっては、磁気抵抗素子９８等の抵抗変化型セン
サの状態を、正確に検出することが困難である。図６
は、本実施例の差動入力回路を用いて磁気抵抗素子９８
の抵抗値ＲＭを検出すべく構成された回路の回路図を示
す。図６に示す回路において、磁気抵抗素子９８の両端
は、差動入力回路に通じる信号線２８，５５が接続され
ている。信号線２８には、定電流源１０４が接続されて
いる。定電流源１０４は基準電圧ライン３２に接続され
ている。定電流源１０４は、その内部に所定の電流Ｉが
流通するように作動する。同様に、信号線５５には定電
流源１０６が接続されている。定電流源１０６はグラン
ドラインに接地されている。定電流源１０６は、その内
部に電流Ｉが流通するように作動する。

【００６３】上述の如く、本実施例の差動入力回路は、
逆相の信号に対して見かけ上無限大の入力インピーダン
スを示す。このため、図６に示す回路において、磁気抵
抗素子９８には、定電流源１０４，１０６を流れる電流
Ｉがそのまま流通する。この場合、磁気抵抗素子９８の
両端には、基準電圧Ｖｒｅｆを中心として互いに逆相に
変化し、かつ、Ｉ・ＲＭで表される電位差を伴う出力電
圧ＶＩＮ１，ＶＩＮ２が発生する。従って、本実施例の
差動入力回路によれば、抵抗変化型センサの抵抗値変化
を容易かつ正確に検出することができる。

【００６４】尚、上記の実施例においては、信号線２８
が前記請求項１記載の「第１入力端子」に、信号線５５
が前記請求項２記載の「第２入力端子」に、基準電圧ラ
イン３２が前記請求項１記載の「第１基準電圧発生手
段」に、グランドラインが前記請求項１記載の「第２基
準電圧発生手段」に、抵抗器３０が前記請求項１記載の
「第１抵抗器」に、抵抗器５６が前記請求項１記載の
「第２抵抗器」に、オペアンプ３６、第１トランジスタ
４４、抵抗器５４、および、第１電流源３４が前記請求
項１記載の「第１電流源」に、オペアンプ６０、第２ト
ランジスタ６８、抵抗器７８、および、第２電流源５８
が前記請求項１記載の「第２電流源」に、それぞれ相当
している。

【００６５】ところで、上記の実施例においては、第１
電流源３４および定電流源１０６を接地し、第２電流源
５８および定電流源１０４を基準電圧ライン３２に接続
することとしているが、これらの電流源は、他の電圧源
に接続して駆動してもよい。また、上記の実施例におい
ては、抵抗器５６および抵抗器７８をグランドラインに
接地することとしているが、本発明はこれに限定される
ものではなく、それらを、２Ｖｒｅｆに比して低圧な他
の基準電圧に接続することとしてもよい。

【００６６】次に、図７を参照して、本発明の第２実施
例について説明する。図７は、本実施例の差動入力回路
の回路図を示す。尚、図７において、上記図１に示す構
成部分と同一の部分については、同一の符号を付してそ
の説明を省略する。本実施例の差動入力回路は、上記図
１に示す差動入力回路において、第１トランジスタ４４
に代えて第１トランジスタ１０８を用いると共に、第１
トランジスタ６８に代えて第２トランジスタ１１０を用
いることにより実現される。第１トランジスタ１０８
は、ＰチャネルＭＯＳ型トランジスタである。また、第
２トランジスタ１１０は、ＮチャネルＭＯＳ型トランジ
スタである。

【００６７】上記図１に示す差動入力回路において、抵
抗器５４を流れる電流は、抵抗器３０を流れる電流Ｉ３
と等しく（２Ｖｒｅｆ−ＶＩＮ１）／Ｒに制御される。
しかしながら、抵抗器５４を流れる電流の一部は、第１
トランジスタ４４のベース電流として消費される。この
ため、第１トランジスタ４４のコレクタ端子５０から流
出する電流Ｉ５は、厳密には電流Ｉ３に比して少量とな
る。

【００６８】同様に、上記図１に示す差動入力回路にお
いて、抵抗器７８を流れる電流は、抵抗器５６を流れる
電流Ｉ４と等しくＶＩＮ２／Ｒに制御される。しかしな
がら、抵抗器７８を流れる電流は、第２トランジスタ６
８のベース電流とコレクタ電流との和である。このた
め、第２トランジスタ６８のコレクタ端子７４に流入す
る電流Ｉ６は、厳密には電流Ｉ４に比して少量となる。

【００６９】上述の如く、第１電流源３４は電流Ｉ６と
等しい電流Ｉ１を流通させようとする。また、第２電流
源５８は電流Ｉ５と等しい電流Ｉ２を流通させようとす
る。このため、差動入力回路の電流変換回路にバイポー
ラトランジスタが用いられていると、ベース電流の影響
で、電流Ｉ１および電流Ｉ２と、電流Ｉ３および電流Ｉ
４との間に、僅かながら誤差が発生する。

【００７０】これに対して、本実施例の回路で用いられ
ている第１トランジスタ１０８および第２トランジスタ
１１０は、ゲート電流を流通させることなく作動する。
このため、本実施例の差動入力回路によれば、第１電流
源３４を流通する電流Ｉ１と抵抗器５６を流通する電流
Ｉ４とを、また、第２電流源５８を流通する電流Ｉ２と
抵抗器３０を流通する電流Ｉ３とを正確に一致させるこ
とができる。従って、本実施例の差動入力回路によれ
ば、上述した第１実施例の差動入力回路に比して更に正
確な作動が実現できる。

【００７１】尚、上記の実施例においては、オペアンプ
３６、第１トランジスタ１０８、抵抗器５４、および、
第１電流源３４が前記請求項１記載の「第１電流源」
に、オペアンプ６０、第２トランジスタ１１０、抵抗器
７８、および、第２電流源５８が前記請求項１記載の
「第２電流源」に、それぞれ相当している。

【００７２】

【発明の効果】上述の如く、本発明によれば、見かけ上
無限大の入力インピーダンスを有し、かつ、第１入力端
子および第２入力端子に現れる電圧ＶＩＮ１，ＶＩＮ２
を、適当な基準電圧を中心として、互いに逆相に変化さ
せることのできる差動入力回路を実現することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例の差動入力回路の回路図であ
る。

【図２】図１に示す差動入力回路が備える第１電流源の
回路図である。

【図３】図１に示す差動入力回路が備える第２電流源の
回路図である。

【図４】本実施例の差動入力回路に同相の信号を供給す
るノイズ電源を接続した回路図である。

【図５】磁気抵抗素子の抵抗値ＲＭを検出するための従
来の差動入力回路の要部を表す回路図である。

【図６】本実施例の差動入力回路を用いて磁気抵抗素子
の抵抗値ＲＭを検出すべく構成された回路の回路図であ
る。

【図７】本発明の第２実施例の差動入力回路の回路図で
ある。

【図８】従来の差動入力回路の要部の回路図である。

【図９】センサの出力発生部に生ずる発生電圧ＶＳ１，
ＶＳ２と従来の差動入力回路に入力される出力電圧ＶＩ
Ｎ１，ＶＩＮ２の波形である。

【符号の説明】

１０ センサ １２ 出力発生部 １４，１６ 内部抵抗発生部 ２８，５５ 信号線 ３０，５４，５６，７８ 抵抗器 ３４ 第１電流源 ３６，６０ オペアンプ ４４；１０８ 第１トランジスタ ５８ 第２電流源 ６８；１１０ 第２トランジスタ ９８ 磁気抵抗素子 ＶＳ１，ＶＳ２ 発生電圧 ＶＩＮ１，ＶＩＮ２ 出力電圧

Claims (1)

【特許請求の範囲】
1. 【請求項１】 第１入力端子と第２入力端子とで信号を
   受ける差動入力回路において、 第１の基準電圧を発生する第１基準電圧発生手段と、 前記第１の基準電圧に比して低圧の第２の基準電圧を発
   生する第２基準電圧発生手段と、 所定の抵抗値を有し、前記第１入力端子と前記第１基準
   電圧発生手段との間に介在する第１抵抗器と、 所定の抵抗値を有し、前記第２入力端子と前記第２基準
   電圧発生手段との間に介在する第２抵抗器と、 前記第１入力端子に接続され、前記第２抵抗器を流れる
   電流と等しい電流を前記第１入力端子側から流出させる
   第１電流源と、 前記第２入力端子に接続され、前記第１抵抗器を流れる
   電流と等しい電流を前記第２入力端子側に流入させる第
   ２電流源と、 を備えることを特徴とする差動入力回路。